# Logos2 系列 FPGA
# 高速串行收发器(HSSTLP)用户指南

**(UG040008, Version1.6)**

**(2021.03.16)**

**深圳市紫光同创电子有限公司**

**版权所有侵权必究**

# 文档版本修订记录

| 版本号 | 发布日期 | 修订记录 |
|---|---|---|
| V1.0 | 2020/01/18 | 初始版本 |
| V1.1 | 2020/04/1 | (1)更正文档中的一些描述错误<br>(2)新增参考时钟输入电路<br>(3)更新 LANE 发送/接收数据定义，并增加数据位描述<br>(4)新增发送端负载检测时序<br>(5)更新 RX 接收端结构图<br>(6)新增 LOOPBACK 功能寄存器配置方式<br>(7)更新部分寄存器描述 |
| V1.2 | 2020/04/30 | (1)补充寄存器默认值描述<br>(2)修改寄存器命名和 GTP 命名一致<br>(3)更正图 2，图 22，图 23 的 PCS PRBS Checker 传输路径描述 |
| V1.3 | 2020/07/30 | (1)增加三-(三)-3.Tx gear 模块的 64b66b/64b67b 接口时序图<br>(2)增加三-(五)-6. Rx gear 模块的 64b66b/64b67b 接口时序图<br>(3)增加二、HSSTLP 接口的时钟域说明<br>(4)修改 PCS 寄存器 0x027、0x028 的寄存器描述<br>(5)修改 PLL 寄存器 0x023 的寄存器描述 |
| V1.4 | 2020/11/12 | (1)修改图 1，增加表 1<br>(2)修改图 5<br>(3)增加三-(二)分频系数的表述<br>(4)增加表 18 中 PMA_PLL_REG_PLL_REFDIV 值的配置；<br>增加表 19 中 PMA_PLL_REG_PLL_FBDIV 值的配置；<br>增加表 161 中 PMA_REG_RX_RATE 值的配置；<br>增加表 169 中 PMA_REG_TX_RATE 值的配置 |
| V1.5 | 2021/01/22 | (1)修改表 1<br>(2)修改三-(七)-5.PCS 远端环回寄存器配置<br>(3)修改表 191 中 PMA_REG_RX_SIGDET_VTH 值的默认配置； |
| V1.6 | 2021/03/16 | (1) 增加表 191 中 PMA_REG_RX_SIGDET_VTH 值使用方法的描述；<br>(2) 修改表 136 中 PMA_REG_RX_TERM_MODE_CTRL 的描述，备注了 PCIe 时的配置：3’b101: external AC, internal AC(PCIe) |

## 名词术语解释

HSSTLP：High Speed Serial Transceiver Low Performance

PCS：Physical Code Sublayer

PMA：Physical Media Attachment

SSC：Spread Spectrum Clock

XAUI：10 Gigabit Attachment Unit interface

CPRI：Common Public Radio Interface

SRIO：Serial Rapid IO

CTC：Clock Tolerance Compensation

PRBS：Pseudo-Random Binary Sequence

APB：Advanced Peripheral Bus

UI：Unit Internal

CDR：Clock Data Recovery

LEQ：Linear Equalizer

# 目录

**一、 HSSTLP 总体介绍 ..... 1**

**二、 HSSTLP 接口说明 ..... 6**

**三、 HSSTLP 功能描述 ..... 11**

(一) HSSTLP 时钟结构 ..... 11
1. 参考时钟选择 ..... 11
2. 发送通路的时钟结构 ..... 12
3. 接收通路的时钟结构 ..... 13

(二) PLL 功能 ..... 14

(三) PCS TRANSMITTER 功能 ..... 15
1. Tx Bridge Reg 模块 ..... 15
2. Tx Bridge unit 模块 ..... 15
3. Tx gear 模块 ..... 16
4. 8b10b Encoder 模块 ..... 17
5. Tx Bit Slip 模块 ..... 17
6. PRBS Generator 模块 ..... 17
7. Tx Drive Reg 模块 ..... 18

(四) PMA TRANSMITTER 功能 ..... 18
1. Tx Digital 模块 ..... 18
2. Serializer 模块 ..... 19
3. Tx 可配置的输出模块 ..... 19
4. PCI Express Receiver Detect 模块 ..... 19

(五) PCS RECEIVER 功能 ..... 20
1. Rx Sample Reg 模块 ..... 20
2. Word Alignment 模块 ..... 21
3. 8b10b Decoder 模块 ..... 22
4. Channel Bonding 模块 ..... 22
5. CTC 模块 ..... 23
6. Rx gear 模块 ..... 25
7. Rx Bridge unit 模块 ..... 26
8. Rx Bridge Reg 模块 ..... 26
9. PRBS Checker 模块 ..... 28

(六) PMA RECEIVER 功能 ..... 28
1. Receiver Front-end 模块 ..... 28
2. LEQ 模块 ..... 28
3. CDR 模块 ..... 29
4. LOS Detect 模块 ..... 29
5. Deserializer 模块 ..... 29
6. Rx Digital 模块 ..... 30

(七) LOOPBACK 功能 ..... 30
1. PCS 近端环回 ..... 30
2. PMA 近端并行环回 ..... 31
3. PMA 近端串行环回 ..... 31
4. PMA 远端并行环回 ..... 31
5. PCS 远端环回 ..... 32

(八) 配置寄存器接口 ..... 32

**四、 HSSTLP 的上电复位序列 ..... 34**

(一) PLL 上电复位时序图 ..... 34
(二) 发送方向上电复位时序图 ..... 34
(三) 接收方向上电复位时序图 ..... 36

**五、 HSSTLP 寄存器说明 ..... 38**

(一) PLL 配置寄存器说明 ..... 38
(二) PCS 通道配置寄存器说明 ..... 51
(三) PMA 通道配置寄存器说明 ..... 65
1. PMA TX 部分 ..... 65
2. PMA RX 部分 ..... 78

**六、 免责声明 ..... 99**

# 图目录

图 1：HSSTLP 的结构示意图 ..... 2
图 2：PCS Transmitter 和 Receiver 结构示意图 ..... 3
图 3：PMA Transmitter 功能示意图 ..... 4
图 4：PMA Receiver 功能示意图 ..... 4
图 5：参考时钟源选择的结构示意图 ..... 11
图 6 参考时钟输入电路 ..... 12
图 7：发送通路的时钟结构示意图 ..... 12
图 8：接收 LANE 的时钟结构示意图 ..... 13
图 9：PLL 结构示意图 ..... 14
图 10：Tx 64b66b_16bit 数据接口时序图 ..... 16
图 11：Tx 64b66b_32bit 数据接口时序图 ..... 16
图 12：Tx 64b67b_16bit 数据接口时序图 ..... 16
图 13：Tx 64b67b_32bit 数据接口时序图 ..... 17
图 14：Tx Bit Slip 模块 0~19bit slip 功能示意图 ..... 17
图 15：Tx Bit Slip 模块 0~9bit slip 功能示意图 ..... 17
图 16：Tx 输出级电路架构图 ..... 19
图 17：发送端负载检测原理图 ..... 20
图 18 发送端负载检测时序图 ..... 20
图 19：Word Alignment 功能介绍 ..... 21
图 20：Channel Bonding 功能示意图 ..... 22
图 21：CTC 内部 FIFO 示意图 ..... 23
图 22：SKIP delete 时序示意图 ..... 24
图 23：SKIP add 时序示意图 ..... 24
图 24：Rx 64b66b_16bit 数据接口时序图 ..... 26
图 25：Rx 64b66b_32bit 数据接口时序图 ..... 26
图 26：Rx 64b67b_16bit 数据接口时序图 ..... 26
图 27：Rx 64b67b_32bit 数据接口时序图 ..... 26
图 28：Rx 接收端结构图 ..... 28
图 29：CDR 整体架构 ..... 29
图 30：HSSTLP 环回模式数据通路总图 ..... 30
图 31：PCS 近端环回数据通路示意图 ..... 30
图 32：PMA 近端并行环回数据通路示意图 ..... 31
图 33：PMA 近端串行环回数据通路示意图 ..... 31
图 34：PMA 远端并行环回数据通路示意图 ..... 32
图 35：PCS 远端环回数据通路示意图 ..... 32
图 36：HSSTLP 动态配置接口写时序示意图 ..... 33
图 37：HSSTLP 动态配置接口读时序示意图 ..... 33
图 38：PLL 上电复位时序图 ..... 34
图 39：发送方向上电复位时序图 ..... 34
图 40：发送方向动态速率切换同步时序图 ..... 35
图 41：接收方向上电复位时序图 ..... 36
图 42：接收方向动态切换同步时序图 ..... 36

# 表目录

表 1：HSSTLP 管脚位置约束 ..... 2
表 2：HSSTLP LANE 时钟相关端口 ..... 6
表 3：HSSTLP LANE 复位相关端口 ..... 6
表 4：HSSTLP LANE 和 Fabric 之间的发送端口 ..... 7
表 5：HSSTLP LANE 和 Fabric 之间的接收端口 ..... 7
表 6：HSSTLP LANE 和 Fabric 之间的其它端口 ..... 8
表 7：HSSTLP PLL 端口 ..... 9
表 8：PLL 分频系数支持范围 ..... 14
表 9：LANE 发送数据定义 ..... 15
表 10：P_TDATA 中数据位的定义 ..... 15
表 11：PRBS 生成 Pattern ..... 18
表 12：Tx 并行数据有效位宽和寄存器 PMA_REG_TX_BUSWIDTH 的对应关系 ..... 19
表 13：Lane 接收数据定义 ..... 27
表 14：P_RDATA_x 中数据位的定义 ..... 27
表 15：PRBS Checker Pattern ..... 28
表 16：Rx 并行数据有效位宽和寄存器 PMA_REG_RX_BUSWIDTH 的对应关系 ..... 29
表 17 PLL 配置寄存器描述：pma_pll_reg1,偏移地址 0x001 ..... 38
表 18：PLL 配置寄存器描述：pma_pll_reg2,偏移地址 0x002 ..... 38
表 19：PLL 配置寄存器描述：pma_pll_reg3,偏移地址 0x003 ..... 39
表 20：PLL 配置寄存器描述：pma_pll_reg4,偏移地址 0x004 ..... 39
表 21：PLL 配置寄存器描述：pma_pll_reg5,偏移地址 0x005 ..... 39
表 22：PLL 配置寄存器描述：pma_pll_reg6,偏移地址 0x006 ..... 41
表 23：PLL 配置寄存器描述：pma_pll_reg7,偏移地址 0x007 ..... 41
表 24：PLL 配置寄存器描述：pma_pll_reg8,偏移地址 0x008 ..... 42
表 25：PLL 配置寄存器描述：pma_pll_reg9,偏移地址 0x009 ..... 42
表 26：PLL 配置寄存器描述：pma_pll_reg10,偏移地址 0x00a ..... 42
表 27：PLL 配置寄存器描述：pma_pll_reg11,偏移地址 0x00b ..... 43
表 28：PLL 配置寄存器描述：pma_pll_reg12,偏移地址 0x00c ..... 43
表 29：PLL 配置寄存器描述：pma_pll_reg13,偏移地址 0x00d ..... 44
表 30：PLL 配置寄存器描述：pma_pll_reg14,偏移地址 0x00e ..... 44
表 31：PLL 配置寄存器描述：pma_pll_reg15,偏移地址 0x00f ..... 44
表 32：PLL 配置寄存器描述：pma_pll_reg16,偏移地址 0x010 ..... 44
表 33：PLL 配置寄存器描述：pma_pll_reg17,偏移地址 0x011 ..... 44
表 34：PLL 配置寄存器描述：pma_pll_reg18,偏移地址 0x012 ..... 44
表 35：PLL 配置寄存器描述：pma_pll_reg19,偏移地址 0x013 ..... 44
表 36：PLL 配置寄存器描述：pma_pll_reg20,偏移地址 0x014 ..... 44
表 37：PLL 配置寄存器描述：pma_pll_reg21,偏移地址 0x015 ..... 45
表 38：PLL 配置寄存器描述：pma_pll_reg22,偏移地址 0x016 ..... 45
表 39：PLL 配置寄存器描述：pma_pll_reg23,偏移地址 0x017 ..... 45
表 40：PLL 配置寄存器描述：pma_pll_reg24,偏移地址 0x018 ..... 46
表 41：PLL 配置寄存器描述：pma_pll_reg25,偏移地址 0x019 ..... 47
表 42：PLL 配置寄存器描述：pma_pll_reg26,偏移地址 0x01a ..... 47
表 43：PLL 配置寄存器描述：pma_pll_reg27,偏移地址 0x01b ..... 47
表 44：PLL 配置寄存器描述：pma_pll_reg28,偏移地址 0x01c ..... 48
表 45：PLL 配置寄存器描述：pma_pll_reg29,偏移地址 0x01d ..... 48
表 46：PLL 配置寄存器描述：pma_pll_reg30,偏移地址 0x01e ..... 49
表 47：PLL 配置寄存器描述：pma_pll_reg31,偏移地址 0x01f ..... 49

表 48：PLL 配置寄存器描述：pma_pll_reg32,偏移地址 0x020 ..... 50
表 49：PLL 配置寄存器描述：pma_pll_reg33,偏移地址 0x021 ..... 50
表 50：PLL 配置寄存器描述：pma_pll_reg34,偏移地址 0x022 ..... 50
表 51：PLL 配置寄存器描述：pma_pll_reg35,偏移地址 0x023 ..... 51
表 52：PLL 配置寄存器描述：pma_pll_reg36,偏移地址 0x024 ..... 51
表 53：PLL 配置寄存器描述：pma_pll_reg37,偏移地址 0x025 ..... 51
表 54：PCS 通道配置寄存器描述：偏移地址 0x000 ..... 51
表 55：PCS 通道配置寄存器描述：偏移地址 0x001 ..... 52
表 56：PCS 通道配置寄存器描述：偏移地址 0x002 ..... 53
表 57：PCS 通道配置寄存器描述：偏移地址 0x003 ..... 53
表 58：PCS 通道配置寄存器描述：偏移地址 0x004 ..... 53
表 59：PCS 通道配置寄存器描述：偏移地址 0x005 ..... 53
表 60：PCS 通道配置寄存器描述：偏移地址 0x006 ..... 53
表 61：PCS 通道配置寄存器描述：偏移地址 0x007 ..... 54
表 62：PCS 通道配置寄存器描述：偏移地址 0x008 ..... 54
表 63：PCS 通道配置寄存器描述：偏移地址 0x009 ..... 54
表 64：PCS 通道配置寄存器描述：偏移地址 0x00a ..... 54
表 65：PCS 通道配置寄存器描述：偏移地址 0x00b ..... 54
表 66：PCS 通道配置寄存器描述：偏移地址 0x00c ..... 54
表 67：PCS 通道配置寄存器描述：偏移地址 0x00d ..... 55
表 68：PCS 通道配置寄存器描述：偏移地址 0x00e ..... 56
表 69：PCS 通道配置寄存器描述：偏移地址 0x00f ..... 56
表 70：PCS 通道配置寄存器描述：偏移地址 0x010 ..... 56
表 71：PCS 通道配置寄存器描述：偏移地址 0x011 ..... 57
表 72：PCS 通道配置寄存器描述：偏移地址 0x012 ..... 57
表 73：PCS 通道配置寄存器描述：偏移地址 0x013 ..... 57
表 74：PCS 通道配置寄存器描述：偏移地址 0x014 ..... 58
表 75：PCS 通道配置寄存器描述：偏移地址 0x015 ..... 58
表 76：PCS 通道配置寄存器描述：偏移地址 0x016 ..... 59
表 77：PCS 通道配置寄存器描述：偏移地址 0x017 ..... 59
表 78：PCS 通道配置寄存器描述：偏移地址 0x018 ..... 59
表 79：PCS 通道配置寄存器描述：偏移地址 0x019 ..... 59
表 80：PCS 通道配置寄存器描述：偏移地址 0x01a ..... 59
表 81：PCS 通道配置寄存器描述：偏移地址 0x01b ..... 59
表 82：PCS 通道配置寄存器描述：偏移地址 0x01c ..... 60
表 83：PCS 通道配置寄存器描述：偏移地址 0x01d ..... 60
表 84：PCS 通道配置寄存器描述：偏移地址 0x01e ..... 60
表 85：PCS 通道配置寄存器描述：偏移地址 0x01f ..... 60
表 86：PCS 通道配置寄存器描述：偏移地址 0x020 ..... 61
表 87：PCS 通道配置寄存器描述：偏移地址 0x021 ..... 61
表 88：PCS 通道配置寄存器描述：偏移地址 0x022 ..... 61
表 89：PCS 通道配置寄存器描述：偏移地址 0x023 ..... 61
表 90：PCS 通道配置寄存器描述：偏移地址 0x024 ..... 61
表 91：PCS 通道配置寄存器描述：偏移地址 0x025 ..... 62
表 92：PCS 通道配置寄存器描述：偏移地址 0x026 ..... 62
表 93：PCS 通道配置寄存器描述：偏移地址 0x027 ..... 63
表 94：PCS 通道配置寄存器描述：偏移地址 0x028 ..... 63
表 95 PCS 通道配置寄存器描述：偏移地址 0x029 ..... 63
表 96：PCS 通道配置寄存器描述：偏移地址 0x02a ..... 64

表 97 PCS 通道配置寄存器描述：偏移地址 0x02b ..... 64
表 98 PCS 通道配置寄存器描述：偏移地址 0x02c ..... 64
表 99 PCS 通道配置寄存器描述：偏移地址 0x02d ..... 64
表 100 PCS 通道配置寄存器描述：偏移地址 0x02e ..... 65
表 101 PMA 通道配置寄存器描述：pma_tx_reg0，偏移地址 0x800 ..... 65
表 102 PMA 通道配置寄存器描述：pma_tx_reg1，偏移地址 0x801 ..... 66
表 103：PMA 通道配置寄存器描述：pma_tx_reg2，偏移地址 0x802 ..... 66
表 104：PMA 通道配置寄存器描述：pma_tx_reg3，偏移地址 0x803 ..... 66
表 105：PMA 通道配置寄存器描述：pma_tx_reg4，偏移地址 0x804 ..... 66
表 106：PMA 通道配置寄存器描述：pma_tx_reg5，偏移地址 0x805 ..... 66
表 107：PMA 通道配置寄存器描述：pma_tx_reg6，偏移地址 0x806 ..... 67
表 108：PMA 通道配置寄存器描述：pma_tx_reg7，偏移地址 0x807 ..... 67
表 109：PMA 通道配置寄存器描述：pma_tx_reg8，偏移地址 0x808 ..... 67
表 110：PMA 通道配置寄存器描述：pma_tx_reg9，偏移地址 0x809 ..... 67
表 111：PMA 通道配置寄存器描述：pma_tx_reg10，偏移地址 0x80a ..... 68
表 112：PMA 通道配置寄存器描述：pma_tx_reg11，偏移地址 0x80b ..... 68
表 113：PMA 通道配置寄存器描述：pma_tx_reg12，偏移地址 0x80c ..... 68
表 114：PMA 通道配置寄存器描述：pma_tx_reg13，偏移地址 0x80d ..... 68
表 115：PMA 通道配置寄存器描述：pma_tx_reg14，偏移地址 0x80e ..... 68
表 116：PMA 通道配置寄存器描述：pma_tx_reg15，偏移地址 0x80f ..... 68
表 117：PMA 通道配置寄存器描述：pma_tx_reg16，偏移地址 0x810 ..... 69
表 118：PMA 通道配置寄存器描述：pma_tx_reg17，偏移地址 0x811 ..... 69
表 119：PMA 通道配置寄存器描述：pma_tx_reg18，偏移地址 0x812 ..... 69
表 120：PMA 通道配置寄存器描述：pma_tx_reg19，偏移地址 0x813 ..... 70
表 121：PMA 通道配置寄存器描述：pma_tx_reg20，偏移地址 0x814 ..... 70
表 122：PMA 通道配置寄存器描述：pma_tx_reg21，偏移地址 0x815 ..... 70
表 123：PMA 通道配置寄存器描述：pma_tx_reg22，偏移地址 0x816 ..... 70
表 124：PMA 通道配置寄存器描述：pma_tx_reg23，偏移地址 0x817 ..... 70
表 125：PMA 通道配置寄存器描述：pma_tx_reg24，偏移地址 0x818 ..... 71
表 126：PMA 通道配置寄存器描述：pma_tx_reg25，偏移地址 0x819 ..... 71
表 127：PMA 通道配置寄存器描述：pma_tx_reg26，偏移地址 0x81a ..... 71
表 128：PMA 通道配置寄存器描述：pma_tx_reg27，偏移地址 0x81b ..... 71
表 129：PMA 通道配置寄存器描述：pma_tx_reg28，偏移地址 0x81c ..... 72
表 130：PMA 通道配置寄存器描述：pma_tx_reg29，偏移地址 0x81d ..... 72
表 131：PMA 通道配置寄存器描述：pma_tx_reg30，偏移地址 0x81e ..... 72
表 132：PMA 通道配置寄存器描述：pma_tx_reg31，偏移地址 0x81f ..... 72
表 133：PMA 通道配置寄存器描述：pma_tx_reg32，偏移地址 0x820 ..... 73
表 134：PMA 通道配置寄存器描述：pma_tx_reg33，偏移地址 0x821 ..... 73
表 135：PMA 通道配置寄存器描述：pma_tx_reg34，偏移地址 0x822 ..... 73
表 136：PMA 通道配置寄存器描述：pma_tx_reg35，偏移地址 0x823 ..... 74
表 137：PMA 通道配置寄存器描述：pma_tx_reg36，偏移地址 0x824 ..... 74
表 138：PMA 通道配置寄存器描述：pma_tx_reg37，偏移地址 0x825 ..... 75
表 139：PMA 通道配置寄存器描述：pma_tx_reg38，偏移地址 0x826 ..... 75
表 140：PMA 通道配置寄存器描述：pma_tx_reg39，偏移地址 0x827 ..... 75
表 141：PMA 通道配置寄存器描述：pma_tx_reg40，偏移地址 0x828 ..... 75
表 142：PMA 通道配置寄存器描述：pma_tx_reg41，偏移地址 0x829 ..... 76
表 143：PMA 通道配置寄存器描述：pma_tx_reg42，偏移地址 0x82a ..... 76
表 144：PMA 通道配置寄存器描述：pma_tx_reg43，偏移地址 0x82b ..... 76
表 145：PMA 通道配置寄存器描述：pma_tx_reg44，偏移地址 0x82c ..... 76

表 146：PMA 通道配置寄存器描述：pma_tx_reg45，偏移地址 0x82d ..... 77
表 147：PMA 通道配置寄存器描述：pma_tx_reg46，偏移地址 0x82e ..... 77
表 148：PMA 通道配置寄存器描述：pma_tx_reg47，偏移地址 0x82f ..... 77
表 149：PMA 通道配置寄存器描述：pma_tx_reg48，偏移地址 0x830 ..... 77
表 150：PMA 通道配置寄存器描述：pma_tx_reg49，偏移地址 0x831 ..... 77
表 151：PMA 通道配置寄存器描述：pma_tx_reg50，偏移地址 0x832 ..... 77
表 152：PMA 通道配置寄存器描述：pma_tx_reg51，偏移地址 0x833 ..... 77
表 153：PMA 通道配置寄存器描述：pma_tx_reg52，偏移地址 0x834 ..... 78
表 154：PMA 通道配置寄存器描述：pma_tx_reg53，偏移地址 0x835 ..... 78
表 155：PMA 通道配置寄存器描述：pma_tx_reg54，偏移地址 0x836 ..... 78
表 156：PMA 通道配置寄存器描述：pma_tx_reg55，偏移地址 0x837 ..... 78
表 157：PMA 通道配置寄存器描述：pma_rx_reg0，偏移地址 0x400 ..... 78
表 158：PMA 通道配置寄存器描述：pma_rx_reg1，偏移地址 0x401 ..... 79
表 159：PMA 通道配置寄存器描述：pma_rx_reg2，偏移地址 0x402 ..... 80
表 160：PMA 通道配置寄存器描述：pma_rx_reg3，偏移地址 0x403 ..... 80
表 161：PMA 通道配置寄存器描述：pma_rx_reg4，偏移地址 0x404 ..... 81
表 162：PMA 通道配置寄存器描述：pma_rx_reg5，偏移地址 0x405 ..... 81
表 163：PMA 通道配置寄存器描述：pma_rx_reg6，偏移地址 0x406 ..... 81
表 164：PMA 通道配置寄存器描述：pma_rx_reg7，偏移地址 0x407 ..... 82
表 165：PMA 通道配置寄存器描述：pma_rx_reg8，偏移地址 0x408 ..... 82
表 166：PMA 通道配置寄存器描述：pma_rx_reg9，偏移地址 0x409 ..... 82
表 167：PMA 通道配置寄存器描述：pma_rx_reg10，偏移地址 0x40a ..... 82
表 168：PMA 通道配置寄存器描述：pma_rx_reg11，偏移地址 0x40b ..... 83
表 169：PMA 通道配置寄存器描述：pma_rx_reg12，偏移地址 0x40c ..... 83
表 170：PMA 通道配置寄存器描述：pma_rx_reg13，偏移地址 0x40d ..... 84
表 171：PMA 通道配置寄存器描述：pma_rx_reg14，偏移地址 0x40e ..... 84
表 172：PMA 通道配置寄存器描述：pma_rx_reg15，偏移地址 0x40f ..... 85
表 173：PMA 通道配置寄存器描述：pma_rx_reg16，偏移地址 0x410 ..... 86
表 174：PMA 通道配置寄存器描述：pma_rx_reg17，偏移地址 0x411 ..... 86
表 175：PMA 通道配置寄存器描述：pma_rx_reg18，偏移地址 0x412 ..... 86
表 176：PMA 通道配置寄存器描述：pma_rx_reg19，偏移地址 0x413 ..... 86
表 177：PMA 通道配置寄存器描述：pma_rx_reg20，偏移地址 0x414 ..... 87
表 178：PMA 通道配置寄存器描述：pma_rx_reg21，偏移地址 0x415 ..... 87
表 179：PMA 通道配置寄存器描述：pma_rx_reg22，偏移地址 0x416 ..... 87
表 180：PMA 通道配置寄存器描述：pma_rx_reg23，偏移地址 0x417 ..... 88
表 181：PMA 通道配置寄存器描述：pma_rx_reg24，偏移地址 0x418 ..... 88
表 182：PMA 通道配置寄存器描述：pma_rx_reg25，偏移地址 0x419 ..... 89
表 183：PMA 通道配置寄存器描述：pma_rx_reg26，偏移地址 0x41a ..... 90
表 184：PMA 通道配置寄存器描述：pma_rx_reg27，偏移地址 0x41b ..... 90
表 185：PMA 通道配置寄存器描述：pma_rx_reg28，偏移地址 0x41c ..... 90
表 186：PMA 通道配置寄存器描述：pma_rx_reg29，偏移地址 0x41d ..... 90
表 187：PMA 通道配置寄存器描述：pma_rx_reg30，偏移地址 0x41e ..... 90
表 188：PMA 通道配置寄存器描述：pma_rx_reg31，偏移地址 0x41f ..... 91
表 189：PMA 通道配置寄存器描述：pma_rx_reg32，偏移地址 0x420 ..... 91
表 190：PMA 通道配置寄存器描述：pma_rx_reg33，偏移地址 0x421 ..... 91
表 191：PMA 通道配置寄存器描述：pma_rx_reg34，偏移地址 0x422 ..... 92
表 192：PMA 通道配置寄存器描述：pma_rx_reg35，偏移地址 0x423 ..... 93
表 193：PMA 通道配置寄存器描述：pma_rx_reg36，偏移地址 0x424 ..... 93
表 194：PMA 通道配置寄存器描述：pma_rx_reg37，偏移地址 0x425 ..... 93

表 195：PMA 通道配置寄存器描述：pma_rx_reg38，偏移地址 0x426 ..... 94
表 196：PMA 通道配置寄存器描述：pma_rx_reg39，偏移地址 0x427 ..... 94
表 197：PMA 通道配置寄存器描述：pma_rx_reg40，偏移地址 0x428 ..... 95
表 198：PMA 通道配置寄存器描述：pma_rx_reg41，偏移地址 0x429 ..... 95
表 199：PMA 通道配置寄存器描述：pma_rx_reg42，偏移地址 0x42a ..... 95
表 200：PMA 通道配置寄存器描述：pma_rx_reg43，偏移地址 0x42b ..... 95
表 201：PMA 通道配置寄存器描述：pma_rx_reg44，偏移地址 0x42c ..... 95
表 202：PMA 通道配置寄存器描述：pma_rx_reg45，偏移地址 0x42d ..... 96
表 203：PMA 通道配置寄存器描述：pma_rx_reg46，偏移地址 0x42e ..... 96
表 204：PMA 通道配置寄存器描述：pma_rx_reg47，偏移地址 0x42f ..... 96
表 205：PMA 通道配置寄存器描述：pma_rx_reg48，偏移地址 0x430 ..... 96
表 206：PMA 通道配置寄存器描述：pma_rx_reg49，偏移地址 0x431 ..... 96
表 207：PMA 通道配置寄存器描述：pma_rx_reg50，偏移地址 0x432 ..... 96
表 208：PMA 通道配置寄存器描述：pma_rx_reg51，偏移地址 0x433 ..... 97
表 209：PMA 通道配置寄存器描述：pma_rx_reg52，偏移地址 0x434 ..... 97
表 210：PMA 通道配置寄存器描述：pma_rx_reg53，偏移地址 0x435 ..... 97
表 211：PMA 通道配置寄存器描述：pma_rx_reg54，偏移地址 0x436 ..... 97
表 212：PMA 通道配置寄存器描述：pma_rx_reg55，偏移地址 0x437 ..... 98
表 213：PMA 通道配置寄存器描述：pma_rx_reg56，偏移地址 0x438 ..... 98
表 214：PMA 通道配置寄存器描述：pma_rx_reg57，偏移地址 0x439 ..... 98

# 一、HSSTLP 总体介绍

Logos2系列产品内置了Data Rate高达6.6Gbps高速串行接口模块，即HSSTLP。除了PMA，HSSTLP还集成了丰富的PCS功能，可灵活应用于各种串行协议标准。在Logos2系列产品内部，每个HSSTLP支持1~4个全双工收发LANE。HSSTLP主要特性包括：

- 支持DataRate速率：0.6Gbps-6.6Gbps
- 灵活的参考时钟选择方式
- 发送通道和接收通道数据率可独立配置
- 可编程输出摆幅和去加重
- 接收端自适应线性均衡器
- PMA Rx支持SSC
- 数据通道支持8bit only, 10bit only, 8b10b 8bit, 16bit only, 20bit only, 8b10b 16bit, 32bit only, 40bit only,8b10b 32bit,64b66b/64b67b 16bit, 64b66b/64b67b 32bit模式
- 可灵活配置的PCS，可支持PCI Express GEN1, PCI Express GEN2,XAUI,千兆以太网,CPRI,SRIO等协议
- 灵活的Word Alignment功能
- 支持RxClock Slip功能以保证固定的Receive Latency
- 支持协议标准8b10b编码解码
- 支持协议标准64b66b/64b67b数据适配功能
- 灵活的CTC方案
- 支持x2和x4的Channel Bonding
- HSSTLP的配置支持动态修改
- 近端环回和远端环回模式
- 内置PRBS功能

PG2L100H包含2个HSSTLP，共可支持8个全双工收发LANE。

每个HSSTLP由两个PLL和四个收发LANE组成，其中每个LANE又包括四个组件：PCS Transmitter，PMA Transmitter，PCS Receiver，PMA Receiver。PCS Transmitter和PMA Transmitter组成发送通路，PCS Receiver和PMA Receiver组成接收通路。HSSTLP的结构示意图如图1所示：





图 1：HSSTLP 的结构示意图

图 1 中各个 LANE 和 PLL 位置约束如表 1 所示。

表 1：HSSTLP 管脚位置约束

| 器件型号/封装 | 模块名称 | | 约束位置 | 对应管脚 TXP/TXN/RXP/RXN |
|---|---|---|---|---|
| PG2L 100H FBG676 | HSSTLP_3 | LANE0 | HSSTLP_364_918:U0_HSSTLP_LANE | D10/C10/D12/C12/ |
| | | LANE1 | HSSTLP_364_918:U1_HSSTLP_LANE | B9/A9/B13/A13 |
| | | LANE2 | HSSTLP_364_918:U2_HSSTLP_LANE | D8/C8/D14/C14 |
| | | LANE3 | HSSTLP_364_918:U3_HSSTLP_LANE | B7/A7/B11/A11 |
| | | PLL0 | HSSTLP_364_918:U0_HSSTLP_PLL | |
| | | PLL1 | HSSTLP_364_918:U1_HSSTLP_PLL | |
| | HSSTLP_6 | LANE0 | HSSTLP_364_0:U0_HSSTLP_LANE | AE7/AF7/AE11/AF11/ |
| | | LANE1 | HSSTLP_364_0:U1_HSSTLP_LANE | AC8/AD8/AC14/AD14/ |
| | | LANE2 | HSSTLP_364_0:U2_HSSTLP_LANE | AE9/AF9/AE13/AF13/ |
| | | LANE3 | HSSTLP_364_0:U3_HSSTLP_LANE | AC10/AD10/AC12/AD12/ |
| | | PLL0 | HSSTLP_364_0:U0_HSSTLP_PLL | |
| | | PLL1 | HSSTLP_364_0:U1_HSSTLP_PLL | |

HSSTLP 中的四个收发 LANE 共享 PLL0 和 PLL1，每个发送或者接收 LANE 都可以独立选择 PLL0 或者 PLL1，PLL 工作频率范围为 1.6GHz~6.6GHz。PLL0 和 PLL1 都各自对应有一对外部差分参考时钟输入，每个 PLL 还可以选择来自另一个 PLL 的参考时钟或者来自 Fabric 的时钟作为参考时钟输入（Fabric 逻辑时钟做参考时钟，仅用于内部测试）；PLL 输出频率支持动态再分频，以适应 0.6Gbps~6.6Gbps 的 Data Rate 范围。





图 2：PCS Transmitter 和 Receiver 结构示意图

如图 2 所示，每个 PCS Transmitter 主要包含以下模块：

- Tx Bridge Reg 模块：用于从 Fabric 到 PCS Transmitter 的数据桥接
- Tx Bridge unit 模块：用于 PCS Transmitter 内部时钟域和 Fabric 时钟域相位补偿
- 8b10b Encoder 模块：完成符合 IEEE 802.3 1000BASE-X specification 的 8b10b 编码
- Tx gear 模块：完成 64b66b/64b67b 数据适配功能
- Tx Bit Slip 模块: 主要功能是根据配置对发送数据实现按位 Slip
- PRBS Generator 模块: 产生 PRBS 测试序列
- Tx Drive Reg 模块: 用于从 PCS Transmitter 到 PMA Transmitter 数据桥接

其中 Tx Bridge unit,Tx gear,8b10b Encoder 或 Tx Bit Slip 模块可以 Bypass，以适应不同协议的应用需求。用户可以根据协议需要，灵活选择 HSSTLP 和 Fabric 之间的接口数据位宽，支持的位宽模式包括 8bit only, 10bit only, 8b10b 8bit (采用 8b10b 编码,编码后数据有效为 10bits), 16bit only, 20bit only, 8b10b 16bit, 32bit only, 40bit only,8b10b 32bit, 64b66b/64b67b 16bit,以及 64b66b/64b67b 32bit（注：这里的位宽模式指的是有效数据位，实际数据接口 bit 数会有所扩展）。Data Rate 越高，选择的接口数据位宽越宽，以降低对 Fabric 内部逻辑的时序要求。数据位宽为 32bit only, 40bit only，8b10b 32bit 以及 64b66b/64b67b 32bit 时，PCS Transmitter 在把数据传递给 PMA Transmitter 之前，会先转换成 16bits 或 20bits。

如图 2 所示，每个 PCS Receiver 主要包含以下功能模块：

- Rx Sample Reg 模块：用于从 PMA Receiver 到 PCS Receiver 的数据桥接
- PRBS Checker 模块：用于 PRBS 序列的校验
- Word Alignment 模块：支持灵活的 Word Alignment 功能
- 8b10b Decoder 模块：完成符合 IEEE 802.3 1000BASE-X Specification 的 8b10b 解码
- Rx gear 模块：完成 64b66b/64b67b 数据适配功能
- Channel Bonding 模块：用于通道对齐
- CTC 模块：用于补偿发送时钟和接收时钟的微小频差

- Rx Bridge unit 模块：用于 PCS Receiver 内部时钟域和 Fabric 时钟域相位补偿
- Rx Bridge Reg 模块：用于从 PCS Receiver 到 Fabric 的数据桥接

Word Alignment，8b10b Decoder，Channel Bonding，CTC，Rx gear 和 Rx Bridge unit 模块用户可以 Bypass，以适应不同协议的应用需求。用户也可以根据协议需要灵活选择 HSSTLP 和 Fabric 之间的接口数据位宽，支持的位宽模式包括 8bit only, 10 bit only, 8b10b 8bit (采用 8b10b 编码,解码前数据有效为 10bits), 16bit only, 20bit only, 8b10b 16bit, 32bit only, 40bit only，8b10b 32bit，64b66b/64b67b 16bit,以及 64b66b/64b67b 32bit。数据位宽模式 32bit only, 40bit only, 8b10b 32bit 以及 64b66b/64b67b 32bit 适用于 Data Rate 较大的应用，此时 PCS Receiver 把来自 PMA Receiver 的 16bits 或 20bits 数据转换成 32bits 或 40bits 传递给 Fabric。





图 3：PMA Transmitter 功能示意图

如图 3 所示，每个 PMA Transmitter 主要包含以下功能模块：

- Tx Digital 模块：完成 PCS Transmitter 到 PMA Transmitter 的数据桥接，以及 PMA PRBS Generator
- Serializer 模块：完成并行数据到串行数据的转换功能
- Transmit Emphasis 模块：支持可调节的去加重功能
- Transmit Driver 模块：支持可调节的发送驱动
- PCI Express Receiver Detect 模块：支持基于 PCI Express 的 Receiver Detection 功能





图 4：PMA Receiver 功能示意图

如图 4 所示，每个 PMA Receiver 主要包含以下功能模块：

- Receive Front-end 模块：支持多种接收 Termination 模式
- LEQ 模块：支持 Linear Equalizer 功能
- CDR 模块：数据和时钟恢复功能
- LOS Detect 模块：用于检测接收信号是否有效功能
- Deserializer 模块：完成串行数据到 8 bits, 10bits, 16bits 以及 20bits 并行数据的转换功能

- Rx Digital 模块：完成 PMA Receiver 到 PCS Receiver 的数据桥接，以及 PMA PRBS Checker

# 二、HSSTLP 接口说明

表 2：HSSTLP LANE 时钟相关端口

| 端口命名 | 输入/输出 | 时钟域 | 描述 |
|---|---|---|---|
| P_RCLK2FABRIC | 输出 | 时钟 | 送到 Fabric 的接收时钟 |
| P_TCLK2FABRIC | 输出 | 时钟 | 送到 Fabric 的发送时钟 |
| P_RX_CLK_FR_CORE | 输入 | 时钟 | 来自 Fabric 的接收时钟，作为 RX 接口数据时钟 |
| P_RCLK2_FR_CORE | 输入 | 时钟 | 来自 Fabric 的接收时钟，由 P_REFCK2CORE 通过 PLL 倍频生成，是 P_RX_CLK_FR_CORE 的 2 倍频 |
| P_TX_CLK_FR_CORE | 输入 | 时钟 | 来自 Fabric 的发送时钟，作为 TX 接口数据时钟 |
| P_TCLK2_FR_CORE | 输入 | 时钟 | 来自 Fabric 的接收时钟，由 P_REFCK2CORE 通过 PLL 倍频生成，是 P_TX_CLK_FR_CORE 的 2 倍频 |
| P_CA_ALIGN_RX | 输出 | 异步信号 | 接收 LANE CLK Aligner 动态状态输出，0 > 1 的跳变状态表示 aligner 成功，为异步信号 |
| P_CA_ALIGN_TX | 输出 | 异步信号 | 发送 LANE CLK Aligner 动态状态输出，0 > 1 的跳变状态表示 aligner 成功，为异步信号 |
| P_CIM_CLK_ALIGNER_RX[7:0] | 输入 | 异步信号 | 接收侧的 CLK Aligner delay step 选择，为异步信号 |
| P_CIM_CLK_ALIGNER_TX[7:0] | 输入 | 异步信号 | 发送侧的 CLK Aligner delay step 选择，为异步信号 |
| P_CIM_DYN_DLY_SEL_RX | 输入 | 异步信号 | 接收 LANE 的 CLK Aligner 功能使能，为异步信号，1:使能；0:不使能 |
| P_CIM_DYN_DLY_SEL_TX | 输入 | 异步信号 | 发送 LANE 的 CLK Aligner 功能使能，为异步信号，1:使能；0:不使能 |
| P_CIM_START_ALIGN_RX | 输入 | 异步信号 | 用于产生接收 LANE CLK Aligner 脉冲的输入源，上升沿触发一次设置值，为异步信号 |
| P_CIM_START_ALIGN_TX | 输入 | 异步信号 | 用于产生发送 LANE CLK Aligner 脉冲的输入源，上升沿触发一次设置值，为异步信号 |

表 3：HSSTLP LANE 复位相关端口

| 端口命名 | 输入/输出 | 时钟域 | 描述 |
|---|---|---|---|
| P_PCS_TX_RST | 输入 | 异步信号 | 对 PCS Transmitter 进行复位，1:复位；0:不复位 |
| P_PCS_RX_RST | 输入 | 异步信号 | 对 PCS Receiver 进行复位，1:复位；0:不复位 |
| P_LANE_PD | 输入 | 异步信号 | Reserved,固定值 0 |
| P_LANE_RST | 输入 | 异步信号 | Lane 复位，包括:RX LANE 和 TX LANE；1:复位；0:不复位 |
| P_RX_LANE_PD | 输入 | 异步信号 | RX LANE power down，包括:RX PMA 和 RX PCS；1: power down；0:not power down |
| P_RX_PMA_RST | 输入 | 异步信号 | 对 PMA Receiver 进行复位，为异步信号，1:复位；0:不复位 |
| P_TX_PMA_RST | 输入 | 异步信号 | 对 PMA Transmitter 进行复位，为异步信号，1:复位；0:不复位 |
| P_TX_LANE_PD_CLKPATH | 输入 | 异步信号 | Tx Lane power down，1: power down；0:not power down |
| P_TX_LANE_PD_PISO | 输入 | 异步信号 | TX 并串转换模块 power down，1: power down；0:not power down |
| P_TX_LANE_PD_DRIVER | 输入 | 异步信号 | TX driver power down，1: power down；0:not power down |
| P_PCS_CB_RST | 输入 | 异步信号 | 复位 Channel bonding 之后的的模块，1:复位；0:不复位； |

| | | | |
|---|---|---|---|
| | | | 内部测试信号，接固定值 0。 |
| P_CTLE_ADP_RST | 输入 | 异步信号 | PMA 接收端的线性均衡器复位，1:复位；0:不复位；<br>内部测试信号，接固定值 0。 |

表 4：HSSTLP LANE 和 Fabric 之间的发送端口

| 端口命名 | 输入/输出 | 时钟域 | 描述 |
|---|---|---|---|
| P_TDATA[45:0] | 输入 | P_TX_CLK_FR_CORE | 发送数据 |
| P_TX_LS_DATA | 输入 | P_TX_CLK_FR_CORE | 发送的低频信号 |
| P_TX_BEACON_EN | 输入 | 异步信号 | TX beacon enable 信号, 1:使能；0:不使能 |
| P_TX_DEEMP[1:0] | 输入 | 异步信号 | Transmitter de-emphasis 控制 |
| P_TX_SWING | 输入 | 异步信号 | Transmitter 输出摆幅值进行半摆幅控制<br>1’b0: 满摆幅(默认值)；1’b1: 半摆幅 |
| P_TX_MARGIN[2:0] | 输入 | 异步信号 | Transmitter 输出摆幅的 DAC 来源选择。默认值 3’b000<br>3’b000:摆幅来源寄存器<br>PMA_CH_REG_TX_AMP_DAC0;<br>3’b001:摆幅来源寄存器 PMA_CH_REG_TX_AMP_DAC1;<br>3’b010:摆幅来源寄存器 PMA_CH_REG_TX_AMP_DAC2;<br>3’b011:摆幅来源寄存器 PMA_CH_REG_TX_AMP_DAC3;<br>其他值：保留 |
| P_TX_RXDET_REQ | 输入 | 异步信号 | Receiver Detection 请求信号 |
| P_TX_RXDET_STATUS | 输出 | 异步信号 | Receiver Detection 结果，为异步信号，1:检测到 Receiver |
| P_TX_RATE[2:0] | 输入 | 异步信号 | TX 线速率控制信号<br>2’b00: 线速率是 PLL 时钟频率的 1/4 倍;<br>2’b01: 线速率和 PLL 时钟频率的 1/2;<br>2’b10: 线速率和 PLL 时钟频率相等;<br>2’b11: 线速率是 PLL 时钟频率的 2 倍。<br>bit[2]: 保留，接固定值 0 |
| P_TX_BUSWIDTH[2:0] | 输入 | 异步信号 | TX PCS 到 TX PMA 的数据位宽选择<br>3’bX00: 8bit;<br>3’bX01:10bit;<br>3’bX10:16bit;<br>3’bX11:20bit;<br>bit[2]: 保留，接固定值 0 |
| P_TX_SDN | 输出 | 外部端口 | 差分输出数据负端，HSSTLP 专用管脚 |
| P_TX_SDP | 输出 | 外部端口 | 差分输出数据正端，HSSTLP 专用管脚 |

表 5：HSSTLP LANE 和 Fabric 之间的接收端口

| 端口命名 | 输入/输出 | 时钟域 | 描述 |
|---|---|---|---|
| P_RDATA[46:0] | 输出 | P_RX_CLK_FR_CORE | 接收数据 |
| P_RX_SIGDET_STATUS | 输出 | 异步信号 | 端口有效信号检测，为异步信号：<br>0:从端口 P_RX_SDP/P_RX_SDN 没有检测到有效信号<br>1:从端口 P_RX_SDP/P_RX_SDN 检测到了有效信号 |

| | | | |
|---|---|---|---|
| P_RX_SATA_COMINIT | 输出 | 异步信号 | SATA COMINIT 状态，1:检测到；0:未检测到 |
| P_RX_SATA_COMWAKE | 输出 | 异步信号 | SATA COMWAKE 状态，1:检测到；0:未检测到 |
| P_RX_LS_DATA | 输出 | P_RX_CLK_FR_CORE | 输出到 Fabric 的低频信号 |
| P_RX_READY | 输出 | 异步信号 | CDR 已成功锁定标志信号，为异步信号，<br>1:锁定;0:未锁定 |
| P_TEST_STATUS[19:0] | 输出 | 异步信号 | RX 输出测试状态寄存器，内部测试信号 |
| P_PCS_WORD_ALIGN_EN | 输入 | 异步信号 | 当配置为 RX CLK Slip 端口控制方式有效后控制有效，则作为 RX CLK Slip 控制信号，为异步信号，<br>0->1 的一次上升沿，PMA RX 的 Deserializer 模块的数据 slip 一个比特<br>当配置为外部状态机时，作为 Word Alignment 使能信号，为异步信号，1:使能；0:不使能 |
| P_PCS_LSM_SYNCED | 输出 | 异步信号 | Word Alignment 成功，状态机锁定标志，为异步信号，<br>1:Word Alignment 成功;0:Word Alignment 未成功； |
| P_PCS_MCB_EXT_EN | 输入 | 异步信号 | 外置状态机模式下 Channel bonding 使能，为异步信号，<br>1:使能；0:不使能 |
| P_PCS_RX_MCB_STATUS | 输出 | 异步信号 | Channel Bonding 控制状态机指示信号，为异步信号，<br>1:处于绑定状态;0:未绑定状态 |
| P_RXGEAR_SLIP | 输入 | 异步信号 | slip indication to rx gear box with 64b66b/67b decoder mode ，边沿触发，检测到上升沿或者下降沿都会 slip 1 bit，异步信号，PCS 内部做了同步处理 |
| P_RX_POLARITY_INVERT | 输入 | 异步信号 | Rx Sample Reg 的极性反转使能，为异步信号，<br>1:极性反转;0:极性不反转 |
| P_CEB_ADETECT_EN[3:0] | 输入 | 异步信号 | 测试信号，正常模式下需在外部置 4'b1111 |
| P_RX_RATE[2:0] | 输入 | 异步信号 | RX 线速率控制信号<br>2’b00: 线速率是 PLL 时钟频率的 1/4;<br>2’b01: 线速率是 PLL 时钟频率的 1/2;<br>2’b10: 线速率和 PLL 时钟频率相等;<br>2’b11: 线速率是 PLL 时钟频率的 2 倍.<br>bit[2]：保留，接固定值 0 |
| P_RX_BUSWIDTH[2:0] | 输入 | 异步信号 | Rx PMA 到 RX PCS 的数据位宽选择<br>3’bX00: 8bit;<br>3’bX01:10bit;<br>3’bX10:16bit;<br>3’bX11:20bit;<br>bit[2]：保留，接固定值 0 |
| P_RX_HIGHZ | 输入 | 异步信号 | Rx 输入高阻控制信号，0:不高阻；1:高阻 |
| P_RX_SDN | 输入 | 外部端口 | 差分输入数据负端，HSSTLP 专用管脚 |
| P_RX_SDP | 输入 | 外部端口 | 差分输入数据正端，HSSTLP 专用管脚 |

表 6：HSSTLP LANE 和 Fabric 之间的其它端口

| 端口命名 | 输入/输出 | 时钟域 | 描述 |
|---|---|---|---|
| P_PCS_NEAREND_LOOP | 输入 | 异步信号 | PCS 近端环回控制信号，1:使能；0:不使能 |
| P_PCS_FAREND_LOOP | 输入 | 异步信号 | PCS 远端环回控制信号，1:使能；0:不使能 |
| P_PMA_NEAREND_PLOOP | 输入 | 异步信号 | PMA 近端并行环回控制信号，1:使能；0:不使能 |

| | | | |
|---|---|---|---|
| P_PMA_NEAREND_SLOOP | 输入 | 异步信号 | PMA 近端串行环回控制信号，1:使能；0:不使能 |
| P_PMA_FAREND_PLOOP | 输入 | 异步信号 | PMA 远端并行环回控制信号，1:使能；0:不使能 |
| P_CFG_READY | 输出 | P_CFG_CLK | 动态配置接口的读写 ready 输出，1:有效；0:无效 |
| P_CFG_RDATA[7:0] | 输出 | P_CFG_CLK | 动态配置接口的读数据 |
| P_CFG_INT | 输出 | P_CFG_CLK | 动态配置接口的中断输出，1:有效；0:无效 |
| P_CFG_CLK | 输入 | 时钟 | 动态配置接口的时钟输入 |
| P_CFG_RST | 输入 | P_CFG_CLK | 动态配置接口的复位信号，1:复位；0:不复位。<br>复位后所有寄存器恢复到 Parameter 设置的初始值 |
| P_CFG_PSEL | 输入 | P_CFG_CLK | 动态配置接口的选择信号，1:选中；0:不选中 |
| P_CFG_ENABLE | 输入 | P_CFG_CLK | 动态配置接口的访问使能，1:使能；0:不使能 |
| P_CFG_WRITE | 输入 | P_CFG_CLK | 动态配置接口的读写选择信号，1:写；0:读 |
| P_CFG_ADDR[11:0] | 输入 | P_CFG_CLK | 动态配置接口的写地址 |
| P_CFG_WDATA[7:0] | 输入 | P_CFG_CLK | 动态配置接口的写数据 |

表 7：HSSTLP PLL 端口

| 端口命名 | 输入/输出 | 时钟域 | 描述 |
|---|---|---|---|
| P_REFCK2CORE | 输出 | 时钟 | 管脚输入的参考时钟 Bypass 输出到 Fabric |
| P_PLL_REF_CLK | 输入 | 时钟 | 来自 Fabric 的 PLL 参考时钟 |
| P_PLL_READY | 输出 | 异步信号 | PLL 锁定状态，为异步信号，1:锁定；0:未锁定 |
| P_PLLPOWERDOWN | 输入 | 异步信号 | PLL powerdown 控制<br>0: not powered down (default) ;1: powered down |
| P_PLL_RST | 输入 | 异步信号 | PLL 复位控制，0:不复位 (default)；1:复位 |
| P_RESCAL_RST_I | 输入 | 异步信号 | Resistor calibration 复位，1:复位；0:不复位，<br>内部测试信号，接固定值 0。 |
| P_RESCAL_I_CODE_I[5:0] | 输入 | 异步信号 | pma 手动配置电阻值 ,默认值 6b’101110，<br>内部测试信号 |
| P_RESCAL_I_CODE_O[5:0] | 输出 | 异步信号 | Invalid 时的电阻控制输出码 ， 默认值 6b’101110<br>内部测试信号 |
| P_LANE_SYNC | 输入 | 异步信号 | TX lanes 同步的 SYNC 信号 |
| P_RATE_CHANGE_TXPCLK_ON | 输入 | 异步信号 | 用于动态切换的同步控制信号使能 |
| P_PLL_LOCKDET_RST_I | 输入 | 异步信号 | PLL lockdetector 复位，1:复位；0:不复位；<br>内部测试信号，接固定值 0。 |
| P_CFG_READY_PLL | 输出 | P_CFG_CLK_PLL | 配置接口的读写 ready 输出，1:有效；0:无效 |
| P_CFG_RDATA_PLL[7:0] | 输出 | P_CFG_CLK_PLL | 配置接口的读数据 |
| P_CFG_INT_PLL | 输出 | P_CFG_CLK_PLL | 配置接口的中断输出，1:有效；0:无效 |
| P_CFG_RST_PLL | 输入 | P_CFG_CLK_PLL | 配置接口的复位信号， 1:复位；0:不复位。<br>复位后所有寄存器恢复到 Parameter 设置的初始值。 |
| P_CFG_CLK_PLL | 输入 | 时钟 | 配置接口的时钟输入 |
| P_CFG_PSEL_PLL | 输入 | P_CFG_CLK_PLL | 配置接口的选择输入，1:选中；0:不选中 |
| P_CFG_ENABLE_PLL | 输入 | P_CFG_CLK_PLL | 配置接口的访问使能，1:使能；0:不使能 |

| | | | |
|---|---|---|---|
| P_CFG_WRITE_PLL | 输入 | P_CFG_CLK_PLL | 配置接口的读写选择信号，1:写；0:读 |
| P_CFG_ADDR_PLL[11:0] | 输入 | P_CFG_CLK_PLL | 配置接口的写地址 |
| P_CFG_WDATA_PLL[7:0] | 输入 | P_CFG_CLK_PLL | 配置接口的写数据 |
| REFCLK_CML_N | 输入 | 外部端口 | 差分输入参考时钟负端，HSSTLP 专用管脚 |
| REFCLK_CML_P | 输入 | 外部端口 | 差分输入参考时钟正端，HSSTLP 专用管脚 |

# 三、HSSTLP 功能描述

## (一) HSSTLP 时钟结构

### 1. 参考时钟选择

HSSTLP 支持 PLL0、PLL1 和 LANE TX，RX 参考时钟的灵活选择：每个 HSSTLP 都有两对专用的差分参考时钟输入管脚 P_REFCK0P/P_REFCK0N 和 P_REFCK1P/P_REFCK1N。PLL 也可以选择来自 Fabric 的时钟 P_PLL0_REF_CLK，P_PLL1_REF_CLK(Fabric 逻辑时钟做参考时钟，仅用于内部测试)；LANE TX，RX 可以各自独立选择来自 PLL0 或者 PLL1 输出的时钟；专用时钟输入管脚 P_REFCK0P/P_REFCK0N 和 P_REFCK1P/P_REFCK1N 也可以通过端口 P_PLL0_REFCK2CORE 和 P_PLL1_REFCK2CORE 输出到 Fabric。参考时钟选择的结构示意图如图 5 所示：





图 5：参考时钟源选择的结构示意图

参考时钟输入电路如图 6 所示，输入端口 P 和 N 上各接 50 欧姆电阻作为匹配电阻，中间虚地点可以悬空，也可以接到内部的共模电位上。参考时钟通过 AC 耦合电容以后再接到 buffer 输出到内部 PLL 环路。





图 6 参考时钟输入电路

## 2. 发送通路的时钟结构





图 7：发送通路的时钟结构示意图

如图 7 所示，每个 HSSTLP 共享 PLL0 和 PLL1，PLL0 和 PLL1 输出的高速时钟分布到四个 LANE，每个 LANE 独立选择 PLL0 或 PLL1 的输出时钟；用户可以在 PLL 输出的基础上通过分频系数独立产生每个 LANE 的 TX_HALF_SER_CLK，Data Rate 是 TX_HALF_SER_CLK 频率的 2 倍频。这里 TX_HALF_SER_CLK 的频率可以是 PLL 输出频率的/1/2/4/8 的分频比。

通道速率支持动态配置，适用于 PCI Express 等应用中的动态速率选择。

PMA_TCLK 是在 TX_SER_CLK 基础上再次分频产生的，支持/4/5/8/10 四种分频比，分别对应于 PMA 和 PCS 间接口的 8/10/16/20bits 数据位宽。PMA_TCLK 传递到 PCS Transmitter 后被称为 PCS_TCLK。

时钟输出 P_TCLK2FABRIC 可用于 Fabric 内部处理，在 Data Rate 较低的时候（例如 3Gbps），它的频率和 PCS_TCLK 一致；在 Data Rate 较高的时候，可以降低至 PCS_TCLK 频率的一半。

时钟输入 P_TX_CLK_FR_CORE 是 Fabric 反馈的发送时钟，P_TX_CLK2_FR_CORE 是 P_TX_CLK_FR_CORE 的二倍频时钟，相位对齐，P_TX_CLK_FR_CORE 和 P_TX_CLK2_FR_CORE 可由 PCS 输出的 refclk 经过 Fabric 中 PLL 生成。

### 3. 接收通路的时钟结构

每个 HSSTLP 接收 LANE 拥有一个 Rx CDR，经过/1/2/4/8 分频之后，产生的时钟信号 RX_HALF_SER_CLK 频率是 LANE Data Rate 的一半。接收 LANE 的时钟结构示意图如图 8 所示：





图 8：接收 LANE 的时钟结构示意图

PMA_RCLK 是在 RX_HALF_SER_CLK 基础上的再次分频产生的，支持/4/5/8/10 四种分频比，分别对应于 PMA 和 PCS 间接口的 8/10/16/20bits 数据位宽。PMA_RCLK 传递到 PCS Receiver 之后被

称为 PCS_RCLK。

当 Channel Bonding 功能使能时，各 LANE 数据在经过 Channel Bonding 模块后将被同步到同一时钟 MCB_RCLK。这里的 MCB_RCLK 来自 Bonding Master 的 PMA_RCLK，4 Channel Bonding 时来自 LANE 0 的 PMA_RCLK；2 Channel Bonding 时来自 LANE 0 或 LANE 2 的 PMA_RCLK。

当 CTC 功能使能时，经过 CTC 模块后的数据将转到 PMA_TCLK 时钟域，这里的 PMA_TCLK 来自本 LANE 的 PMA Transmitter。

时钟输出 P_RCLK2FABRIC 可用于 Fabric 接收数据处理，在 Data Rate 较低的时候（例如 3Gbps），它的频率和 PMA_RCLK 一致；在 Data Rate 较高的时候，可以降低 P_RCLK2FABRIC 的频率为 PMA_RCLK 的一半。

### (二)PLL 功能

每个 HSSTLP 中的四个 LANE 的 TX、RX 共享 PLL0 和 PLL1，每个通道的 TX 或者 RX 都可以独立选择时钟来源，它的功能结构示意图如图 9 所示。





图 9：PLL 结构示意图

PLL 的主要功能为频率综合，输入时钟和反馈时钟在经过频率鉴相器（PFD），Charge Pump，Loop Filter，VCO 频率锁定在 1.6GHz~6.6GHz 之间。PLL 输出频率由输入时钟 CLKIN 频率，输入分频系数 M 以及反馈分频系数 N1 和 N2 决定，其计算方法为：

CLKOUT 频率 = CLKIN 频率 * N1 * N2 / M

PMA 线速率和 PLL 输出的关系，其计算方法为：

PMA 线速率= CLKOUT 频率*2/D

其中 D 表示 Tx 或者 Rx 时钟路径上的分频比。

表 8：PLL 分频系数支持范围

| 分频系数 | 支持的值 | 寄存器定义 |
|---|---|---|
| M | 1,2 | 参考 pma_pll_reg2 的 bit[4:0]定义 |
| N1 | 4,5 | 参考 pma_pll_reg3 的 bit[5]定义 |
| N2 | 1,2,3,4,5,6,8,10 | 参考 pma_pll_reg3 的 bit[4:0]定义 |
| D | 1,2,4,8 | Tx：参考 pma_rx_reg12 的 bit[3]、[1:0]定义 |
| | | Rx：参考 pma_rx_reg4 的 bit[7]、[5:4]定义 |

## (三) PCS Transmitter 功能

### 1. Tx Bridge Reg 模块

完成从 Fabric 到 HSSTLP 的发送数据桥接，确保接口时序。每个 LANE 有 46bits 发送数据，其定义根据不同数据位宽模式不同，详见表 8：

表 9：LANE 发送数据定义

| | P_TDATA_x数据位 | | | | | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 数据位宽模式 | [45:44] | [43] | [42] | [41] | [40:39] | [38:33] | [32] | [31] | [30] | [29:22] | [21] | [20] | [19] | [18:17] | [16:11] | [10] | [9] | [8] | [7:0] |
| 8bit only | PCIe_EI | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | TXD[7:0] |
| 10bit only | PCIe_EI | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | TXD[9:0] | | |
| 8b10b 8bit | PCIe_EI | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | TXK | TDISPCTRL | TDISPSEL | TXD[7:0] |
| 16bit only | PCIe_EI | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | TXD[15:10] | NA | TXD[9:0] | | |
| 20bit only | PCIe_EI | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | TXD[19:10] | | | | NA | TXD[9:0] | | |
| 8b10b 16bit | PCIe_EI | NA | NA | NA | NA | NA | NA | NA | NA | NA | TXK[1] | TDISPCTRL[1] | TDISPSEL[1] | TXD[15:8] | | TXK[0] | TDISPCTRL[0] | TDISPSEL[0] | TXD[7:0] |
| 32bit only | PCIe_EI | NA | NA | NA | NA | TXD[31:26] | NA | TXD[25:16] | | | NA | NA | NA | NA | TXD[15:10] | NA | TXD[9:0] | | |
| 40bit only | PCIe_EI | NA | TXD[39:30] | | | | NA | TXD[29:20] | | | NA | TXD[19:10] | | | | NA | TXD[9:0] | | |
| 8b10b 32bit | PCIe_EI | TXK[3] | TDISPCTRL[7:6] | | TXD[31:24] | | TXK[2] | TDISPCTRL[2] | TDISPSEL[2] | TXD[23:16] | TXK[1] | TDISPCTRL[1] | TDISPSEL[1] | TXD[15:8] | | TXK[0] | TDISPCTRL[0] | TDISPSEL[0] | TXD[7:0] |
| 64b 66b 16bit | PCIe_EI | TXH[2:0] | | | TXQ[6:5] | NA | NA | NA | NA | NA | TXQ[4:0] | | | | TXD[15:10] | NA | TXD[9:0] | | |
| 64b 66b 32bit | PCIe_EI | TXH[2:0] | | | TXQ[6:5] | TXD[31:26] | NA | TXD[25:16] | | | TXQ[4:0] | | | | TXD[15:10] | NA | TXD[9:0] | | |

其中，数据位的定义如下表所示：

表 10：P_TDATA 中数据位的定义

| 数据位名 | 含义 |
|---|---|
| TXK | 1 表示 TXD 为 IEEE 802.3 1000BASE-X Specification 的 8b10b Special Code-groups；<br>0 表示 TXD 为 IEEE 802.3 1000BASE-X Specification 的 8b10b Data Code-groups； |
| TXD | code-groups |
| TDISPCTRL | 用于强制 8b10b 极性和从 I2 到 I1 的强制替换，{TDISCTRL，TDISPSEL}为<br>2'b00：正常数据发送<br>2'b01：根据 IEEE 802.3 1000BASE-X specification 协议，实现帧尾第一个 I1/I2 的选择，满足条件下自动实现从 I2 到 I1 的替换。<br>2'b10：强制 8b10b 编码极性为负<br>2'b11：强制 8b10b 编码极性为正 |
| TDISPSEL | |
| PCIe_EI | PCI Express electrical_idle 指示，包括 PCIe_E1_H 和 PCIe_E1_L |
| TXH | 64b66b/64b67b 模式的 tx header |
| TXQ | 64b66b/64b67b 模式的 sequence number |

### 2. Tx Bridge unit 模块

Tx Bridge unit 模块完成从 BRIDGE_TCLK 到 PCS_TCLK 的相位补偿，其 FIFO 深度为 8。

### 3. Tx gear 模块

Tx gear 模块完成 Tx 方向的 64b66b 或 64b67b 的接口速率适配功能。支持 PCS 与 Fabric 接口的数据位宽模式：64b66b_16bit/64b67b_16bit 和 64b66b_32bit/64b67b_32bit。

64b66b_16bit： 对应 64b66b 模式数据，与 Fabric 接口位宽 TX_DATA 为 16bit；

64b66b_32bbit：对应 64b66b 模式数据，与 Fabric 接口位宽 TX_DATA 为 32bit。

64b67b_16bit： 对应 64b67b 模式数据，与 Fabric 接口位宽 TX_DATA 为 16bit；

64b67b_32bbit：对应 64b67b 模式数据，与 Fabric 接口位宽 TX_DATA 为 32bit。

各时序图如下描述，其中，

CLK_cycle：c0~c69 表示 P_TX_CLK_FR_CORE 时钟个数；

TXH：h0~h15 对应第一帧的 tx header 同步头的值，

H0 对应第二帧的第一个 tx header 同步头的值。

TXQ：TX sequence number；

TXD：d0~d63 表示第一帧的数据，D0 表示第二帧的第一个数据。





图 10：Tx 64b66b_16bit 数据接口时序图





图 11：Tx 64b66b_32bit 数据接口时序图





图 12：Tx 64b67b_16bit 数据接口时序图





图 13：Tx 64b67b_32bit 数据接口时序图

## 4. 8b10b Encoder 模块

实现了符合 IEEE 802.3 1000BASE-X Specification 的 8b10b Encode 功能，详见 IEEE Std802.3 36.2 Physical Coding Sublayer(PCS)。

## 5. Tx Bit Slip 模块

主要功能是根据配置对发送数据实现按位移位操作，以实现 CPRI 等应用中的数据收发延迟一致性，Slip 的 Bit 数通过 Parameter PCS_TX_BIT_SLIP_CYCLES 设置。

Tx Bit Slip 的 Slip 功能可以工作在各种数据位宽模式下。在 20bit only, 8b10b 16bit, 40bit only 和 8b10b 32bit 模式下 Tx Bit Slip 可以实现 0~19bit 的 slip 功能，如图 10 所示：





图 14：Tx Bit Slip 模块 0~19bit slip 功能示意图

在 10bit only 和 8b10b 8bit 模式下 Tx Bit Slip 可以实现 0~9bit 的 slip 功能，如图 11 所示：





图 15：Tx Bit Slip 模块 0~9bit slip 功能示意图

## 6. PRBS Generator 模块

PRBS Generator 模块负责产生多种特征码流，常用于 PMA 测试；用户可以通过 Parameter

PCS_TX_PRBS_MODE 来选择所需要的特征码流。PRBS Generator 模块可工作在 8bit，10bit，16bit，20bit only 模式。

表 11：PRBS 生成 Pattern

| PCS_TX_PRBS_MODE 值 | 特征码流 |
|---|---|
| "PRBS_7" | 产生基于多项式 1 + X6 + X7 的随机数 |
| "PRBS_15" | 产生基于多项式 1 + X14 + X15 的随机数 |
| "PRBS_23" | 产生基于多项式 1 + X18 + X23 的随机数 |
| "PRBS_31" | 产生基于多项式 1 + X28 + X31 的随机数 |
| "LONG_1" | 输出全 1 信号 |
| "LONG_0" | 输出全 0 信号 |
| "20UI" | 20bit 1 和 20bit 0 交替发送 |
| "D10_2" | 输出序列 20'b0101010101_0101010101；对应于 8b10b 编码中的 D10.2 对应 |
| "PCIE" | 输出 PCI ExpressCompliance Pattern;即序列 20'b001111_1010_101010_1010 和序列 20'b110000_0101_010101_0101 交替发送 |

用户可以通过动态修改 PCS 通道配置 Parameter PCS_TX_INSERT_ER 在产生的测试码流中插入错误码，PCS_TX_INSERT_ER 对应寄存器从 0 到 1 的一次跳变产生 1bit 的错误码。

### 7. Tx Drive Reg 模块

完成从 PCS Transmitter 到 PMA Transmitter 的数据桥接，确保接口时序。Tx Drive Reg 模块可以通过 Parameter PCS_TX_DRIVE_REG_MODE 实现发送串行数据的极性反转，和基于 PCS 和 PMA 接口并行数据的 bit order 反转。

使能极性反转时，从 HSSTLP 发送出去的数据端口 P_TX_SDP 和 P_TX_SDN 互相交换。使能 Bit Order 反转时，从 PCS Transmitter 到 PMA Transmitter 的发送数据按 bit 顺序反转，即：

有效数据为 8bits 时，bit order 反转后数据为 data_out[7:0]={data_in[0],data_in[1]…,data_in[7]}

有效数据为 10bits 时，bit order 反转后数据为 data_out[9:0]={data_in[0],data_in[1]…,data_in[9]}

有效数据为 16bits 时，bit order 反转后数据为 data_out[15:0]={data_in[0],data_in[1]…,data_in[15]}

有效数据为 20bits 时，bit order 反转后数据为 data_out[19:0]={data_in[0],data_in[1]…,data_in[19]}

## (四) PMA Transmitter 功能

### 1. Tx Digital 模块

Tx Digital模块主要实现PCS到PMA的数据桥接，具体包括以下功能点：

- 对发送相关的控制信号进行处理；
- PRBS generator；
- 实现PMA远端并行环回；
- 可选择发送到PMA的并行数据类型；
- 数据错误注入；

### 2. Serializer 模块

Serializer 的主要功能是将来自 Tx Digital 的 20bits 并行数据转换为串行数据，这里的 20bits 指的是 PCS 和 PMA 之间的并行数据位宽，属于 HSSTLP 内部数据位宽。Tx 并行数据有效位宽由寄存器 PMA_REG_TX_BUSWIDTH 控制，它们的对应关系为：

表 12：Tx 并行数据有效位宽和寄存器 PMA_REG_TX_BUSWIDTH 的对应关系

| PMA_REG_TX_BUSWIDTH | Tx 并行数据有效位宽 | 输出数据 |
|---|---|---|
| 2'b00 | 8bit | pma_txd<7:0>串化输出，高位舍弃 |
| 2'b01 | 10bit | pma_txd<9:0>串化输出，高位舍弃 |
| 2'b10 | 16bit | pma_txd<17:10>，pma_txd<7:0>串化输出，其它位舍弃 |
| 2'b11 | 20bit | pma_txd<19:0>串化输出 |

### 3. Tx 可配置的输出模块

Tx 的输出级采用电流模式，为了适应不同协议和不同场景的需求，其输出级包含了如下特性：

- 高速的差分电流模式输出；
- 可配置的输出幅度；
- 前后标量的可配置去加重；
- 可校正的输出阻抗；

输出级的电路架构如下:





图 16：Tx 输出级电路架构图

### 4. PCI Express Receiver Detect 模块

PCIE 协议要求 PMA 可以实现在发送端检测接收端负载，以确认链路是否建立链接。发送端负载检测的原理是基于输出信号的上升时间来实现的，原理图如下。在负载检测的时候，Tx 的输出和 Rx 的输入之间需要外接一个大于 100nF 的电容，同时 Rx 的输入必须通过匹配电阻下拉到地。开始检测时，首先将 Tx 的输出置于输出共模上，然后切断 Tx 驱动级的偏置电流，经过一段时间后，Tx 的输出电位会跟相应的阈值电压做对比，如果小于阈值电压的值，则表明链路建立连接，反之则表示链路

未建立连接。





图 17：发送端负载检测原理图

接收端检测由寄存器信号 P_TX_RXDET_REQ 来控制，检测结果由 P_TX_RXDET_STATUS 来体现，两者的时序关系如下。





图 18 发送端负载检测时序图

## (五) PCS Receiver 功能

### 1. Rx Sample Reg 模块

完成从 PMA Receiver 到 PCS Receiver 的数据桥接，确保接口时序。

Rx Sample Reg 模块可以通过配置端口信号 Parameter PCS_RX_POLARITY_INV[0]实现接收串行数据的极性反转。使能极性反转时，可以弥补 PCB 中 HSSTLP 数据接收端口 P_RX_SDP 和 P_RX_SDN 错误交换的缺陷。

通过 Parameter PCS_RX_POLARITY_INV[1]，Rx Sample Reg 模块还支持基于 PMA 和 PCS 接口并行数据的 Bit Order 反转。使能 Bit Order 反转时，从 PMA Receiver 到 PCS Receiver 的接收数据按 Bit 顺序反转，即：

有效数据为 8bits 时，Bit Order 反转后数据为 data_out[7:0]={data_in[0],data_in[1]…,data_in[7]}

有效数据为 10bits 时，Bit Order 反转后数据为 data_out[9:0]={data_in[0],data_in[1]…,data_in[9]}

有效数据为 16bits 时，Bit Order 反转后数据为 data_out[15:0]={data_in[0],data_in[1]…,data_in[15]}

有效数据为 20bits 时，Bit Order 反转后数据为 data_out[19:0]={data_in[0],data_in[1]…,data_in[19]}

## 2. Word Alignment 模块

Word Alignment 主要功能为按照预定的模式实现字节对齐功能。以 10bit 数据位宽为例，发送端的并行数据以 10bits 为一个字节，经过串行传输后，其字节边界信息已经丢失，所以在 PMA 中完成串并转换后产生的并行数据并未遵循字节边界规则。如下图所示，在 Word Alignment 之前，并行数据的默认字节（Before Word Alignment）可能是发送端 Slip 若干个 Bit 后的形式，其中 Slip 的 Bit 数是随机的。Word Alignment 模块利用了发送数据流本身的一些特性，实现字节对齐的功能，使其恢复到和发送端一致的边界（见图中 After Word Alignment）。





图 19：Word Alignment 功能介绍

HSSTLP 支持两种 Word Alignment 模式：基于 Comma 检测的 Word Alignment 模式和基于 RX CLK Slip 的 Word Alignment 模式。用户逻辑通过 Parameter PCS_COMMA_DET_MODE 来选择 Word Alignment 模式。

在基于 Comma 检测的 Word Alignment 模式下，Parameter PCS_COMMA_REG0 和 PCS_COMMA_REG1 用来指定 Comma 检测的 Pattern。例如，针对 8b10b 的 Special Data Group 中的 K28.5，可以设 PCS_COMMA_REG0/1 为 10'b0101_1111_00 和 10'b1010_0000_11。Parameter PCS_COMMA_MASK 被用来 Mask Parameter PCS_COMMA_REG0/1 对应 bit，从而产生少于 10bit 的 Comma。在该模式下，数据在检测到指定 Comma 后，会自动完成字节边界调整。

基于 RX CLK Slip 的 Word Alignment 模式下，字节边界调整的功能在 PMA Deserializer 中实现的。

Word Alignment 的字节边界调整往往需要一个状态机来控制，以避免因线路误码产生的错误字节边界调整。HSSTLP 中支持内置 Link State Machine，或外置 Link State Machine，其中支持的内置 Link State Machine 包括：

(1) 1Gb Ethernet Link State Machine (802.3 “Figure 36–9—Synchronization state diagram”)

(2) 10Gb Ethernet Link State Machine(802.3 “Figure 48–7—PCS synchronization state diagram”)

(3) RapidIO Interconnect Specification Part 6 (Figure 4-15. LaneAlignment State Machine)

Word Alignment 状态机通过配置 Parameter PCS_ALIGN_MODE 来选择。在基于 Comma 检测的 Word Alignment 模式下：如果选择内置 Link State Machine，HSSTLP 将自动完成 Word Alignment 的相关功能，Alignment 的结果通过端口信号 P_PCS_LSM_SYNCED 来输出；如果选择外置 Link State

Machine，用户逻辑可以自定义 Link State Machine，通过端口 P_PCS_WORD_ALIGN_EN 来使能字节重对齐。

### 3. 8b10b Decoder 模块

实现了符合 IEEE 802.3 1000BASE-X specification 的 8b10b Decode 功能，详见 IEEE Std802.3 36.2 Physical Coding Sublayer (PCS)。

### 4. Channel Bonding 模块

Channel Bonding 的主要功能为按照预定的模式实现多通道之间的字节对齐功能。多通道数据发送时，其通道之间的字节是对齐的，经过发送侧的并串变换，板上串行传输，接收侧的串并变换，Word Alignment 模块后，通道间的字节已不再对齐。如下图所示，在 Channel Bonding 之前，通道之间的数据可能有多个字节的 Skew。Channel Bonding 模块，利用了数据流本身的一些特性，实现通道间字节对齐的功能，使其恢复到和发送端一致的边界（见图中 After Channel Bonding）。





图 20：Channel Bonding 功能示意图

Channel Bonding 是在数据流中按照协议规定插入特定的 Special Code 基础上实现的，不同的协议规定了不同的 Special Code，用户可以通过 Parameter PCS_A_REG 来设置。

Logos2 HSSTLP 的 Channel Bonding 可以实现 2 Channel 或 4 Channel 间的 Bonding，最大的 Deskew 能力为+/-80bits，可以满足所支持的协议要求。其中两 Channel Bonding 时，只支持 Channel 0 和 Channel 1 之间的 bonding，或 Channel 2 和 Channel 3 之间的 Bonding。

Channel Bonding 的绑定往往需要一个状态机来控制，以避免因线路误码产生错误绑定调整。HSSTLP 中支持内置 Bonding State Machine，或外置 Bonding State Machine，其中支持的内置 Bonding

State Machine 包括：

- 内置 10Gb XAUI Channel Bonding State Machine（“Figure 48–8—PCS deskew state diagram”）
- 内置 Rapid IO Channel BondingState Machine (“Figure 4-15. LaneAlignment State Machine”)

Channel Bonding 状态机通过 Parameter PCS_CEB_MODE 来选择，如果选择内置 Bonding State Machine，HSSTLP 将自动完成 Channel Bonding 的相关功能，Bonding 的结果通过 Bonding Master Channel（2 Channels Bonding 的 Bonding Master Channel 为 Channel 0/2；4 Channels Bonding 的 Bonding Master Channel 为 Channel 0）的端口信号 P_PCS_RX_MCB_STATUS 来输出；如果选择外置 Bonding State Machine，用户逻辑可以自定义控制状态机，并通过端口 P_PCS_MCB_EXT_EN 来使能 Bonding 过程。

### 5. CTC 模块

CTC（Clock Tolerance Compensation）模块的功能是按照预定的模式补偿远端时钟和本地时钟的微小频率误差（PCI Express 协议规定的频差为+/-300ppm，其它协议一般为+/-100ppm）。CTC 模块内部包含了一个深度为 32 的异步 FIFO，如图 17 所示，FIFO 的写时钟为 CB_RCLK,它来自 PMA_RCLK，而 PMA_RCLK 在 CDR 模块中已同步到远端的发送时钟；FIFO 的读时钟为 AFTER_CTC_RCLK，它来自本地时钟。





图 21：CTC 内部 FIFO 示意图

当写时钟比读时钟快时，FIFO 水位会逐渐升高，高至一定程度后，水位标志信号 ALMOST_FULL 将置高。此时 CTC 将在写 FIFO 之前丢弃部分特定字符（或字符序列），从而避免 FIFO 的溢出。这里的特定字符（或字符序列）被称为 SKIP。如图 18 所示：





图 22：SKIP delete 时序示意图

当写时钟比读时钟慢时，FIFO 水位会逐渐降低，低至一定程度后，水位标志信号 ALMOST_EMPTY 将置高。此时 CTC 将在读到特定字符（或字符序列）之后，暂停 FIFO 的读取，改为自动插入 SKIP 字符，从而避免 FIFO 的读空。如图 19 所示：





图 23：SKIP add 时序示意图

不同协议对 SKIP 有不同的定义，HSSTLP 中的 CTC 模块支持三种 SKIP 长度（通过 Parameter PCS_CTC_MODE 选择）：

- 1SKIP 模式，通过 Parameter PCS_SKIP_REG0 来设置，插入/删除的 SKIP 字符为 1 个 Byte；
- 2SKIP 模式，通过 Parameter PCS_SKIP_REG0 和 PCS_SKIP_REG1 来设置，插入/删除的 SKIP 字符为 2 个 Byte；
- PCIE_2BYTE 模式，通过 Parameter PCS_SKIP_REG0 和 PCS_SKIP_REG1 来设置，只增加或者删除后面的 SKIP；
- 4SKIP（PCIE_4BYTE）模式，通过 Parameter PCS_SKIP_REG0，PCS_SKIP_REG1，PCS_SKIP_REG2 和 PCS_SKIP_REG3 来设置。此时，只对 SKIP 序列的最后一个 Byte 作插入或删除操作，但只插

入/删除 SKIP 字符中的最后一个 Byte；

CTC FIFO 的 Almost Full/Empty 门限可以根据应用需求修改，以满足不同应用需求，其中：Almost Full 门限通过 Parameter PCS_CTC_AFULL 设置，默认设置为 5'd20；Almost Empty 门限通过 Parameter PCS_CTC_AEMPTY 设置，默认设置为 5'd12。

在 1G Ethernet 的自协商过程中，通信双方持续发送/C/字符，并没有 SKIP 字符出现。因此，HSSTLP 会在 CTC 操作之前，会自动以两个/I2/替换部分/C/，以方便 CTC 的进行。这里的/I2/将被用作 CTC 的 SKIP 字符，关于/C/和/I2/的详细功能请参见 IEEE Std802.3 36.2 Physical Coding Sublayer (PCS)。

### 6. Rx gear 模块

Rx gear 模块完成 Rx 方向的 64b66b 或 64b67b 的接口速率适配功能，对接收的 RXD 和 RXH 进行透传，用户需要通过控制 P_RXGEAR_SLIP 端口进行 bit Slip，完成数据边界对齐，支持 PCS 与 Fabric 接口的数据位宽模式：64b66b_16bit/64b67b_16bit 和 64b66b_32bit/64b67b_32bit。

64b66b_16bit：对应 64b66b 接口数据，与 Fabric 接口位宽 P_RDATA 为 16bit；

64b66b_32bit：对应 64b66b 接口数据，与 Fabric 接口位宽 P_RDATA 为 32bit；

64b67b_16bit：对应 64b67b 接口数据，与 Fabric 接口位宽 P_RDATA 为 16bit；

64b67b_32bit：对应 64b67b 接口数据，与 Fabric 接口位宽 P_RDATA 为 32bit。

各时序图如下描述，其中，

CLK_cycle：c0~c69 表示 P_RX_CLK_FR_CORE 时钟个数；

RXH：h0~h15 对应第一帧的 rx header 同步头的值，

H0 对应第二帧的第一个 rx header 同步头的值。

RXHVLD：RXH 有效指示，高脉冲时刻，RXH 的值有效；

RXQ_START：RXD 数据帧起始指示，高脉冲表示数据帧的起始；

RXDVLD：RXD 数据有效指示，高电平对应的 RXD 数据有效；

RXD：d0~d63 表示第一帧的数据，D0 表示第二帧的第一个数据。

P_RXGEAR_SLIP：时序图没画出此信号，用户需要通过控制 P_RXGEAR_SLIP 端口进行 bit Slip，完成数据边界对齐，边沿触发，检测到上升沿或者下降沿都会 slip 1 bit，异步信号，PCS 内部做了同步处理。





图 24：Rx 64b66b_16bit 数据接口时序图





图 25：Rx 64b66b_32bit 数据接口时序图





图 26：Rx 64b67b_16bit 数据接口时序图





图 27：Rx 64b67b_32bit 数据接口时序图

## 7. Rx Bridge unit 模块

Rx Bridge unit 模块完成从 AFTER_CTC_RCLK 到 BRIDGE_RCLK 的相位补偿，FIFO 深度为 8。

## 8. Rx Bridge Reg 模块

完成从 HSSTLP 到 Fabric 的接收数据桥接，确保接口时序。每个 Lane 的接收数据端口 P_RDATA

有 47bits，其定义根据不同数据位宽模式不同，详见表 12：

表 13：Lane 接收数据定义

| | P_RDATA_x数据位 | | | | | | | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 数据位宽模式 | [46:44] | [43] | [42] | [41] | [40:39] | [38] | [37:33] | [32] | [31] | [30] | [29:22] | [21] | [20] | [19] | [18:17] | [16] | [15:11] | [10] | [9] | [8] | [7:0] |
| 8bit only | RX STATUS | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | RXD[7:0] |
| 10bit only | RX STATUS | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | RXD[9:0] | | |
| 8b10b 8bit | RX STATUS | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | RXK | RDEC_ER | RDISP_ER | RXD[7:0] |
| 16bit only | RX STATUS | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | RXD[15:10] | | NA | RXD[9:0] | | |
| 20bit only | RX STATUS | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | RXD[19:10] | | | | | NA | RXD[9:0] | | |
| 8b10b 16bit | RX STATUS | NA | NA | NA | NA | NA | NA | NA | NA | NA | NA | RXK[1] | RDEC_ER[1] | RDISP_ER[1] | RXD[15:8] | | | RXK[0] | RDEC_ER[0] | RDISP_ER[0] | RXD[7:0] |
| 32bit only | RX STATUS | NA | NA | NA | NA | RXD[31:26] | | NA | RXD[25:16] | | | NA | NA | NA | NA | RXD[15:10] | | NA | RXD[9:0] | | |
| 40bit only | RX STATUS | NA | RXD[39:30] | | | | | NA | RXD[29:20] | | | NA | RXD[19:10] | | | | | NA | RXD[9:0] | | |
| 8b10b 32bit | RX STATUS | RXK[3] | RDEC_ER[3] | RDISP_ER[3] | RXD[31:24] | | | RXK[2] | RDEC_ER[2] | RDISP_ER[2] | RXD[23:16] | RXK[1] | RDEC_ER[1] | RDISP_ER[1] | RXD[15:8] | | | RXK[0] | RDEC_ER[0] | RDISP_ER[0] | RXD[7:0] |
| 64b 66b 16bit | RX STATUS | NA | | | | | | | | | | RXQ_START | RXH VLD | RXH[2:0] | | RXD VLD | RXD[15:0] | | | | |
| 64b 66b 32bit | RX STATUS | NA | | | | RXD[31:16] | | | | | | RXQ_START | RXH VLD | RXH[2:0] | | RXD VLD | RXD[15:0] | | | | |

其中，数据位的定义如表 13 所示：

表 14：P_RDATA_x 中数据位的定义

| 数据位名 | 含义 |
|---|---|
| RXK | 1 表示 RXD 为 IEEE 802.3 1000BASE-X Specification 的 8b10b Special Code-Groups；<br>0 表示 RXD 为 IEEE 802.3 1000BASE-X Specification 的 8b10b Data Code-Groups； |
| RXD | Code-Groups |
| RDEC_ER | 高电平表示 8b10b Decoder 检测到 Invalid Code |
| RDISP_ER | 高电平表示 8b10b Decoder 检测到 Invalid Disparity |
| RXSTATUS | 用于 PCI Express PHY Interface (PIPE)接口的接收状态编码<br>3'b000: Normal<br>3'b001:CTC 模块执行了 SKIP add 操作<br>3'b010: CTC 模块执行了 SKIP delete 操作<br>3'b011: PCIe 4byte 模式，连续删除<br>3'b100: Reserved<br>3'b101: CTC FIFO Over Flow<br>3'b110: CTC FIFO Under Flow<br>3'b111: Reserved |
| RXQ_START | 64b66b 模式的 rxsequence 起始指示信号 |
| RXH | 64b66b/64b67b 模式的 rx header 同步头 |
| RXHVLD | 64b66b/64b67b 模式的 rx header 同步头有效指示 |
| RXDVLD | 64b66b/64b67b 模式的 rx data 接收数据有效指示 |

### 9. PRBS Checker 模块

PRBS Checker 模块负责自动化检测多种特征码流，常用于 HSSTLP 线路误码测试。用户可以通过 Parameter PCS_RX_PRBS_MODE 来选择所需要的特征码流，支持的选择包括：

表 15：PRBS Checker Pattern

| PCS_RX_PRBS_MODE | 特征码流 |
|---|---|
| "PRBS_7" | 产生基于多项式 1 + X6 + X7 的随机数 |
| "PRBS_15" | 产生基于多项式 1 + X14 + X15 的随机数 |
| "PRBS_23" | 产生基于多项式 1 + X18 + X23 的随机数 |
| "PRBS_31" | 产生基于多项式 1 + X28 + X31 的随机数 |

PRBS Checker 检测到的错误计数可以通过读配置寄存器 PCS_ERR_CNT 获取，用户逻辑可以通过寄存器 PCS _RX_ERRCNT_CLR 清除错误计数器。

## (六) PMA Receiver 功能

### 1. Receiver Front-end 模块

Rx 的接收端是差分电流模式输入，包含以下特性：

- 可配置的 AC 或者 DC 耦合，一般推荐采用外部 AC,内部 DC 的耦合方式(PCIe 需采用外部 AC,内部 AC 的耦合方式)；
- 可配置的 Rx 终端电位；
- 可校正的匹配电阻；

结构如图 20 所示





图 28：Rx 接收端结构图

### 2. LEQ 模块

LEQ（Linear Equalizer）模块是接收端的自适应线性均衡器，用于补偿接收信号的高频损失。LEQ

能够支持 6.6Gb/s 的最大的信道衰减补偿是 15dB 左右(在奈奎斯特频点)。

### 3. CDR 模块

CDR 的主要作用是从数据中恢复出时钟信息，从而恢复出正确的数据。Rx 的 CDR 基于相位内插的架构，其时钟源来自于公用时钟 PLL，整体架构如图 21 所示。





图 29：CDR 整体架构

数据经过 LEQ 后会经过边沿采样器和数据采样器，采样器的时钟来自于 PI 的输出，两组数据经过 DEMUX 后进入到 CDR 状态机进行处理。CDR 状态机经过比较边沿信号和数据信号来决定相位信息，从而输出控制信号控制时钟来最终使数据信号的采样时钟在数据的中间位置。

### 4. LOS Detect 模块

LOS Detect 用于检测接收端口是否存在有效信号，检测结果通过状态寄存器 PMA_REG_RX_SIGDET_STATUS 传递给 Fabric，高电平表示 LOS Detect 模块从端口检测到有效信号。

### 5. Deserializer 模块

Deserializer 的主要功能是将 PMA 的高速串行数据转换成 20bits 并行数据发送给 Rx Digital，这里的 20bits 指的是 PMA Receiver 和 PCS Receiver 之间的并行数据位宽，属于 HSSTLP 内部接口。Rx 并行数据有效位宽由 Parameter PMA_REG_RX_BUSWIDTH 控制，它们的对应关系为：

表 16：Rx 并行数据有效位宽和寄存器 PMA_REG_RX_BUSWIDTH 的对应关系

| PMA_REG_RX_BUSWIDTH | Rx 并行数据有效位宽 | 输出数据 |
|---|---|---|
| 2’b00 | 8bit | pma_rxd<7:0>并行输出，高位数据无效 |
| 2’b01 | 10bit | pma_rxd<9:0>并行输出，高位数据无效 |
| 2’b10 | 16bit | pma_rxd<17:10>，pma_rxd<7:0>并行输出，其它数据位无效 |
| 2’b11 | 20bit | pma_rxd<19:0>并行输出 |

此外，Deserializer 模块还支持 Rx CLK Slip 功能以保证固定的 Rx Latency。电路中通过寄存器 PMA_REG_RXPCLK_SLIP 来实现，每当 PMA_REG_RXPCLK_SLIP 信号的一个上升沿来临，PMA 的并行输出时钟 PMA_RCLK 会延时一个 UI，如果需要延时多个 UI，则需要 PMA_REG_RXPCLK_SLIP 有等同的上升沿数量。最大的延时 UI 取决于并行数据的位宽(如位宽为 N bit 时，则并行时钟最大可以移动 N-1 个 UI)。PMA_REG_RXPCLK_SLIP 脉冲持续时间至少需要 20

个 UI 才能保证电路的正确响应。


### 6. Rx Digital 模块

Rx Digital 模块主要完成 PMA Receiver 到 PCS Receiver 的数据桥接，具体包括以下功能点：

- 对接收相关控制信号进行处理；
- PRBS checker；
- 实现 PMA 远端并行环回；
- 接收数据错误注入；
- Signal detect、OOB detect 信号检测；

## (七) loopback 功能

HSSTLP 支持多种环回模式以便于测试，包括 PCS 近端环回，PMA 近端并行环回，PMA 近端串行环回，PMA 远端并行环回，PCS 远端环回。




⑤:PCS远端环回 ④:PMA远端并行环回 ③:PMA近端串行环回 ②:PMA近端并行环回 ①:PCS近端环回

图 30：HSSTLP 环回模式数据通路总图

### 1. PCS 近端环回

PCS 近端环回在 PCS 中实现，在该模式下来自 Fabric 的发送数据，在 PCS Transmitter 中经过 Tx Bit Slip 模块后，环回到 Word Alignment 模块，再通过 PCS Receiver 的 Rx Bridge Reg 模块环回输出到 Fabric，其数据通路如下图所示。





图 31：PCS 近端环回数据通路示意图

PCS 近端环回的寄存器配置方式如下：

（a）PCS_CHx_NEAR_LOOP=”TRUE”

## 2. PMA 近端并行环回

PMA 近端并行环回在 PMA 中实现，在该模式下来自 PCS Transmitter 的并行数据，经过 PMA Tx Digital 模块后，环回到 PMA Rx Digital 模块，最后环回给 PCS，其数据通路如下图所示。





图 32：PMA 近端并行环回数据通路示意图

PMA 近端并行环回的寄存器配置方式如下：

（a）PMA_CHx_REG_RX_TX2RX_PLPBK_EN=”TRUE”

## 3. PMA 近端串行环回

PMA 近端串行环回在 PMA 中实现，在该模式下来自 PCS Transmitter 的并行数据，经过并串转换后，环回到 PMA Receiver 的 CDR 模块，最后通过串并转换环回给 PCS，其数据通路如下图所示。





图 33：PMA 近端串行环回数据通路示意图

PMA 近端串行环回的寄存器配置方式如下：

（a）PMA_CHx_REG_TX_TX2RX_SLPBACK_EN=”TRUE”

## 4. PMA 远端并行环回

PMA 远端并行环回在 PMA 中实现，在该模式下接收数据，经过 PMA 采样并转换为并行数据，在经过 PMA Rx Digital 模块后，环回到 PMA Tx Digital 模块，再通过 PMA 环回输出，其数据通路如下图所示。





图 34：PMA 远端并行环回数据通路示意图

PMA 远端并行环回的寄存器配置方式如下：

（a）PMA_CHx_REG_TX_DATA_MUX_SEL=3

（b）PMA_CHx_REG_TX_FIFO_EN=”TRUE”

（c）PMA_CHx_REG_PLPBK_TXPCLK_EN=”TRUE

### 5. PCS 远端环回

PCS 远端并行环回在 PCS 中实现，在该模式下接收数据，经过 PMA 采样并转换为并行数据，在经过 Rx Sample Reg 模块后，通过一个深度为 8 的异步 FIFO（用于补偿 PCS_RCLK 和 PCS_TCLK 之间的相位差异），环回到 Tx Drive Reg 模块，再通过 PMA 环回输出，其数据通路如下图所示。





图 35：PCS 远端环回数据通路示意图

PCS 远端环回的寄存器配置方式如下：

（a）PCS_CHx_FAR_LOOP=”TRUE”

（b）PMA_CHx_REG_PLPBK_TXPCLK_EN=”TRUE”

（c）PCS_ CHx_CB_RCLK_SEL=” PMA_TCLK”

## (八) 配置寄存器接口

HSSTLP 的配置一般通过 GTP_HSSTLP 的 Parameter 来设置，为了满足调试需求，HSSTLP 还支持通过一个类似于 APB 的动态配置接口。动态配置接口的数据位宽为 8bits，其读写时序如下所示。





图 36：HSSTLP 动态配置接口写时序示意图





图 37：HSSTLP 动态配置接口读时序示意图

# 四、HSSTLP 的上电复位序列

## (一)PLL 上电复位时序图





图 38：PLL 上电复位时序图

PLL 工作时，首先 P_PLLPOWERDOWN 由高电平变为低电平，然后等待 100ns~200ns 的时间，P_PLL_RST 端口复位，复位的高电平脉冲时间大于 4us，然后等待端口 P_PLL_READY 变为高电平，则 PLL 相位锁定。

PLL 不工作时，P_PLLPOWERDOWN 为高电平，且 P_PLL_RST 为低电平。在下一次 PLL 工作之前，必须确保 P_PLLPOWERDOWN 高电平的时间大于 15us。

正常工作时，P_PLLPOWERDOWN 保持为低电平，则只需要操作 P_PLL_RST 进行 PLL 复位。

## (二)发送方向上电复位时序图





图 39：发送方向上电复位时序图

P_TX_LANE_PD_CLKPATH 从高电平变低电平之前的 40us，P_LANE_PD 和 P_LANE_RST 需要变为低电平，并且 P_PLL_READY 应当为高电平（即 PLL 锁定）。

P_TX_LANE_PD_CLKPATH 变低电平之后，P_TX_PMA_RST 需要等待 0.5us 以上，再释放（即从高电平变低电平）。

P_TX_PMA_RST 变低电平之后，P_TX_LANE_PD_PISO 需要等待 0.5us 以上，再释放（即从高

电平变低电平）。

P_TX_LANE_PD_PISO 变低电平之后，P_TX_LANE_PD_DRIVER 需要等待 0.5us 以上，再释放（即从高电平变低电平）。

P_TX_LANE_PD_DRIVER 变低电平之后，P_PCS_TX_RST 需要等待 0.5us 以上，再释放（即从高电平变低电平）。

发送方向通过改变 P_TX_RATE 实现动态速率切换同步时序图如下图所示。图中 PCIe_EI 是 PCI Express electrical_idle 指示，包括 PCIe_E1_H 和 PCIe_E1_L，在 P_TDATA[45:44]比特位定义，同步时序控制时，PCIe_E1_H 和 PCIe_E1_L 都产生同样的 PCIe_EI 控制时序。





图 40：发送方向动态速率切换同步时序图

发送方向通过改变 P_TX_RATE 实现动态速率切换时，PLL 不会失锁，所以不需要重新复位 P_PCS_TX_RST。

假如还需要通过修改 PLL 配置参数来实现发送方向速率切换时，则需要重新进行发送方向上电复位时序操作。

### (三)接收方向上电复位时序图





图 41：接收方向上电复位时序图

P_RX_LANE_PD 从高电平变低电平之前的 40us，P_LANE_PD 和 P_LANE_RST 需要变为低电平，并且 P_PLL_READY 应当为高电平（即 PLL 锁定）。

P_RX_LANE_PD 变低电平之后，P_RX_PMA_RST 需要等待 1us 以上，再释放（即从高电平变低电平）。

有效数据到来之后，CDR 开始进入跟踪锁定过程，当检测到 P_RX_READY 变为高电平，表示 CDR 完成锁定。如果数据中断，则 CDR 会自动被复位，P_RX_READY 变为低电平。当有效数据再次到来之后，CDR 重新进入跟踪锁定过程。

有效数据到来之后，P_RX_READY 变为高电平之后，需要等待 10us 以上，P_PCS_RX_RST 再释放（即从高电平变低电平）。

RX 在正常工作的情况下被 POWER DOWN，至少需要 40us，以保证所有模块被关掉。

接收方向通过改变 P_RX_RATE 实现动态速率切换同步时序图如下图所示。





图 42：接收方向动态切换同步时序图

接收方向通过改变 P_RX_RATE 实现动态速率切换时，涉及到 CDR 重新锁定，所以

P_PCS_RX_RST 需要重新复位。

假如还需要通过修改 PLL 配置参数来实现接收方向速率切换时，则需要重新进行接收方向上电复位时序操作

# 五、HSSTLP 寄存器说明

每个 LANE 有独立的一套 PCS 通道配置寄存器和 PMA 通道配置寄存器：

PCS 配置寄存器的基地址： 0x000

PMA RX 配置寄存器的基地址：0x400

PMA TX 配置寄存器的基地址：0x800

每个 PLL 有独立的一套通道配置寄存器：

PLL 配置寄存器的基地址： 0x000

HSSTLP IP 内部有 4 个 LANE 和 2 个 PLL，每个 LANE 和 PLL 均有独立的一套配置寄存器和地址空间。为便于用户访问，IP 增加了 APB Bridge 模块，用户只须通过一个 APB 总线接口即可实现对所有 LANE 和 PLL 访问。

每个 LANE 或者每个 PLL 的地址总线宽度为 12bit，APB Bridge 增加了 4bit 地址作为片选信号，因此地址总线为 16bit。即 IP 的 APB addr[15:12]=0~3 分别对应选择 LANE0~LANE3，addr[15:12]=4~5 分别对应选择 PLL0~PLL1。

详细地址空间分配可参考《UG041004_Logos2_HSSTLP_IP_UserGuide.pdf》。

## (一)PLL 配置寄存器说明

表 16 PLL 配置寄存器描述：pma_pll_reg0，偏移地址 0x000

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R/W | PMA_PLL_REG_PLL_CP[1:0] | Pll charge pump current select 的 bit[1:0]=2’b11(default) |
| 5 | R/W | PMA_PLL_REG_READY_OR_LOCK | reg_ready_or_lock<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4:3 | R/W | PMA_PLL_REG_PLL_VCTRL_SET | Pll vctrl start voltage，default:0 |
| 2:1 | R/W | PMA_PLL_REG_PFDDELAYSEL | Pll pdf delay sel，default :1 |
| 0 | R/W | PMA_PLL_REG_PLL_PFDDELAY_EN | Pll pfd delay enable<br>1'b0:对应于 Parameter 参数值"FALSE",disable<br>1'b1:对应于 Parameter 参数值"TRUE",enable(default) |

表 17 PLL 配置寄存器描述：pma_pll_reg1,偏移地址 0x001

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_PLL_REG_PLL_CP[9:2] | Pll charge pump current select 的 bit[9:2]<br>PMA_PLL_REG_PLL_CP[9:2]=8’b0000 0111(default) |

表 18：PLL 配置寄存器描述：pma_pll_reg2,偏移地址 0x002

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_PLL_REG_PLL_READY_OW | pll ready 重写使能信号，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 6 | R | | reserved |
| 5 | R/W | PMA_PLL_REG_PLL_LOCKDET_EN | 寄存器输入的 Lockdet en，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4:0 | R/W | PMA_PLL_REG_PLL_REFDIV | Pll reference clock divider M，跟 IP 配置相关 |

| | | | |
|---|---|---|---|
| | | | 5’b10000：分频比 1（默认值）<br>5’b00000：分频比 2 |

表 19：PLL 配置寄存器描述：pma_pll_reg3,偏移地址 0x003

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_PLL_REG_V2I_EN | 偏置电路使能信号：<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE"(default) |
| 6 | R/W | PMA_PLL_REG_V2I_BIAS_SEL | 偏置电路选择信号;<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5:0 | R/W | PMA_PLL_REG_PLL_FBDIV | Bit[5]:Pll feedback divider N1;<br>Bit[4:0],Pll feedback divider N2;<br>跟 IP 配置相关 |

| Setting | N1 | N2 | 分频比 |
|---|---|---|---|
| 6’b010000 | 4 | 1 | 4 |
| 6’b000000 | 4 | 2 | 8 |
| 6’b000001 | 4 | 3 | 12 |
| 6’b000010 | 4 | 4 | 16 |
| 6’b000011 | 4 | 5 | 20 |
| 6’b000101 | 4 | 6 | 24 |
| 6’b000110 | 4 | 8 | 32 |
| 6’b000111 | 4 | 10 | 40 |
| 6’b110000 | 5 | 1 | 5 |
| 6’b100000 | 5 | 2 | 10 |
| 6’b100001 | 5 | 3 | 15 |
| 6’b100010 | 5 | 4 | 20 |
| 6’b100011 | 5 | 5 | 25 |
| 6’b100101 | 5 | 6 | 30 |
| 6’b100110 | 5 | 8 | 40 |
| 6’b100111 | 5 | 10 | 50 |

表 20：PLL 配置寄存器描述：pma_pll_reg4,偏移地址 0x004

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R/W | PMA_PLL_REG_JTAG_VHYSTSEL | Pll jtag threshod voltage selection，固定值 0 |
| 4 | R/W | PMA_PLL_REG_JTAG_OE | pll jtag oe<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 3:0 | R/W | PMA_PLL_REG_LPF_RES | LPF resistor control，default: 4’b0001 |

表 21：PLL 配置寄存器描述：pma_pll_reg5,偏移地址 0x005

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_PLL_REG_PLL_LOCKDET_MODE | Lockdet 模式选择，<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1: 对应于 Parameter 参数值"TRUE"<br>1'b0: default. |

| | | | |
|---|---|---|---|
| | | | 此模式通过检测输入的两个时钟域计满相同的数（数值由 PMA_PLL_REG_PLL_LOCKDET_REFCT 和 PMA_PLL_REG_PLL_LOCKDET_FBCT 配置）所用时间差的大小判定两个时钟是否 lock。若差值小于 reg 设定的值<br>（PMA_PLL_REG_PLL_LOCKDET_LOCKCT）则认为单次 lock，否则认为单次 unlock，然后重复以上操作。<br>当连续 lock 的次数达到设定值<br>（PMA_PLL_REG_PLL_LOCKDET_ITER），则认为 pll lock；<br>当连续 unlock 的次数达到设定值<br>（PMA_PLL_REG_PLL_UNLOCKDET_ITER），则认为 pll unlock；经检测判定 pll lock 后会根据 PMA_PLL_REG_LOCKDET_REPEAT 配置决定是否持续做 lock detection；经检测判定 pll unlock 后重新做 lock detection。<br>1'b1:<br>此模式系统等待一段时间（参考时钟域计数器计满的时间），然后即认为 pll lock；pll lock 后不会继续监测，直至复位。 |
| 6:4 | R/W | PMA_PLL_REG_PLL_LOCKDET_ITER | 锁定循环次数<br>Number of iterations of consecutive successful one-time lock detection before set pll_lock<br>3’b000: 1 (default)<br>3’b001: 2<br>3’b010: 4<br>3’b011: 8<br>3’b100: 16<br>3’b101: 32<br>3’b110: 64<br>3’b111:127 |
| 3:1 | R/W | PMA_PLL_REG_PLL_LOCKDET_FBCT | 反馈时钟域计数器溢出值<br>The upper limit number of feedback clock’s cycles. If feedback clock counter reach this number, stop counting.<br>3’b000: 2^9<br>3’b001: 2^10<br>3’b010: 2^11<br>3’b011: 2^12(default)<br>3’b100: 2^13<br>3’b101: 2^14<br>3’b110: 2^15<br>3’b111: 2^16-1 |
| 0 | R/W | PMA_PLL_REG_PLL_LOCKDET_EN_OW | Lockdet en overwrite signal，固定值 0.<br>1'b0:对应于 Parameter 参数值"FALSE"(default) |

| | | | |
|---|---|---|---|
| | | | 1'b1:对应于 Parameter 参数值"TRUE" |

表 22：PLL 配置寄存器描述：pma_pll_reg6,偏移地址 0x006

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_PLL_REG_PLL_LOCKDET_RESET_N_OW | pll lockdetector reset overwrite signal，固定值 0.<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 6 | R/W | | reserved |
| 5:3 | R/W | PMA_PLL_REG_PLL_LOCKDET_REFCT | 参考时钟域计数器溢出值<br>The upper limit number of reference clock's cycles. If reference clock counter reach this number, stop counting.<br>3'b000: 2^9<br>3'b001: 2^10<br>3'b010: 2^11<br>3'b011: 2^12(default)<br>3'b100: 2^13<br>3'b101: 2^14<br>3'b110: 2^15<br>3'b111: 2^16-1 |
| 2:0 | R/W | PMA_PLL_REG_PLL_LOCKDET_LOCKCT | 差值计数器溢出值<br>The threshold of the difference counter to decide whether the pll is lock or not one time. The difference counter measures the time difference (with unit: the number of reference clock's cycle) between reference clock counter and feedback clock counter reach their upper limit respectively. If the difference is smaller than this threshold, pll is lock one time.<br>3'b000: 2<br>3'b001: 4<br>3'b010: 8<br>3'b011: 16<br>3'b100: 32 (default)<br>3'b101: 64<br>3'b110: 128<br>3'b111: 256 |

表 23：PLL 配置寄存器描述：pma_pll_reg7,偏移地址 0x007

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_PLL_REG_PLL_UNLOCKED_STICKY_CLEAR | Pll 连续失锁信号的清除信号,高电平有效<br>1'b0:对应于 Parameter 参数值"FALSE",不清零(default)<br>1'b1:对应于 Parameter 参数值"TRUE",清零 |
| 6 | R/W | PMA_PLL_REG_PLL_UNLOCKED_OW | Unlocked overwrite signal，固定值 0.<br>1'b0:对应于 Parameter 参数值""FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5:4 | R/W | PMA_PLL_REG_PLL_UNLOCKDET_ITER | 非锁定循环次数<br>Set number of iterations of lock detection attemps before set pll_unlock. |

| | | | |
|---|---|---|---|
| | | | 2’b00: 64<br>2’b01: 128<br>2’b10: 256 (default)<br>2’b11: 1023 |
| 3 | R | | reserved，固定值 0 |
| 2 | R/W | PMA_PLL_REG_PLL_LOCKED_STICKY_CLEAR | Pll 连续锁定信号的清除信号，高电平有效<br>1'b0:对应于 Parameter 参数值"FALSE",不清零(default)<br>1'b1:对应于 Parameter 参数值"TRUE",清零 |
| 1 | R/W | PMA_PLL_REG_PLL_LOCKED_OW | Locked 信号输出选择，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R | | reserved，固定值 0 |

表 24：PLL 配置寄存器描述：pma_pll_reg8,偏移地址 0x008

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_PLL_REG_RESCAL_EN | 寄存器配置电阻校准使能信号<br>register for resistor calibration enable<br>1'b0:对应于 Parameter 参数值"FALSE":disable (default)<br>1'b1:对应于 Parameter 参数值"TRUE":normal work |
| 6 | R/W | PMA_PLL_REG_REFCLK_TEST_EN | refclk to test port 使能，高电平使能有效<br>1'b0:对应于 Parameter 参数值"FALSE":disable (default)<br>1'b1:对应于 Parameter 参数值"TRUE":enable |
| 5:0 | R/W | PMA_PLL_REG_I_CTRL_MAX | 可变电阻控制码最大值（反馈给可变电阻），最大自动校准值<br>Set the maximal resistor control code allowed.<br>If the average value of resistor control code calculated by digital system is larger than this maximal value, the result of resistor calibration is invalid.<br>Default :6’b111111 |

表 25：PLL 配置寄存器描述：pma_pll_reg9,偏移地址 0x009

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6 | R/W | PMA_PLL_REG_RESCAL_DONE_OW | overwrite signal for resistor calibration done. 固定值 0.<br>1’b0:对应于 Parameter 参数值"FALSE"(default)<br>1’b1:对应于 Parameter 参数值"TRUE". |
| 5:0 | R/W | PMA_PLL_REG_I_CTRL_MIN | 可变电阻控制码最小值（反馈给可变电阻）,最小自动校准值<br>Set the minimal resistor control code allowed.<br>If the average value of resistor control code calculated by digital system is smaller than this maximal value, the result of resistor calibration is invalid.<br>Default : 6’b000000. |

表 26：PLL 配置寄存器描述：pma_pll_reg10,偏移地址 0x00a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|

| | | | |
|---|---|---|---|
| 7 | R/W | PMA_PLL_REG_RESCAL_I_CODE_PMA | Enable input resistor control code to resistor calibration digital system.<br>1’b0:对应于 Parameter 参数值"FALSE"，选择来自内部校准电路模块; (default)<br>1’b1:对应于 Parameter 参数值"TURE"，选择来自外部端口. |
| 6 | R/W | PMA_PLL_REG_RESCAL_I_CODE_OW | overwrite signal of enable input resistor control code. 固定值 0.<br>1’b0:对应于 Parameter 参数值"FALSE"(default)<br>1’b1:对应于 Parameter 参数值"TRUE" |
| 5:0 | R | | reserved，固定值 6’b101110 |

表 27：PLL 配置寄存器描述：pma_pll_reg11,偏移地址 0x00b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6 | R/W | PMA_PLL_REG_RESCAL_INT_R_SMALL_OW | overwrite signal for comparative result between internal resistor and external resistor. 固定值 0.<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5:0 | R | | reserved，固定值 6’b101110 |

表 28：PLL 配置寄存器描述：pma_pll_reg12,偏移地址 0x00c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6 | R/W | PMA_PLL_REFCLK2LANE_PD_R | pll_refclk_lane_r power down control<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5 | R/W | PMA_PLL_REFCLK2LANE_PD_L | pll_refclk_lane_l power down control<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4 | R/W | PMA_PLL_REG_RESCAL_WAIT_SEL | 电阻校准等待时间，即选择每个校准周期的时间长短<br>Set the time interval of tuning resistor control code with one step when system is working in resistor calibration. After this time interval, system will decide whether current resistor control code is valid, or need to change the resistor control code and deside again.<br>1'b0:对应于 Parameter 参数值"FALSE":63 个时钟周期<br>1'b1:对应于 Parameter 参数值"TRUE":31 个时钟周期（default） |
| 3 | R | PMA_PLL_REG_RESCAL_RST_N_VAL | reserved，固定值 0 |
| 2 | R/W | PMA_PLL_REG_RESCAL_RESET_N_OW | Resistor calibration reset_n overwrite signal.固定值 0.<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 1:0 | R/W | PMA_PLL_REG_RESCAL_ITER_VALID_SEL | Select iteration times of valid resistor calibration. Resistor calibration is valid means that the system find the resistor control code which resistor value closely |

| | | | |
|---|---|---|---|
| | | | approximate to external resistor. If iteration times of valid resistor calibration reach this number, the system will calculate the average value of resistor control code, output as the result of resistor calibration.<br>2'b00:64 times (default);<br>2'b01:32 times;<br>2'b10:16 times;<br>2'b11:8 times. |

表 29：PLL 配置寄存器描述：pma_pll_reg13,偏移地址 0x00d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:2 | R/W | PMA_PLL_REG_IBUP_A1[5:0] | Bias current control code, A1 bit[5:0]=6'b111111,<br>PMA_PLL_REG_IBUP_A1[17:0]=18'd262143 (default) |
| 1:0 | R/W | PMA_PLL_REG_BG_TRIM | 选择 vref 输出电压值,默认值 2'b10 |

表 30：PLL 配置寄存器描述：pma_pll_reg14,偏移地址 0x00e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_PLL_REG_IBUP_A1[13:6] | Bias current control code, A1 bit[13:6],默认值 0xFF |

表 31：PLL 配置寄存器描述：pma_pll_reg15,偏移地址 0x00f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R/W | PMA_PLL_REG_IBUP_A2[3:0] | Bias current control code, A2 bit[3:0]=4'b0000,<br>PMA_PLL_REG_IBUP_A2[17:0]=18'd1023 (default) |
| 3:0 | R/W | PMA_PLL_REG_IBUP_A1[17:14] | Bias current control code, A1 bit[17:14]=4'b1111 |

表 32：PLL 配置寄存器描述：pma_pll_reg16,偏移地址 0x010

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_PLL_REG_IBUP_A2[11:4] | Bias current control code, A2 bit[11:4]，默认值 0 |

表 33：PLL 配置寄存器描述：pma_pll_reg17,偏移地址 0x011

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R/W | PMA_PLL_REG_IBUP_PD[1:0] | Bias current power down signal bit[1:0]=2'b00<br>PMA_PLL_REG_IBUP_PD[17:0]=18'd0 (default) |
| 5:0 | R/W | PMA_PLL_REG_IBUP_A2[17:12] | Bias current control code, A2 bit[17:12]=6'b000000 |

表 34：PLL 配置寄存器描述：pma_pll_reg18,偏移地址 0x012

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_PLL_REG_IBUP_PD[9:2] | Bias current power down signal bit[9:2]，默认值 0 |

表 35：PLL 配置寄存器描述：pma_pll_reg19,偏移地址 0x013

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_PLL_REG_IBUP_PD[17:10] | Bias current power down signal bit[17:10]，默认值 0 |

表 36：PLL 配置寄存器描述：pma_pll_reg20,偏移地址 0x014

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R/W | PMA_PLL_REG_V2I_TB_SEL | 偏置电路测试控制位，默认值 0 |
| 3 | R/W | PMA_PLL_REG_V2I_RCALTEST_PD | 寄存器配置电阻偏置电路 pd 信号 |

| | | | |
|---|---|---|---|
| | | | 1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE":power down |
| 2 | R/W | PMA_PLL_REG_NOREFCLK_STICKY_CLEAR | pll_norefclk_sticky_o_x 清零，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE",不清零(default)<br>1'b1:对应于 Parameter 参数值"TRUE",清零 |
| 1 | R/W | PMA_PLL_REG_NOFBCLK_STICKY_CLEAR | pll_nofbclk_sticky_o_x 清零，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE",不清零(default)<br>1'b1:对应于 Parameter 参数值"TRUE",清零 |
| 0 | R/W | PMA_PLL_REG_LOCKDET_REPEAT | Enable repeat lock detection after pll is lock.<br>1'b0:对应于 Parameter 参数值"FALSE", don't repeat lock detection after pll is lock(default).<br>1'b1:对应于 Parameter 参数值"TRUE", repeat lock detection after pll is lock. |

表 37：PLL 配置寄存器描述：pma_pll_reg21,偏移地址 0x015

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R/W | PMA_PLL_REG_RES_CAL_TEST | 电阻校准控制位(内部连接)，<br>Register of the internal resistor control code from resistor calibration，默认值 0 |

表 38：PLL 配置寄存器描述：pma_pll_reg22,偏移地址 0x016

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | Reserved，固定值 0 |
| 6 | R/W | PMA_PLL_REG_TEST_SIG_HALF_EN | test signal voltage half enable，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5 | R/W | PMA_PLL_REG_TEST_V_EN | test signal voltage enable 固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4:0 | R/W | PMA_PLL_REG_TEST_SEL | test signal selection，默认值 0 |

表 39：PLL 配置寄存器描述：pma_pll_reg23,偏移地址 0x017

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_PLL_REG_CML_REFCLK_PD | Power down of reference clock<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE":Power down |
| 4 | R/W | PMA_PLL_REG_REFCLK_PAD_SEL | select refclk from PAD or internal circuit，<br>跟 IP 配置相关<br>1'b0:对应于 Parameter 参数值"FALSE":from pad reference clock<br>1'b1:对应于 Parameter 参数值"TRUE":reference clock from fabric |
| 3 | R/W | PMA_PLL_REG_CML_CLK_OUT_EN | enable output cml reference clock to neighbor PLL<br>1'b0: disable (default)<br>1'b1: enable |

| | | | |
|---|---|---|---|
| 2 | R/W | PMA_PLL_REG_REFCLK_TERM_IMP_CTRL | refclk termination impedance selection register<br>1'b0:对应于 Parameter 参数值"FALSE",输入为高阻态<br>1'b1:对应于 Parameter 参数值"TRUE",输入端接 100 欧姆差分阻抗(default) |
| 1:0 | R/W | PMA_PLL_REG_REFCLK_SEL | Reference clock selection:<br>2'b00: reference clock form itself cml pad input (default)<br>2'b01: reference clock form neighbour cml pad input<br>2'b10: not used, Reserved<br>2'b11: not used, Reserved |

表 40：PLL 配置寄存器描述：pma_pll_reg24,偏移地址 0x018

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| PLL0 pma_pll_reg24 | | | |
| 7:6 | R/W | PMA_RES_CAL_DIV | Control the clock divide ratio in res calibration. After this divider, clock output to digital part for calibrate res.<br>2'b00: div ratio=1 (default);<br>2'b01: div ratio=2;<br>2'b10: div ratio=4;<br>2'b11: div ratio=8. |
| 5 | R/W | PMA_RES_CAL_CLK_SEL | Select the input clock for res calibration<br>1'b0:对应于 Parameter 参数值"FALSE",choose the reference clock from PLL0 (default).<br>1'b1:对应于 Parameter 参数值"TRUE"：choose the reference clock from PLL1. |
| 4:3 | R/W | PLL0_TXPCLK_PLL_SEL | choose the clock to synchronize the signal pma_rate_change_on_i_x: 跟 IP 配置相关<br>2'b00: choose txpclk of Lane0;<br>2'b01: choose txpclk of Lane1;<br>2'b10: choose txpclk of Lane2;<br>2'b11: choose txpclk of Lane3. |
| 2:0 | R/W | LANEx_REG_SYNC_OW | lane synchronize overwrite signal<br>bit[2]~bit[0]分别对应 LANE2~0，每 bit 固定值 0 |
| | | | |
| PLL1 pma_pll_reg24 | | | |
| 7:6 | R/W | PMA_RES_CAL_DIV | Control the clock divide ratio in res calibration. After this divider, clock output to digital part for calibrate res.<br>2'b00: div ratio=1 (default);<br>2'b01: div ratio=2;<br>2'b10: div ratio=4;<br>2'b11: div ratio=8. |
| 5 | R/W | PMA_RES_CAL_CLK_SEL | Select the input clock for res calibration<br>1'b0:对应于 Parameter 参数值"FALSE",choose the reference clock from PLL0 (default).<br>1'b1:对应于 Parameter 参数值"TRUE"：choose the reference clock from PLL1. |
| 4:0 | R | | reserved，固定值 0 |

表 41：PLL 配置寄存器描述：pma_pll_reg25,偏移地址 0x019

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| PLL0 pma_pll_reg25 | | | |
| 7:5 | R/W | LANEx_PLL_REF_SEL | LANEx_PLL_REF_SEL[2:0]，默认值 0<br>pll refclk selection for channel x,for LANE2~0:<br>bit[2]~bit[0]分别对应 LANE2~0，每 bit 值定义：<br>1’b0: choose reference clock of PLL0 to channel;<br>1’b1: choose reference clock of PLL1 to channel. |
| 4:1 | R | | reserved，固定值 0 |
| 0 | R/W | LANEx_REG_SYNC_OW | lane synchronize overwrite signal<br>对应 LANE3，固定值 0 |
| | | | |
| PLL1 pma_pll_reg25 | | | |
| 7:0 | R | | reserved，固定值 0 |

表 42：PLL 配置寄存器描述：pma_pll_reg26,偏移地址 0x01a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| PLL0 pma_pll_reg26 | | | |
| 7:5 | R | | reserved，固定值 0 |
| 4:1 | R/W | LANEx_PLL_LOCK_OW_EN | pll lock register overwrite signal，for LANE3~0; 固定值 4’b0. |
| 0 | R/W | LANEx_PLL_REF_SEL | LANEx_PLL_REF_SEL[3]，默认值 0<br>pll refclk selection for channel x,for LANE3:<br>1’b0: choose reference clock of PLL0 to channel;<br>1’b1: choose reference clock of PLL1 to channel. |
| | | | |
| PLL1 pma_pll_reg26 | | | |
| 7:0 | R | | reserved，固定值 0 |

表 43：PLL 配置寄存器描述：pma_pll_reg27,偏移地址 0x01b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| PLL0 pma_pll_reg27 | | | |
| 7:6 | R/W | PLL_TX_SYNCK_SEL | clock selection for lane synchronization.<br>2’b01 (default) |
| 5 | R/W | PD_CLK_GB | Power down all clock from PLL.<br>1’b0: power on all clock output from PLL (default);<br>1’b1: Power down all clock output from PLL. |
| 4:1 | R/W | LANEx_PLL_LOCK_SEL | pll lock signal selection for channel x，for LANE3~0:<br>bit[3]~bit[0]分别对应 LANE3~0，每 bit 值定义：<br>1’b0: choose lock signal of PLL0 to channel<x>;<br>1’b1: choose lock signal of PLL1 to channel<x>.<br>默认值 0 |
| 0 | R | | reserved，固定值 0 |
| | | | |
| PLL1 pma_pll_reg27 | | | |
| 7:0 | R | | reserved，固定值 0 |

表 44：PLL 配置寄存器描述：pma_pll_reg28,偏移地址 0x01c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| PLL0 pma_pll_reg28 | | | |
| 7:5 | R/W | LANE3_MUX_BIAS | bias current selection of cml buffer to LANE3<br>3’b010(dafault) |
| 4 | R/W | LANE3_PD_CLK | power down clock to LANE3<br>1’b0: power on clock to LANE3 (default);<br>1’b1: power down clock to LANE3 |
| 3:2 | R/W | LANE3_CLK_RX_SEL | clock selection to rx of LANE3<br>2’b00: no clk to be selected; (default)<br>2’b01: select clk of PLL0;<br>2’b10: select clk of PLL1;<br>2’b11: no clk to be selected. |
| 1:0 | R/W | LANE3_CLK_TX_SEL | clock selection to tx of LANE3<br>2’b00: no clk to be selected; (default)<br>2’b01: select clk of PLL0;<br>2’b10: select clk of PLL1;<br>2’b11: no clk to be selected. |
| | | | |
| PLL1 pma_pll_reg28 | | | |
| 7:0 | R | | reserved，固定值 0 |

表 45：PLL 配置寄存器描述：pma_pll_reg29,偏移地址 0x01d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| PLL0 pma_pll_reg29 | | | |
| 7:5 | R/W | LANE2_MUX_BIAS | bias current selection of cml buffer to LANE2<br>3’b010(dafault) |
| 4 | R/W | LANE2_PD_CLK | power down clock to LANE2<br>1’b0: power on clock to LANE2 (default);<br>1’b1: power down clock to LANE2 |
| 3:2 | R/W | LANE2_CLK_RX_SEL | clock selection to rx of LANE2<br>2’b00: no clk to be selected; (default)<br>2’b01: select clk of PLL0;<br>2’b10: select clk of PLL1;<br>2’b11: no clk to be selected. |
| 1:0 | R/W | LANE2_CLK_TX_SEL | clock selection to tx of LANE2<br>2’b00: no clk to be selected; (default)<br>2’b01: select clk of PLL0;<br>2’b10: select clk of PLL1;<br>2’b11: no clk to be selected. |
| | | | |
| PLL1 pma_pll_reg29 | | | |
| 7:6 | R/W | LANEx_PMA_RATE_CHANGE_ON_SEL | pma_rate_change_on selection for channel x，for LANE1~0:<br>1’b0: choose PLL0 P_RATE_CHANGE_TXPCLK_ON signal to channel<x>;(default)<br>1’b1: choose PLL1 P_RATE_CHANGE_TXPCLK_ON signal to channel<x>. |

| | | | |
|---|---|---|---|
| 5:4 | R/W | PLL1_TXPCLK_PLL_SEL | choose the clock to synchronize the signal pma_rate_change_on_i_1:<br>2'b00: choose txpclk of Lane0; (default)<br>2'b01: choose txpclk of Lane1;<br>2'b10: choose txpclk of Lane2;<br>2'b11: choose txpclk of Lane3. |
| 3:0 | R | | reserved，固定值 0 |

表 46：PLL 配置寄存器描述：pma_pll_reg30,偏移地址 0x01e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| PLL0 pma_pll_reg30 | | | |
| 7:5 | R/W | LANE1_MUX_BIAS | bias current selection of cml buffer to LANE1<br>3'b010(dafault) |
| 4 | R/W | LANE1_PD_CLK | power down clock to LANE1<br>1'b0: power on clock to LANE1; (default)<br>1'b1: power down clock to LANE1 |
| 3:2 | R/W | LANE1_CLK_RX_SEL | clock selection to rx of LANE1，<br>2'b00: no clk to be selected;<br>2'b01: select clk of PLL0; (default)<br>2'b10: select clk of PLL1;<br>2'b11: no clk to be selected. |
| 1:0 | R/W | LANE1_CLK_TX_SEL | clock selection to tx of LANE1，<br>2'b00: no clk to be selected;<br>2'b01: select clk of PLL0; (default)<br>2'b10: select clk of PLL1;<br>2'b11: no clk to be selected |
| | | | |
| PLL1 pma_pll_reg30 | | | |
| 7:4 | R/W | LANEx_SYNC_SEL | Synchronize signal selection for channel x，for LANE3~0:<br>1'b0: choose PLL0 P_LANE_SYNC to channel<x>;<br>1'b1: choose PLL1 P_LANE_SYNC to channel<x>. |
| 3:2 | R/W | TX_SYNCK_PD | Power down the clock output from PLLx to synchronize P_LANE_SYNC:<br>1'b0: power on (default);<br>1'b1:power down. |
| 1:0 | R/W | LANEx_PMA_RATE_CHANGE_ON_SEL | pma_rate_change_on selection for channel x，for LANE3~2:<br>1'b0: choose PLL0 P_RATE_CHANGE_TXPCLK_ON signal to channel<x>;<br>1'b1: choose PLL1 P_RATE_CHANGE_TXPCLK_ON signal to channel<x>. |

表 47：PLL 配置寄存器描述：pma_pll_reg31,偏移地址 0x01f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| PLL0 pma_pll_reg31 | | | |
| 7:5 | R/W | LANE0_MUX_BIAS | bias current selection of cml buffer to LANE0<br>3'b010(dafault) |

| | | | |
|---|---|---|---|
| 4 | R/W | LANE0_PD_CLK | power down clock to LANE0<br>1’b0: power on clock to LANE0 (default);<br>1’b1: power down clock to LANE0 |
| 3:2 | R/W | LANE0_CLK_RX_SEL | clock selection to rx of LANE0<br>2’b00: no clk to be selected;<br>2’b01: select clk of PLL0; (default)<br>2’b10: select clk of PLL1;<br>2’b11: no clk to be selected. |
| 1:0 | R/W | LANE0_CLK_TX_SEL | clock selection to tx of LANE0<br>2’b00: no clk to be selected;<br>2’b01: select clk of PLL0; (default)<br>2’b10: select clk of PLL1;<br>2’b11: no clk to be selected. |
| | | | |
| PLL1 pma_pll_reg31 | | | |
| 7:4 | R/W | LANEx_PLL_PD_SEL | pll_pd selection for channel x，for LANE3~0:<br>1’b0: choose pll_pd of PLL0 to channel<x>;<br>1’b1: choose pll_pd of PLL1 to channel<x>. |
| 3:0 | R/W | LANEx_PLL_RST_SEL | pll_rst selection for channel x，for LANE3~0:<br>1’b0: choose pll_rst of PLL0 to channel<x>;<br>1’b1: choose pll_rst of PLL1 to channel<x>. |

表 48：PLL 配置寄存器描述：pma_pll_reg32,偏移地址 0x020

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | reserved，固定值 0 |
| 2 | R/W | PARM_PLL_RSTN | cfg_pll_rstn，低电平复位<br>1'b0:对应于 Parameter 参数值"FALSE",pll reset<br>1'b1:对应于 Parameter 参数值"TRUE",pll work(default) |
| 1 | R/W | PARM_PLL_POWERUP | 控制 PMA_PLL 的 powerup<br>1'b0:对应于 Parameter 参数值"OFF",power off<br>1'b1:对应于 Parameter 参数值"ON", power on (default) |
| 0 | R/W | PARM_CFG_HSSTLP_RSTN | cfg_hsst_rstn<br>1'b0:对应于 Parameter 参数值"FALSE",reset<br>1'b1:对应于 Parameter 参数值"TRUE",work(default) |

表 49：PLL 配置寄存器描述：pma_pll_reg33,偏移地址 0x021

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | reserved |
| 2 | R | | pll reference clock lost,1:LOST |
| 1 | R | | pll fb clock lost,1:LOST |
| 0 | R | | pll locked,1:LOCK |

表 50：PLL 配置寄存器描述：pma_pll_reg34,偏移地址 0x022

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | PMA_PLL_STATUS[7],固定值 0 |
| 6:1 | R | | PMA_PLL_STATUS[6:1],pma_rescal_i_code_o |
| 0 | R | | PMA_PLL_STATUS[0], rescal_done,1:DONE; |

表 51：PLL 配置寄存器描述：pma_pll_reg35,偏移地址 0x023

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | PMA_PLL_STATUS[15], pll_locked_sticky,1: LOCK<br>当 pma_pll_reg7 的 bit[2]=0 时，此比特的值有效。<br>和端口信号 P_PLL_READY 定义一致。<br>PLL 正常工作状态下，此寄存器值应为 1。 |
| 6 | R | | PMA_PLL_STATUS[14], pll_unlocked,1:UN-LOCK<br>对应 PMA_PLL_STATUS[13]取反<br>PLL 正常工作状态下，此寄存器值应为 0。 |
| 5 | R | | PMA_PLL_STATUS[13], pll_locked,1:LOCK<br>和端口信号 P_PLL_READY 定义一致。<br>PLL 正常工作状态下，此寄存器值应为 1。 |
| 4 | R | | PMA_PLL_STATUS[12],pll_norefclk_sticky_o, 0:正常<br>PLL 正常工作状态下，此寄存器值应为 0。 |
| 3 | R | | PMA_PLL_STATUS[11], pll_nofbclk_sticky_o, 0:正常<br>PLL 正常工作状态下，此寄存器值应为 0。 |
| 2 | R | | PMA_PLL_STATUS[10],reserved, 固定值 0 |
| 1:0 | R | | PMA_PLL_STATUS[9:8],固定值 0 |

表 52：PLL 配置寄存器描述：pma_pll_reg36,偏移地址 0x024

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:2 | R | | PMA_PLL_STATUS[23:18],固定值 0 |
| 1 | R | | PMA_PLL_STATUS[17], rescal_en_o,1:enable |
| 0 | R | | PMA_PLL_STATUS[16], pll_unlocked_sticky,1: UN-LOCK |

表 53：PLL 配置寄存器描述：pma_pll_reg37,偏移地址 0x025

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | PMA_PLL_STATUS[31:24],reserved |

## (二)PCS 通道配置寄存器说明

表 54：PCS 通道配置寄存器描述：偏移地址 0x000

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PCS_BYPASS_BRIDGE_FIFO | Bypass 模块 Rx Bridge unit/Rx Bridge FIFO 控制，<br>[7:6]=2'b00:Rx Bridge unit 有效(default);<br>[7:6]=2'b01:bypass Rx Bridge unit;<br>[7:6]=2'b1x: bypass Rx Bridge FIFO。<br>[7]或[6]=1'b0：对应于 Parameter 参数值"FALSE"<br>[7]或[6]=1'b1：对应于 Parameter 参数值"TRUE" |
| 6 | R/W | PCS_BYPASS_BRIDGE | |
| 5 | R/W | PCS_BYPASS_GEAR | 高有效 Bypass 模块 Rx Gear，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 4 | R/W | PCS_BYPASS_CTC | 高有效 Bypass 模块 CTC，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 3 | R/W | PCS_BYPASS_BONDING | 高有效 Bypass 模块 Channel Bonding，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE" |

| | | | |
|---|---|---|---|
| | | | 1'b1: 对应于 Parameter 参数值"TRUE" |
| 2 | R/W | PCS_BYPASS_DENC | 高有效 Bypass 模块 8b10b Decoder，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 1 | R/W | PCS_BYPASS_WORD_ALIGN | 高有效 Bypass 模块 Word Alignment，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 0 | R | | Reserved |

表 55：PCS 通道配置寄存器描述：偏移地址 0x001

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | Reserved,固定值 0 |
| 6 | R/W | PCS_FARLP_PWR_REDUCTION | 高有效关闭 PCS 远端环回 FIFO 功能，降低功耗<br>1'b0: 对应于 Parameter 参数值"FALSE"，做 PCS 远端环回测试时，打开 PCS 远端环回 FIFO 功能。(default)<br>1'b1: 对应于 Parameter 参数值"TRUE"，不做 PCS 远端环回测试时，可以关闭 PCS 远端环回 FIFO 功能，降低功耗。 |
| 5 | R/W | PCS_SAMP_16B | PCS Receiver 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"X20"；用于除 8/16/32 bits only 之外的位宽模式；<br>1'b1: 对应于 Parameter 参数值"X16"；用于 8/16/32 bits only 位宽模式； |
| 4:3 | R/W | PCS_ALIGN_MODE | Word Alignment Link State Machine 选择，跟 IP 配置相关<br>2'b00: 对应于 Parameter 参数值" 1GB"；选择基于 Gig Ethernet 的 Link State Machine<br>2'b01:对应于 Parameter 参数值" 10GB"；选择基于 10G Ethernet 的 Link State Machine<br>2'b10: 对应于 Parameter 参数值" RAPIDIO"；选择基于 RapidIO 的 Link State Machine<br>2'b11: 对应于 Parameter 参数值" OUTSIDE"；选择外部状态机控制 |
| 2:1 | R/W | PCS_RX_POLARITY_INV | Rx Sample Reg 模块极性反转和 bit order 反转；<br>2'b00：对应于 Parameter 参数值" DELAY"；无反转(default)<br>2'b01 ： 对 应 于 Parameter 参 数 值 " BIT_POLARITY_INVERION"；使能极性反转<br>2'b10：对应于 Parameter 参数值" BIT_REVERSAL"；使能 bit order 反转<br>2'b11: 对应于 Parameter 参数值"BOTH"；同时使能极性反转和 bit order 反转 |
| 0 | R/W | PCS_DATA_MODE | PCS Receiver 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"X8"，"X10"；用于 8bit only , 10bit only 或 8b10b 8bit 位宽模式；<br>1'b1: 对应于 Parameter 参数值"X16"，"X20"；用于除 8bit only , 10bit only 或 8b10b 8bit 之外的位宽模式； |

表 56：PCS 通道配置寄存器描述：偏移地址 0x002

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PCS_COMMA_REG0[7:0] | Word Alignment Comma 字节定义 0，低 8bits<br>跟 IP 配置相关 |

表 57：PCS 通道配置寄存器描述：偏移地址 0x003

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:2 | R/W | PCS_COMMA_MASK[5:0] | Word Alignment Comma Mask bit 定义，低 6bits<br>跟 IP 配置相关 |
| 1:0 | R/W | PCS_CHx_COMMA_REG0[9:8] | Word Alignment Comma 字节定义 0，高 2bits<br>跟 IP 配置相关 |

表 58：PCS 通道配置寄存器描述：偏移地址 0x004

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R/W | PCS_CTC_MODE | CTC 模式选择，跟 IP 配置相关<br>2’b00: 对应于 Parameter 参数值"1SKIP"；插入/删除的 SKIP 字符为 1 个 Byte<br>2’b01:对应于 Parameter 参数值" 2SKIP"；插入/删除的 SKIP 字符为 2 个 Byte<br>2’b10: 对应于 Parameter 参数值"PCIE_2BYTE"；PCIe 的 2byte 模式，只增加或者删除后面的 skip<br>2’b11: 对应于 Parameter 参数值"4SKIP"；PCIe 的 4byte 模式，SKIP 字节为 4 个 Byte，但只插入/删除 SKIP 字符中的最后一个 Byte |
| 5:4 | R/W | PCS_CEB_MODE | Channel Bonding State Machine 选择，跟 IP 配置相关<br>2’b00: 对应于 Parameter 参数值"10GB"；选择基于 XAUI 的 Channel Bonding State Machine<br>2’b01:对应于 Parameter 参数值"RAPIDIO"；选择基于 RapidIO 的 Channel Bonding State Machine<br>2’b10: 对应于 Parameter 参数值"OUTSIDE"；选择外部状态机控制<br>2’b11: Reserved |
| 3:0 | R/W | PCS_COMMA_MASK[9:6] | Word Alignment Comma Mask bit 定义，高 4 bits<br>跟 IP 配置相关 |

表 59：PCS 通道配置寄存器描述：偏移地址 0x005

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PCS_A_REG | Channel Bonding 使用的 Align Pattern 定义，跟 IP 配置相关 |

表 60：PCS 通道配置寄存器描述：偏移地址 0x006

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:2 | R/W | PCS_SKIP_REG0[5:0] | CTC 使用的 SKIP 字符 Byte 0，低 6bits，跟 IP 配置相关 |
| 1 | R/W | PCS_GE_AUTO_EN | 高有效使能基于 1 Gig Ethernet 的/C/到/I2/的自动替换，<br>跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；不使能<br>1'b1: 对应于 Parameter 参数值"TRUE"；使能 |
| 0 | R | | Reserved，固定值 0 |

表 61：PCS 通道配置寄存器描述：偏移地址 0x007

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R/W | PCS_SKIP_REG1[3:0] | CTC 使用的 SKIP 字符 Byte 1，低 4bits，跟 IP 配置相关 |
| 3 | R | | Reserved，固定值 0 |
| 2:0 | R/W | PCS_SKIP_REG0[8:6] | CTC 使用的 SKIP 字符 Byte 0，高 3bits，跟 IP 配置相关 |

表 62：PCS 通道配置寄存器描述：偏移地址 0x008

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R/W | PCS_SKIP_REG2[1:0] | CTC 使用的 SKIP 字符 Byte 2，低 2bits，跟 IP 配置相关 |
| 5 | R | | Reserved，固定值 0 |
| 4:0 | R/W | PCS_SKIP_REG1[8:4] | CTC 使用的 SKIP 字符 Byte 1，高 5bits，跟 IP 配置相关 |

表 63：PCS 通道配置寄存器描述：偏移地址 0x009

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | Reserved，固定值 0 |
| 6:0 | R/W | PCS_SKIP_REG2[8:2] | CTC 使用的 SKIP 字符 Byte 2，高 7bits，跟 IP 配置相关 |

表 64：PCS 通道配置寄存器描述：偏移地址 0x00a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PCS_SKIP_REG3[7:0] | CTC 使用的 SKIP 字符 Byte 3，低 8bits，跟 IP 配置相关 |

表 65：PCS 通道配置寄存器描述：偏移地址 0x00b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | Reserved，固定值 0 |
| 6 | R/W | PCS_ERRDETECT_SILENCE | 1'b0: 对应于 Parameter 参数值"FALSE"，<br>1'b1: 对应于 Parameter 参数值"TRUE" (default) |
| 5 | R/W | PCS_COMMA_DET_MODE | Word Alignment 模块中 Alignment 模式选择，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值" COMMA_PATTERN "；选择 Comma Alignment 模式<br>1'b1: 对应于 Parameter 参数值"RX_CLK_SLIP"；选择 Rx CLK Slip 模式 |
| 4 | R/W | PCS_FIFOFLAG_CTC | 1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 3 | R/W | PCS_SPLIT | PCS Receiver 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于除 8bit only，10bit only 或 8b10b 8bit 之外的位宽模式；<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 8bit only , 10bit only 或 8b10b 8bit 位宽模式； |
| 2 | R/W | PCS_DEC_DUAL | PCS Receiver 模块数据位宽选择之一，跟 IP 配置相关<br>1'b1: 对应于 Parameter 参数值"TRUE"；<br>1'b0: 对应于 Parameter 参数值"FALSE" |
| 1 | R | | Reserved，固定值 0 |
| 0 | R/W | PCS_SKIP_REG3[8] | CTC 使用的 SKIP 字符 Byte 3，高 1bits，跟 IP 配置相关 |

表 66：PCS 通道配置寄存器描述：偏移地址 0x00c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PCS_RCLK_POLINV | RCLK 时钟源选择 |

| | | | |
|---|---|---|---|
| | | | 1’b0:对应于 Parameter 参数值" RCLK"(default)；<br>1’b1:对应于 Parameter 参数值" REVERSE_OF_RCLK"； |
| 6:5 | R/W | PCS_AFTER_CTC_RCLK_SEL | AFTER_CTC_RCLK 时钟源选择，跟 IP 配置相关<br>2’b00:对应于 Parameter 参数值"PMA_RCLK"；<br>2’b01:对应于 Parameter 参数值"PMA_TCLK"；<br>2’b10:对应于 Parameter 参数值"MCB_RCLK"；<br>2’b11:对应于 Parameter 参数值"RCLK2" |
| 4:3 | R/W | PCS_CB_RCLK_SEL | CB_RCLK 时钟源选择，跟 IP 配置相关<br>2’b00:对应于 Parameter 参数值"PMA_RCLK"；<br>2’b01:对应于 Parameter 参数值"PMA_TCLK"；<br>2’b10:对应于 Parameter 参数值"MCB_RCLK"；<br>2’b11: Reserved |
| 2:1 | R/W | PCS_PCS_RCLK_SEL | PCS_RCLK 时钟源选择，跟 IP 配置相关<br>2’b00:对应于 Parameter 参数值"PMA_RCLK"；<br>2’b01:对应于 Parameter 参数值"PMA_TCLK"；<br>2’b10:对应于 Parameter 参数值"RCLK"；<br>2’b11:reserved； |
| 0 | R/W | PCS_PMA_RCLK_POLINV | 1'b0:对应于 Parameter 参数值"PMA_RCLK"(default)；<br>1'b1: reserved |

表 67：PCS 通道配置寄存器描述：偏移地址 0x00d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | Reserved |
| 5 | R/W | PCS_AFTER_CTC_RCLK_EN_GB | PCS Receiver 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于除 32bit only，40bit only 或 8b10b 32bit 之外的的位宽模式；<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 32bit only，40bit only 或 8b10b 32bit 的位宽模式； |
| 4 | R/W | PCS_AFTER_CTC_RCLK_EN | PCS Receiver 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于除 8bit only，10bit only 或 8b10b 8bit 之外的的位宽模式；<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 8bit only，10bit only 或 8b10b 8bit 的位宽模式； |
| 3 | R/W | PCS_CB_RCLK_EN | PCS Receiver 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于除 8bit only，10bit only 或 8b10b 8bit 之外的的位宽模式；<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 8bit only，10bit only 或 8b10b 8bit 的位宽模式； |
| 2 | R/W | PCS_PCS_RCLK_EN | PCS Receiver 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于除 8bit only，10bit only 或 8b10b 8bit 之外的的位宽模式；<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 8bit only，10bit only 或 8b10b 8bit 的位宽模式； |
| 1:0 | R/W | PCS_BRIDGE_RCLK_SEL | CB_RCLK 时钟源选择<br>2’b00: 对应于 Parameter 参数值"PMA_RCLK"(default)；<br>2’b01: 对应于 Parameter 参数值"PMA_TCLK"；<br>2’b10: 对应于 Parameter 参数值"MCB_RCLK"；<br>2’b11: 对应于 Parameter 参数值"RCLK"； |

表 68：PCS 通道配置寄存器描述：偏移地址 0x00e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | Reserved，固定值 0 |
| 5 | R/W | PCS_RX_BRIDGE_CLK_POLINV | 1'b0: 对应于 Parameter 参数值"RX_BRIDGE_CLK"(default)；<br>1'b1: Reserved |
| 4:3 | R/W | PCS_RX_64B66B_67B | 64B66B_67B 选择，跟 IP 配置相关<br>2'b00: 对应于 Parameter 参数值"NORMAL"；<br>2'b01: 对应于 Parameter 参数值"64B_66B"；<br>2'b11: 对应于 Parameter 参数值"64B_67B"； |
| 2 | R/W | PCS_PCIE_SLAVE | 基于 PCI Express 的 channel bonding 设置，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"MASTER"；<br>1'b1: 对应于 Parameter 参数值"SLAVE"； |
| 1 | R/W | PCS_SLAVE | 除 PCI Express 之外的 channel bonding 设置，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值 0，表示 MASTER；<br>1'b1: 对应于 Parameter 参数值 1，表示 SLAVE"； |
| 0 | R/W | PCS_PCS_RX_RSTN | 针对 PCS Receiver 的复位寄存器，即 cfg_pcs_rx_rstn，低有效<br>1'b0: 对应于 Parameter 参数值"FALSE "；<br>1'b1: 对应于 Parameter 参数值"TRUE "(default)； |

表 69：PCS 通道配置寄存器描述：偏移地址 0x00f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:1 | R | | Reserved，固定值 0 |
| 0 | R/W | PCS_PCS_CB_RSTN | PCS CB 复位寄存器，即 cfg_pcs_cb_rstn,低有效<br>1'b0:对应于 Parameter 参数值" FALSE"；<br>1'b1:对应于 Parameter 参数值" TRUE"(default)； |

表 70：PCS 通道配置寄存器描述：偏移地址 0x010

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | Reserved，固定值 0 |
| 5 | R/W | PCS_TX_BYPASS_BIT_SLIP | Tx Bit Slip 模块 Bypass 使能，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE"<br>1'b1: 对应于 Parameter 参数值"TRUE"(default) |
| 4 | R/W | PCS_TX_BYPASS_ENC | 8b10b Encoder 模块 Bypass 使能，高有效，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 3 | R/W | PCS_TX_BYPASS_GEAR | PCS Transmitter 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"，用于 32bit only，40bit only 或 8b10b 32bit 位宽模式；<br>1'b1: 对应于 Parameter 参数值"TRUE"，用于除 32bit only，40bit only 或 8b10b 32bit 之外的位宽模式； |
| 2 | R/W | PCS_TX_BYPASS_BRIDGE_FIFO | Bypass 模块 Tx Bridge unit/Tx Bridge FIFO 控制，<br>[2:1]=2'b00:Tx Bridge unit 有效(default);<br>[2:1]=2'b01:bypass Tx Bridge unit;<br>[2:1]=2'b10: bypass Tx Bridge FIFO。<br>[2]或[1]=1'b0: 对应于 Parameter 参数值"FALSE"<br>[2]或[1]=1'b1: 对应于 Parameter 参数值"TRUE" |
| 1 | R/W | PCS_TX_BYPASS_BRIDGE_UINT | |

| | | | |
|---|---|---|---|
| 0 | R/W | PCS_TX_BRIDGE_GEAR_SEL | 配置选择 tx 方向 bridge unit 模块和 gear 模块的顺序,<br>跟 IP 配置相关<br>1’b0:对应于 Parameter 参数值"FALSE",bridge unit 在先；<br>1’b1:对应于 Parameter 参数值"TRUE",gear 模块在先； |

表 71：PCS 通道配置寄存器描述：偏移地址 0x011

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R/W | PCS_TX_BIT_SLIP_CYCLES | 确定 Tx Bit Slip 模块中 Slip 的 bit 数，默认值 0 |
| 2:1 | R/W | PCS_TX_DRIVE_REG_MODE | Tx Drive Reg 模块极性反转和 bit order 反转；<br>2'b00：对应于 Parameter 参数值"NO_CHANGE"；无反转(default)<br>2'b01：对应于 Parameter 参数值" EN_POLARIY_REV"；使能极性反转<br>2'b10：对应于 Parameter 参数值"EN_BIT_REV"；使能 bit order 反转<br>2'b11: 对应于 Parameter 参数值"EN_BOTH"；同时使能极性反转和 bit order 反转 |
| 0 | R/W | PCS_TX_GEAR_SPLIT | PCS Transmitter 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于其它模式<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 32bit only，40bit only 或 8b10b 32bit 的位宽模式下 |

表 72：PCS 通道配置寄存器描述：偏移地址 0x012

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | Reserved，固定值 0 |
| 2 | R/W | PCS_INT_TX_MASK_2 | 高有效 Mask 发送通道中断状态寄存器（偏移地址 0x27）bit 2<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 1 | R/W | PCS_INT_TX_MASK_1 | 高有效 Mask 发送通道中断状态寄存器（偏移地址 0x27）bit 1<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 0 | R/W | PCS_INT_TX_MASK_0 | 高有效 Mask 发送通道中断状态寄存器（偏移地址 0x27）bit 0<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |

表 73：PCS 通道配置寄存器描述：偏移地址 0x013

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | Reserved，固定值 0 |
| 2 | R/W | PCS_INT_TX_CLR_2 | 高有效清除发送通道中断状态寄存器（偏移地址 0x27）bit 2<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 1 | R/W | PCS_INT_TX_CLR_1 | 高有效清除发送通道中断状态寄存器（偏移地址 0x27）bit 1<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 0 | R/W | PCS_INT_TX_CLR_0 | 高有效清除发送通道中断状态寄存器（偏移地址 0x27）bit 0<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |

表 74：PCS 通道配置寄存器描述：偏移地址 0x014

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PCS_TX_GEAR_CLK_EN_SEL | PCS Transmitter 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于其它模式<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 32bit only，40bit only 或 8b10b 32bit 的位宽模式下，并且 Bypass Tx Bridge FIFO 的模式； |
| 6 | R/W | PCS_TX_SLAVE | 发送侧的 channel bonding 设置，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"MASTER"；<br>1'b1: 对应于 Parameter 参数值"SLAVE"； |
| 5 | R/W | PCS_TX_PCS_TX_RSTN | 针对 PCS Transmitter 的复位寄存器，即 cfg_pcs_tx_rstn，低有效<br>1'b0: 对应于 Parameter 参数值"FALSE "；<br>1'b1: 对应于 Parameter 参数值"TRUE "(default)； |
| 4 | R/W | PCS_PCS_TCLK_SEL | PCS_TCLK 选择，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"PMA_TCLK "；<br>1'b1: 对应于 Parameter 参数值"TCLK"； |
| 3 | R/W | PCS_TX_TCLK_POLINV | 1'b0: 对应于 Parameter 参数值"TCLK"(default)；<br>1'b1: Reserved |
| 2 | R/W | PCS_TX_BRIDGE_TCLK_SEL | TCLK 时钟源选择，跟 IP 配置相关<br>1'b0:对应于 Parameter 参数值"PCS_TCLK"；<br>1'b1:对应于 Parameter 参数值"TCLK"； |
| 1 | R/W | PCS_TX_PCS_CLK_EN_SEL | PCS Transmitter 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于其它模式<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 32bit only，40bit only 或 8b10b 32bit 的位宽模式下； |
| 0 | R/W | PCS_TX_PMA_TCLK_POLINV | 1'b0: 对应于 Parameter 参数值"PMA_TCLK"(default)；<br>1'b1: Reserved |

表 75：PCS 通道配置寄存器描述：偏移地址 0x015

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | Reserved，固定值 0 |
| 4 | R/W | PCS_GEAR_TCLK_SEL | GEAR_TCLK 选择，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"PMA_TCLK "；<br>1'b1: 对应于 Parameter 参数值"TCLK2"； |
| 3:2 | R/W | PCS_TX_64B66B_67B | TX 64B66B_67B 选择，跟 IP 配置相关<br>2’b00: 对应于 Parameter 参数值"NORMAL"；<br>2’b01: 对应于 Parameter 参数值"64B_66B"；<br>2’b11: 对应于 Parameter 参数值"64B_67B"； |
| 1:0 | R/W | PCS_DATA_WIDTH_MODE | PCS Transmitter 模块数据位宽选择之一，跟 IP 配置相关<br>2'b00: 对应于 Parameter 参数值"X20"；用于 20bit only，8b10b 16bit，8b10b 32bit 和 40bit only 模式<br>2'b01: 对应于 Parameter 参数值"X16"；用于 16bit only 和 32bit only 模式<br>2'b10: 对应于 Parameter 参数值"X10"；用于 10bit only 和 8b10b 8bit 模式<br>2'b11: 对应于 Parameter 参数值"X8"；用于 8bit only 模式 |

表 76：PCS 通道配置寄存器描述：偏移地址 0x016

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | Reserved，固定值 0 |
| 4 | R/W | PCS_TX_BRIDGE_CLK_POLINV | TX_BRIDGE_CLK 时钟选择<br>1’b0:对应于 Parameter 参数值"TX_BRIDGE_CLK"(default)；<br>1’b1: 对应于 Parameter 参数值"REVERSE_OF_TX_BRIDGE_CLK"； |
| 3 | R | | Reserved，固定值 0 |
| 2 | R/W | PCS_ENC_DUAL | PCS Transmitter 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于除 8b10b 16bit 和 8b10b 32bit 之外的其它模式<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 8b10b 16bit 和 8b10b 32bit 模式 |
| 1 | R/W | PCS_TX_OUTZZ | 1'b0: 对应于 Parameter 参数值"FALSE"(default)；<br>1'b1: Reserved |
| 0 | R/W | PCS_TX_TCLK2FABRIC_SEL | PCS Transmitter 模块数据位宽选择之一，跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE"；用于除 32bit only，40bit only 和 8b10b 32bit 之外的其它模式<br>1'b1: 对应于 Parameter 参数值"TRUE"；用于 32bit only，40bit only 和 8b10b 32bit 模式 |

表 77：PCS 通道配置寄存器描述：偏移地址 0x017

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PCS_COMMA_REG1 | Word Alignment Comma 字节定义 1，低 8 bits，跟 IP 配置相关 |

表 78：PCS 通道配置寄存器描述：偏移地址 0x018

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:2 | R | | Reserved，固定值 0 |
| 1:0 | R/W | PCS_COMMA_REG1 | Word Alignment Comma 字节定义 1，高 2 bits，跟 IP 配置相关 |

表 79：PCS 通道配置寄存器描述：偏移地址 0x019

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | Reserved，固定值 0 |
| 2:0 | R/W | PCS_RAPID_IMAX | Rapid IO Link State Machine 锁定状态的检测字节数，<br>跟 IP 配置相关 |

表 80：PCS 通道配置寄存器描述：偏移地址 0x01a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PCS_RAPID_VMIN_1 | Rapid IO Link State Machine 退出状态的检测字节数，低 8 bits，<br>跟 IP 配置相关 |

表 81：PCS 通道配置寄存器描述：偏移地址 0x01b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PCS_RAPID_VMIN_2 | Rapid IO Link State Machine 退出状态的检测字节数，高 8 bits<br>跟 IP 配置相关 |

表 82：PCS 通道配置寄存器描述：偏移地址 0x01c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | Reserved，固定值 0 |
| 5 | R/W | PCS_PRBS_ERR_LPBK | PRBS_ERR_LPBK 使能<br>1'b0: 对应于 Parameter 参数值"FALSE"(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE"； |
| 4 | R/W | PCS_RX_ERRCNT_CLR | PCS_ERR_CNT 计数器清零，高电平清零<br>1'b0: 对应于 Parameter 参数值"FALSE"(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE"，计数器清零； |
| 3:0 | R/W | PCS_RX_PRBS_MODE | 接收侧 PRBS Checker 模式选择<br>4'd0:对应于 Parameter 参数值"DISABLE"(default)；<br>4'd1:对应于 Parameter 参数值"PRBS_7"；<br>4'd2: 对应于 Parameter 参数值"PRBS_15"；<br>4'd3: 对应于 Parameter 参数值"PRBS_23"；<br>4'd4: 对应于 Parameter 参数值"PRBS_31"； |

表 83：PCS 通道配置寄存器描述：偏移地址 0x01d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | Reserved，固定值 0 |
| 5 | R/W | PCS_ENABLE_PRBS_GEN | PCS PRBS Generator 使能，高电平使能<br>1'b0: 对应于 Parameter 参数值"FALSE",disable PRBS (default)<br>1'b1: 对应于 Parameter 参数值"TRUE",enable PRBS |
| 4 | R/W | PCS_TX_INSERT_ER | PRBS 错误码注入，<br>由 0->1 的上升沿触发 PRBS 数据注入一次错误码，正常发送 PRBS 测试数据的时候，值保持为 0。<br>1'b0: 对应于 Parameter 参数值"FALSE" (default)；<br>1'b1: 对应于 Parameter 参数值"TRUE"； |
| 3:0 | R/W | PCS_TX_PRBS_MODE | 发送侧 PCS PRBS Generator 模式选择<br>4'd0: 对应于 Parameter 参数值"DISABLE" (default)；<br>4'd1: 对应于 Parameter 参数值"PRBS_7"；<br>4'd2: 对应于 Parameter 参数值"PRBS_15"；<br>4'd3: 对应于 Parameter 参数值"PRBS_23"；<br>4'd4: 对应于 Parameter 参数值"PRBS_31"；<br>4'd5: 对应于 Parameter 参数值"LONG_1"；<br>4'd6: 对应于 Parameter 参数值"LONG_0"；<br>4'd7: 对应于 Parameter 参数值"20UI"；<br>4'd8: 对应于 Parameter 参数值"D10_2"；<br>4'd9: 对应于 Parameter 参数值"PCIE"； |

表 84：PCS 通道配置寄存器描述：偏移地址 0x01e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | PCS_ERR_CNT | PCS PRBS checker 中的校验错误计数器，计数器到最大值 0xFF 之后，链路再有错误，也不会累加，保持为 0xFF，直到计数器重新清零 |

表 85：PCS 通道配置寄存器描述：偏移地址 0x01f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R/W | PCS_MASTER_CHECK_OFFSET | 用于 Channel Bonding，跟 IP 配置相关 |

| | | | |
|---|---|---|---|
| 3:0 | R/W | PCS_DEFAULT_RADDR | 用于 Channel Bonding，默认值 6 |

表 86：PCS 通道配置寄存器描述：偏移地址 0x020

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | NA | Reserved，固定值 0 |
| 6:4 | R/W | PCS_SEACH_OFFSET | Channel Bonding 范围设置，跟 IP 配置相关<br>4'd0: 对应于 Parameter 参数值"20BIT"；<br>4'd1: 对应于 Parameter 参数值"30BIT"；<br>4'd2: 对应于 Parameter 参数值"40BIT"；<br>4'd3: 对应于 Parameter 参数值"50BIT"；<br>4'd4: 对应于 Parameter 参数值"60BIT"；<br>4'd5: 对应于 Parameter 参数值"70BIT"；<br>3'd6: 对应于 Parameter 参数值"80BIT"； |
| 3:0 | R/W | PCS_DELAY_SET | 用于 Channel Bonding，跟 IP 配置相关 |

表 87：PCS 通道配置寄存器描述：偏移地址 0x021

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | Reserved，固定值 0 |
| 2:0 | R/W | PCS_CEB_RAPIDLS_MMAX | Channel Bonding RapidIO 状态机使用的 MMAX 值，<br>跟 IP 配置相关 |

表 88：PCS 通道配置寄存器描述：偏移地址 0x022

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | Reserved，固定值 0 |
| 4:0 | R/W | PCS_CTC_AFULL | CTC FIFO 的 Almost Full 门限，默认值 5'd20 |

表 89：PCS 通道配置寄存器描述：偏移地址 0x023

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | Reserved，固定值 0 |
| 5 | R/W | PCS_CTC_CONTI_SKP_SET | 1’b0:不使能连续 SKP 删除功能(default)<br>1’b1:使能连续 SKP 删除功能 |
| 4:0 | R/W | PCS_CTC_AEMPTY | CTC FIFO 的 Almost Empty 门限，默认值 5'd12 |

表 90：PCS 通道配置寄存器描述：偏移地址 0x024

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | Reserved，固定值 0 |
| 4 | R/W | PCS_PMA_RX2TX_PLOOP_EN | PMA 远端并行环回端口方式使能，值为 1 表示 P_PMA_FAREND_PLOOP 端口有效。跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE ",diasble；<br>1'b1: 对应于 Parameter 参数值"TRUE ",enable |
| 3 | R/W | PCS_PMA_TX2RX_SLOOP_EN | PMA 近端串行环回端口方式使能，值为 1 表示 P_PMA_NEAREND_SLOOP 端口有效。跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE ",diasble；<br>1'b1: 对应于 Parameter 参数值"TRUE ",enable |
| 2 | R/W | PCS_PMA_TX2RX_PLOOP_EN | PMA 近端并行环回端口方式使能，值为 1 表示 P_PMA_FAREND_PLOOP 端口有效。跟 IP 配置相关<br>1'b0: 对应于 Parameter 参数值"FALSE ",diasble； |

| | | | |
|---|---|---|---|
| | | | 1'b1: 对应于 Parameter 参数值"TRUE ",enable |
| 1 | R/W | PCS_NEAR_LOOP | PCS 近端环回使能(寄存器方式)，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE ",diasble(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE ",enable； |
| 0 | R/W | PCS_FAR_LOOP | PCS 远端环回使能(寄存器方式)，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE ",diasble(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE ",enable； |

表 91：PCS 通道配置寄存器描述：偏移地址 0x025

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PCS_INT_RX_MASK_7 | 接收通道中断状态寄存器（偏移地址 0x28）bit 7 的掩码，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 6 | R/W | PCS_INT_RX_MASK_6 | 接收通道中断状态寄存器（偏移地址 0x28）bit 6 的掩码，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 5 | R/W | PCS_INT_RX_MASK_5 | 接收通道中断状态寄存器（偏移地址 0x28）bit 5 的掩码，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 4 | R/W | PCS_INT_RX_MASK_4 | 接收通道中断状态寄存器（偏移地址 0x28）bit 4 的掩码，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 3 | R/W | PCS_INT_RX_MASK_3 | 接收通道中断状态寄存器（偏移地址 0x28）bit 3 的掩码，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 2 | R/W | PCS_INT_RX_MASK_2 | 接收通道中断状态寄存器（偏移地址 0x28）bit 2 的掩码，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 1 | R/W | PCS_INT_RX_MASK_1 | 接收通道中断状态寄存器（偏移地址 0x28）bit 1 的掩码，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 0 | R/W | PCS_INT_RX_MASK_0 | 接收通道中断状态寄存器（偏移地址 0x28）bit 0 的掩码，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |

表 92：PCS 通道配置寄存器描述：偏移地址 0x026

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PCS_INT_RX_CLR_7 | 清除接收通道中断状态寄存器（偏移地址 0x28）bit 7，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 6 | R/W | PCS_INT_RX_CLR_6 | 清除接收通道中断状态寄存器（偏移地址 0x28）bit 6，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 5 | R/W | PCS_INT_RX_CLR_5 | 清除接收通道中断状态寄存器（偏移地址 0x28）bit 5，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)； |

| | | | |
|---|---|---|---|
| | | | 1'b1: 对应于 Parameter 参数值"TRUE "； |
| 4 | R/W | PCS_INT_RX_CLR_4 | 清除接收通道中断状态寄存器（偏移地址 0x28）bit 4，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 3 | R/W | PCS_INT_RX_CLR_3 | 清除接收通道中断状态寄存器（偏移地址 0x28）bit 3，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 2 | R/W | PCS_INT_RX_CLR_2 | 清除接收通道中断状态寄存器（偏移地址 0x28）bit 2，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 1 | R/W | PCS_INT_RX_CLR_1 | 清除接收通道中断状态寄存器（偏移地址 0x28）bit 1，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |
| 0 | R/W | PCS_INT_RX_CLR_0 | 清除接收通道中断状态寄存器（偏移地址 0x28）bit 0，高有效<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "； |

表 93：PCS 通道配置寄存器描述：偏移地址 0x027

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | NA | Reserved |
| 2 | R | NA | 1’b1:8b10b 编码中检测到非法字符，并保持此异常状态，<br>可以通过寄存器 0x013 的 bit[2]进行清除此状态。 |
| 1 | R | NA | Reserved |
| 0 | R | NA | Reserved |

表 94：PCS 通道配置寄存器描述：偏移地址 0x028

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | NA | Reserved |
| 6 | R | NA | Reserved |
| 5 | R | NA | 1’b1:CTC FIFO 读空，并保持此异常状态，<br>可以通过寄存器 0x026 的 bit[5]进行清除此状态。 |
| 4 | R | NA | 1’b1:CTC FIFO 溢出，并保持此异常状态，<br>可以通过寄存器 0x026 的 bit[4]进行清除此状态。 |
| 3 | R | NA | Reserved |
| 2 | R | NA | Reserved |
| 1 | R | NA | 1’b0:Channel Bonding 状态机失锁，并保持此异常状态，<br>可以通过寄存器 0x026 的 bit[1]进行清除此状态。 |
| 0 | R | NA | 1’b0:Word Alignment 状态机失锁，并保持此异常状态，<br>可以通过寄存器 0x026 的 bit[0]进行清除此状态。 |

表 95 PCS 通道配置寄存器描述：偏移地址 0x029

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | Reserved，固定值 0 |
| 2 | R/W | PCS_CA_DYN_DLY_SEL_RX | 高有效，使能对应接收通道的 CLK Aligner 功能。<br>1'b0: 对应于 Parameter 参数值"FALSE "，bypass CLK Aligner(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE ",使能 CLK Aligner； |

| | | | |
|---|---|---|---|
| 1 | R/W | PCS_CA_DYN_DLY_EN_RX | 高有效，控制使能接收通道 CLK Aligner delay step<br>1'b0: 对应于 Parameter 参数值"FALSE "，CLK Aligner delay step 为 0(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "，CLK Aligner delay step 由 CLK_ALIGNER_RXx 或 P_CIM_CLK_ALIGNER_RXx [7:0] 确定； |
| 0 | R/W | PCS_CA_RSTN_RX | Rx CLK Aligner 复位，即 cfg_ca_rstn_rx，低有效。<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE ". |

表 96：PCS 通道配置寄存器描述：偏移地址 0x02a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PCS_CA_RX | 对应接收通道的 CLK Aligner delay step 的静态设置，<br>P_CIM_CLK_DYN_DLY_SEL_RX[x]无效时使用,默认值 0 |

表 97 PCS 通道配置寄存器描述：偏移地址 0x02b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | Reserved，固定值 0 |
| 2 | R/W | PCS_CA_DYN_DLY_SEL_TX | 高有效，使能对应发送通道的 CLK Aligner 功能。<br>1'b0: 对应于 Parameter 参数值"FALSE "，bypass CLK Aligner(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "，使能 CLK Aligner |
| 1 | R/W | PCS_CA_DYN_DLY_EN_TX | 高有效，控制使能发送通道 CLK Aligner delay step<br>1'b0: 对应于 Parameter 参数值"FALSE "，CLK Aligner delay step 为 0(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE "，CLK Aligner delay step 由 CLK_ALIGNER_TXx 或 P_CIM_CLK_ALIGNER_TXx [7:0] 确定； |
| 0 | R/W | PCS_CA_RSTN_TX | Tx CLK Aligner 复位，即 cfg_ca_rstn_tx，低有效。<br>1'b0: 对应于 Parameter 参数值"FALSE "(default)；<br>1'b1: 对应于 Parameter 参数值"TRUE ". |

表 98 PCS 通道配置寄存器描述：偏移地址 0x02c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PCS_CA_TX | 对应发送通道的 CLK Aligner delay step 的静态设置，<br>P_CIM_CLK_DYN_DLY_SEL_TX[x]无效时使用，默认值 0 |

表 99 PCS 通道配置寄存器描述：偏移地址 0x02d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PCS_RXTEST_PWR_REDUCTION | 高有效关闭 RX test_status 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 6 | R/W | PCS_RXBRG_PWR_REDUCTION | 高有效关闭 RX bridge 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 5 | R/W | PCS_RXGEAR_PWR_REDUCTION | 高有效关闭 RX GEAR 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |

| | | | |
|---|---|---|---|
| 4 | R/W | PCS_RXCTC_PWR_REDUCTION | 高有效关闭 RX CTC 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 3 | R/W | PCS_RXCB_PWR_REDUCTION | 高有效关闭 RX channel bonding 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 2 | R/W | PCS_RXDEC_PWR_REDUCTION | 高有效关闭 RX decoder 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 1 | R/W | PCS_WDALIGN_PWR_REDUCTION | 高有效关闭 RX wordalign 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 0 | R/W | PCS_RXPRBS_PWR_REDUCTION | 高有效关闭 RX PRBS 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |

表 100 PCS 通道配置寄存器描述：偏移地址 0x02e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | Reserved，固定值 0 |
| 4 | R/W | PCS_TXPRBS_PWR_REDUCTION | 高有效关闭 TX PRBS 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 3 | R/W | PCS_TXBSLP_PWR_REDUCTION | 高有效关闭 TX bit slip 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 2 | R/W | PCS_TXENC_PWR_REDUCTION | 高有效关闭 TX encoder 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 1 | R/W | PCS_TXGEAR_PWR_REDUCTION | 高有效关闭 TX GEAR 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |
| 0 | R/W | PCS_TXBRG_PWR_REDUCTION | 高有效关闭 TX bridge 功能，降低 power<br>1'b0: 对应于 Parameter 参数值"NORMAL"(default),<br>1'b1: 对应于 Parameter 参数值"POWER_REDUCTION" |

## (三)PMA 通道配置寄存器说明

### 1. PMA TX 部分

表 101 PMA 通道配置寄存器描述：pma_tx_reg0，偏移地址 0x800

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6 | R/W | PMA_REG_TX_RXDET_REQ_OW | rxdet request enable register overwrite signal，固定值 0.<br>1'b0: 对应于 Parameter 参数值"FALSE"(default)<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 5:4 | R/W | PMA_REG_TX_BEACON_TIMER_SEL | tx beacon timer selection register<br>2'b00: 2 clock cycles(default) |

| | | | |
|---|---|---|---|
| | | | 2'b01: 4 clock cycles<br>2'b10: 8 clock cycles<br>2'b11: 16 clock cycles |
| 3 | R/W | PMA_REG_TX_MAIN_PRE_Z_OW | reg_tx_main_pre_z overwrite signal, 固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2 | R | | reserved |
| 1 | R/W | PMA_REG_TX_PD_OW | tx power down register overwrite signal,固定值 0.<br>1'b0: 对应于 Parameter 参数值"FALSE" (default)<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 0 | R | | reserved |

表 102 PMA 通道配置寄存器描述：pma_tx_reg1，偏移地址 0x801

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R | | reserved，固定值 0 |
| 3 | R | | reserved，固定值 0 |
| 2 | R/W | PMA_REG_TX_EI_EN_OW | EI enable register overwrite signal, 固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 1 | R | | reserved，固定值 0 |
| 0 | R/W | PMA_REG_TX_BEACON_EN_OW | beacon enable register overwrite signal, 固定值 0<br>1'b0: 对应于 Parameter 参数值"FALSE" (default)<br>1'b1: 对应于 Parameter 参数值"TRUE" |

表 103：PMA 通道配置寄存器描述：pma_tx_reg2，偏移地址 0x802

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6:1 | R/W | PMA_REG_TX_RES_CAL | register tx res ctrl code，默认值 48 |
| 0 | R/W | PMA_REG_TX_BIT_CONV | 设置 tx data_o[19:0]比特位顺序是否反转<br>1'b0:对应于 Parameter 参数值"FALSE":位序不反转(default)<br>1'b1:对应于 Parameter 参数值"TRUE":位序反转 |

表 104：PMA 通道配置寄存器描述：pma_tx_reg3，偏移地址 0x803

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R | | reserved，固定值 6'b100000 |

表 105：PMA 通道配置寄存器描述：pma_tx_reg4，偏移地址 0x804

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 106：PMA 通道配置寄存器描述：pma_tx_reg5，偏移地址 0x805

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | PMA_REG_TX_RESERVED_41_34 | reserved，固定值 0 |

表 107：PMA 通道配置寄存器描述：pma_tx_reg6，偏移地址 0x806

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 108：PMA 通道配置寄存器描述：pma_tx_reg7，偏移地址 0x807

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 109：PMA 通道配置寄存器描述：pma_tx_reg8，偏移地址 0x808

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 1 |
| 6 | R | | reserved，固定值 0 |
| 5 | R | | reserved，固定值 1 |
| 4 | R/W | PMA_REG_TX_RESET_N_OW | tx reset n register overwrite signal，固定值 0.<br>1'b0：对应于 Parameter 参数值"FALSE" (default)<br>1'b1：对应于 Parameter 参数值"TRUE" |
| 3 | R/W | PMA_REG_TX_PD_POST_OW | tx_pd_post register overwrite signal.<br>1'b0：对应于 Parameter 参数值"FALSE"，<br>overwrite disabled<br>1'b1：对应于 Parameter 参数值"TRUE"(default)<br>overwrite with pma_tx_reg8[2] |
| 2 | R/W | PMA_REG_TX_PD_POST | 后标量去加重使能，由 IP 配置决定数值<br>1’b0:对应于 Parameter 参数值"ON",enabled<br>1’b1:对应于 Parameter 参数值”OFF”,disable |
| 1 | R | | reserved，固定值 0 |
| 0 | R/W | PMA_REG_TX_SYNC_OW | tx sync register overwrite signal，固定值 0.<br>1'b0：对应于 Parameter 参数值"FALSE" (default)<br>1'b1：对应于 Parameter 参数值"TRUE" |

表 110：PMA 通道配置寄存器描述：pma_tx_reg9，偏移地址 0x809

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R | | reserved，固定值 1 |
| 4 | R/W | PMA_REG_PLL_READY_OW | tx pll ready register overwrite signal.固定值 0<br>1'b0：对应于 Parameter 参数值"FALSE" (default)<br>1'b1：对应于 Parameter 参数值"TRUE" |
| 3:1 | R/W | PMA_REG_TX_BUSWIDTH | tx buswidth control，由 IP 配置决定数值<br>bit[1:0]=2’b00: 8bit<br>bit[1:0]=2’b01:10bit<br>bit[1:0]=2’b10:16bit<br>bit[1:0]=2’b11:20bit (default)<br>bit[2] is reserved. |
| 0 | R/W | PMA_REG_TX_BUSWIDTH_OW | tx buswidth register overwrite signal.<br>1'b0:对应于 Parameter 参数值"FALSE" |

| | | | |
|---|---|---|---|
| | | | 选择端口 P_TX_BUSWIDTH<br>1'b1:对应于 Parameter 参数值"TRUE" (default)<br>选择寄存器 PMA_REG_TX_BUSWIDTH |

表 111：PMA 通道配置寄存器描述：pma_tx_reg10，偏移地址 0x80a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R | | reserved，固定值 0 |
| 4:3 | R/W | PMA_REG_EI_PCLK_DELAY_SEL | Control tx_main_pre_z delay relative with normal parallel data.<br>2'b00: 0 txpclk cycle, the four signals are synchronized with parallel data. (default)<br>2'b01: -1 txpclk cycle, the four signals are 1 cycle earlier than parallel data.<br>2'b10: +1 txpclk cycle, the four signals are 1 cycle later than parallel data.<br>2'b11: reserved |
| 2 | R | | reserved，固定值 0 |
| 1 | R | | reserved，固定值 0 |
| 0 | R | | reserved，固定值 0 |

表 112：PMA 通道配置寄存器描述：pma_tx_reg11，偏移地址 0x80b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R | | reserved，固定值 0 |

表 113：PMA 通道配置寄存器描述：pma_tx_reg12，偏移地址 0x80c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R | | reserved，固定值 0 |

表 114：PMA 通道配置寄存器描述：pma_tx_reg13，偏移地址 0x80d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R | | reserved，固定值 0 |

表 115：PMA 通道配置寄存器描述：pma_tx_reg14，偏移地址 0x80e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R | | reserved，固定值 0 |

表 116：PMA 通道配置寄存器描述：pma_tx_reg15，偏移地址 0x80f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R | | reserved，固定值 0 |

表 117：PMA 通道配置寄存器描述：pma_tx_reg16，偏移地址 0x810

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R | | reserved，固定值 0 |

表 118：PMA 通道配置寄存器描述：pma_tx_reg17，偏移地址 0x811

<table>
<tr><th>Bits</th><th>R/W</th><th>对应 Parameter 名</th><th>描述</th></tr>
<tr><td>7:6</td><td>R</td><td></td><td>reserved，固定值 0</td></tr>
<tr><td>5:0</td><td>R/W</td><td>PMA_REG_TX_AMP_DAC0</td><td>TX 输出摆幅控制 DAC0（默认选择），bit[5] 保留位，固定值 0，bit[4:0]定义如下表
<table>
<tr><th>Setting</th><th>tx output swing(V)</th></tr>
<tr><td>5’b00000</td><td>0.193</td></tr>
<tr><td>5’b00001</td><td>0.229</td></tr>
<tr><td>5’b00010</td><td>0.269</td></tr>
<tr><td>5’b00011</td><td>0.305</td></tr>
<tr><td>5’b00100</td><td>0.344</td></tr>
<tr><td>5’b00101</td><td>0.383</td></tr>
<tr><td>5’b00110</td><td>0.416</td></tr>
<tr><td>5’b00111</td><td>0.453</td></tr>
<tr><td>5’b01000</td><td>0.486</td></tr>
<tr><td>5’b01001</td><td>0.519</td></tr>
<tr><td>5’b01010</td><td>0.552</td></tr>
<tr><td>5’b01011</td><td>0.582</td></tr>
<tr><td>5’b01100</td><td>0.615</td></tr>
<tr><td>5’b01101</td><td>0.646</td></tr>
<tr><td>5’b01110</td><td>0.679</td></tr>
<tr><td>5’b01111</td><td>0.706</td></tr>
<tr><td>5’b10000</td><td>0.736</td></tr>
<tr><td>5’b10001</td><td>0.760</td></tr>
<tr><td>5’b10010</td><td>0.787</td></tr>
<tr><td>5’b10011</td><td>0.815</td></tr>
<tr><td>5’b10100</td><td>0.839</td></tr>
<tr><td>5’b10101</td><td>0.860</td></tr>
<tr><td>5’b10110</td><td>0.884</td></tr>
<tr><td>5’b10111</td><td>0.905</td></tr>
<tr><td>5’b11000</td><td>0.923</td></tr>
<tr><td>5’b11001</td><td>0.941(default)</td></tr>
<tr><td>5’b11010</td><td>0.959</td></tr>
<tr><td>5’b11011</td><td>0.974</td></tr>
<tr><td>5’b11100</td><td>0.987</td></tr>
<tr><td>5’b11101</td><td>0.996</td></tr>
<tr><td>5’b11110</td><td>1.008</td></tr>
<tr><td>5’b11111</td><td>1.011</td></tr>
</table></td></tr>
</table>

表 119：PMA 通道配置寄存器描述：pma_tx_reg18，偏移地址 0x812

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R/W | PMA_REG_TX_AMP_DAC1 | TX 输出摆幅控制 DAC1，寄存器定义的描述可 |

| | | | |
|---|---|---|---|
| | | | 参考 PMA_CH_REG_TX_AMP_DAC0 的寄存器定义，默认值 19。 |

表 120：PMA 通道配置寄存器描述：pma_tx_reg19，偏移地址 0x813

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R/W | PMA_REG_TX_AMP_DAC2 | TX 输出摆幅控制 DAC2，寄存器定义的描述可参考 PMA_CH_REG_TX_AMP_DAC0 的寄存器定义，默认值 14。 |

表 121：PMA 通道配置寄存器描述：pma_tx_reg20，偏移地址 0x814

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R/W | PMA_REG_TX_AMP_DAC3 | TX 输出摆幅控制 DAC3，寄存器定义的描述可参考 PMA_CH_REG_TX_AMP_DAC0 的寄存器定义，默认值 9。 |

表 122：PMA 通道配置寄存器描述：pma_tx_reg21，偏移地址 0x815

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved,固定值 5 |

表 123：PMA 通道配置寄存器描述：pma_tx_reg22，偏移地址 0x816

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R | | reserved，固定值 0 |
| 3 | R/W | PMA_REG_TX_MARGIN_OW | tx_margin register overwrite signal，固定值 0.<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2:0 | R/W | | reserved，固定值 0 |

表 124：PMA 通道配置寄存器描述：pma_tx_reg23，偏移地址 0x817

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_TX_BEACON_OSC_CTRL | beacon osc frequence control<br>1'b0: 对应于 Parameter 参数值"FALSE":36M(default)<br>1'b1:对应于 Parameter 参数值"TRUE":18M |
| 6:5 | R | | reserved，固定值 0 |
| 4:3 | R/W | PMA_REG_TX_RXDET_THRESHOLD | Tx rxdet threshold select;<br>2’b00:对应于 Parameter 参数值"28MV"<br>2’b01:对应于 Parameter 参数值"56MV"<br>2’b10:对应于 Parameter 参数值"84 MV"(default)<br>2’b11:对应于 Parameter 参数值"112 MV" |
| 2 | R | | reserved，固定值 0 |
| 1 | R/W | PMA_REG_TX_SWING_OW | tx_swing register overwrite signal，固定值 0.<br>1'b0: 对应于 Parameter 参数值"FALSE" (default)<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 0 | R | | reserved，固定值 0 |

表 125：PMA 通道配置寄存器描述：pma_tx_reg24，偏移地址 0x818

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 1 |
| 6 | R/W | PMA_REG_TX_RXDET_STATUS_OW | rxdetect status register overwrite signal,固定值 0<br>1'b0: 对应于 Parameter 参数值"FALSE" (default)<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 5 | R/W | PMA_REG_TX_PCLK_EDGE_SEL | control whether rise edge or fall edge of txpclk is sent to digital interface.<br>1'b0:对应于 Parameter 参数值"FALSE":rise edge is selected(default)<br>1'b1:对应于 Parameter 参数值"TRUE": fall edge is selected |
| 4 | R/W | PMA_REG_TX_TX2RX_SLPBACK_EN | PMA 近端串行环回使能(寄存器方式)<br>1'b0: 对应于 Parameter 参数值"FALSE", disabled(default)<br>1'b1:对应于 Parameter 参数值"TRUE",enabled |
| 3:0 | R | | reserved，固定值 0 |

表 126：PMA 通道配置寄存器描述：pma_tx_reg25，偏移地址 0x819

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | reserved，固定值 0 |
| 4:3 | R/W | PMA_REG_TX_PRBS_SEL | PMA TX PRBS 模式选择<br>2’b00: PRBS7 (default)<br>2’b01: PRBS15<br>2’b10: PRBS23<br>2’b11: PRBS31 |
| 2:1 | R/W | PMA_REG_TX_PRBS_GEN_WIDTH_SEL | PRBS width select<br>2’b00: 8 bit<br>2’b01: 10 bit<br>2’b10: 16 bit<br>2’b11: 20 bit (default) |
| 0 | R/W | PMA_REG_TX_PRBS_GEN_EN | PMA TX PRBS generator 使能<br>1'b0: 对应于 Parameter 参数值"FALSE":disable(default)<br>1'b1:对应于 Parameter 参数值"TRUE":enable |

表 127：PMA 通道配置寄存器描述：pma_tx_reg26，偏移地址 0x81a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_TX_UDP_DATA_7_TO_0 | constant 20-bit pattern ,TX_UDP_DATA[7:0], TX_UDP_DATA，默认值 5 |

表 128：PMA 通道配置寄存器描述：pma_tx_reg27，偏移地址 0x81b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_TX_UDP_DATA_15_TO_8 | constant 20-bit pattern ,TX_UDP_DATA[15:8], 默认值 235 |

表 129：PMA 通道配置寄存器描述：pma_tx_reg28，偏移地址 0x81c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R/W | PMA_REG_TX_FIFO_WP_CTRL | tx_fifo 写保护控制信号（设定读初始地址，取值 0~5），默认值 4 |
| 4 | R | | reserved，固定值 0 |
| 3:0 | R/W | PMA_REG_TX_UDP_DATA_19_TO_16 | constant 20-bit pattern ,TX_UDP_DATA[19:16]，默认值 3 |

表 130：PMA 通道配置寄存器描述：pma_tx_reg29，偏移地址 0x81d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R | | reserved，固定值 0 |
| 3 | R/W | PMA_REG_TX_ERR_INSERT | PRBS 错误码注入，<br>由 0->1 的上升沿触发 PRBS 数据注入一次错误码，正常发送 PRBS 测试数据的时候，值保持为 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2:1 | R/W | PMA_REG_TX_DATA_MUX_SEL | 数据选择控制信号<br>2’b00: data from pcs(default)<br>2’b01: prbs data<br>2’b10: udp data<br>2’b11: rx loopback data |
| 0 | R/W | PMA_REG_TX_FIFO_EN | 寄存器配置 tx_fifo_en 使能，<br>1'b0:对应于 Parameter 参数值"FALSE",disable (default)<br>1'b1:对应于 Parameter 参数值"TRUE",enable<br>当 TX PMA PRBS 功能，或者 PMA 远端并行环回的时候，需要设置值 1，正常情况默认值 0 |

表 131：PMA 通道配置寄存器描述：pma_tx_reg30，偏移地址 0x81e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R | | reserved，固定值 1 |
| 4 | R/W | PMA_REG_RATE_CHANGE_TXPCLK_ON_OW | rate change txpclk on register overwrite signal，固定值 0.<br>1'b0: 对应于 Parameter 参数值"FALSE" (default)<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 3:2 | R | | reserved，固定值 0 |
| 1 | R/W | PMA_CH_REG_TX_SATA_EN | SATA mode enable register<br>1'b0:对应于 Parameter 参数值"FALSE": SATA mode is disabled(default)<br>1'b1:对应于 Parameter 参数值"TRUE": SATA mode is enabled |
| 0 | R | | reserved，固定值 0 |

表 132：PMA 通道配置寄存器描述：pma_tx_reg31，偏移地址 0x81f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|

| | | | |
|---|---|---|---|
| 7:5 | R/W | PMA_REG_TX_CFG_POST2[2:0] | TX 后标量去加重 PMA_REG_CFG_POST2[2:0]，跟 IP 配置相关，寄存器定义的描述可参考 PMA _REG_CFG_POST 的寄存器定义. |
| 4:0 | R/W | PMA_REG_TX_CFG_POST1 | TX 后标量去加重 PMA_REG_CFG_POST1，跟 IP 配置相关，寄存器定义的描述可参考 PMA _REG_CFG_POST 的寄存器定义 |

表 133：PMA 通道配置寄存器描述：pma_tx_reg32，偏移地址 0x820

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | reserved，固定值 0 |
| 4 | R/W | PMA_REG_TX_DEEMP_OW | tx_deemp register overwrite signal，固定值 0.<br>1'b0: 对应于 Parameter 参数值"FALSE" (default)<br>1'b1: 对应于 Parameter 参数值"TRUE" |
| 3:2 | R | | reserved，固定值 0 |
| 1:0 | R/W | PMA_REG_TX_CFG_POST2[4:3] | TX 后标量去加重 PMA_REG_CFG_POST2[4:3]，跟 IP 配置相关，寄存器定义的描述可参考 PMA _REG_CFG_POST 的寄存器定义 |

表 134：PMA 通道配置寄存器描述：pma_tx_reg33，偏移地址 0x821

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R/W | PMA_REG_TX_OOB_DELAY_SEL | controls the oob ei enable signal delay steps to compensate data latency.<br>bit[1:0]=2'b00: 0 txpclk cycle, tx_oob_ei_en is synchronized with parallel data. (default)<br>bit[1:0]=2'b01: -1 txpclk cycle, tx_oob_ei_en is 1 cycle earlier than parallel data.<br>bit[1:0]=2'b10: +1 txpclk cycle, tx_oob_ei_en is 1 cycle later than parallel data.<br>bit[1:0]=2'b11: reserved<br>bit[3:2] :reserved，固定值 0 |
| 3:0 | R | | reserved，固定值 0 |

表 135：PMA 通道配置寄存器描述：pma_tx_reg34，偏移地址 0x822

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6 | R/W | PMA_REG_RX_JTAG_MODE_EN_OW | rx jtag mode enable register overwrite signal，固定值 0.<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5 | R | | reserved，固定值 0 |
| 4 | R/W | PMA_REG_TX_JTAG_MODE_EN_OW | tx jtag mode enable register overwrite signal，固定值 0.<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 3 | R/W | PMA_REG_TX_LS_MODE_EN | low-speed 270M mode enable signal<br>1'b0:对应于 Parameter 参数值"FALSE": low-speed mode is disabled(default) |

| | | | |
|---|---|---|---|
| | | | 1'b1:对应于 Parameter 参数值"TRUE": low-speed mode is enabled |
| 2 | R | | reserved，固定值 0 |
| 1 | R/W | PMA_REG_ANA_TX_JTAG_DATA_O_SEL | jtag data overwrite signal，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R/W | PMA_REG_TX_POLARITY | PMA TX 极性反转<br>1'b0: 对应于 Parameter 参数值"NORMAL"<br>txpdata_out[19:0] = txpdata_in[19:0] (default)<br>1'b1: 对应于 Parameter 参数值"REVERSE"<br>txpdata_out[19:0] = ~txpdata_in[19:0] |

表 136：PMA 通道配置寄存器描述：pma_tx_reg35，偏移地址 0x823

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R/W | PMA_REG_RX_TERM_MODE_CTRL | rx terminatin working mode control register，<br>RX 端接模式控制寄存器<br>跟 IP 配置相关<br>3’b010: external DC, internal DC<br>3’b100: external DC, internal AC<br>3’b101: external AC, internal AC(PCIe)<br>3’b110: external AC, internal DC(default) |
| 4 | R/W | PMA_REG_TX_RES_CAL_EN | Enable pll resistor calibration output resistor control code to tx<br>1'b0:对应于 Parameter 参数值"FALSE",tx resistor control code comes from register (default)<br>1'b1:对应于 Parameter 参数值"TRUE",tx resistor control code comes from pll resistor calibration |
| 3:1 | R/W | PMA_REG_RX_ACJTAG_VHYSTSEL | rx acjtag hysteresis voltage control register<br>默认值 0 |
| 0 | R/W | PMA_REG_RX_JTAG_OE | rx jtag module enable register<br>1'b0:对应于 Parameter 参数值"FALSE": disabled;<br>1'b1: 对应于 Parameter 参数值"TRUE": enable(default) |

表 137：PMA 通道配置寄存器描述：pma_tx_reg36，偏移地址 0x824

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | reserved，固定值 0 |
| 2 | R/W | PMA_REG_PLPBK_TXPCLK_EN | txpclk enable register in parallel loopback mode<br>1'b0:对应于 Parameter 参数值"FALSE":txpclk is used,normal working mode (default)<br>1'b1:对应于 Parameter 参数值"TRUE":rxpclk is used in parallel loopback mode to guarantee no FIFO overflow，<br>PMA 和 PCS 远端环回模式的时候，需要设置为 1，正常工作模式设置为 0。 |
| 1:0 | R | | reserved，固定值 0 |

表 138：PMA 通道配置寄存器描述：pma_tx_reg37，偏移地址 0x825

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R/W | PMA_REG_TX_PH_SEL | TX PISO sample clock phase selection,固定值 1 |

表 139：PMA 通道配置寄存器描述：pma_tx_reg38，偏移地址 0x826

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | reserved，固定值 0 |
| 4:0 | R/W | PMA_REG_TX_CFG_PRE | TX 前标量去加重设置值，定义如下表: |

| Setting | gain (dB) |
|---|---|
| 5’b00000 | 0 |
| 5’b00001 | 0.219 |
| 5’b00010 | 0.472 |
| 5’b00011 | 0.791 |
| 5’b00100 | 1.001 |
| 5’b00101 | 1.246 |
| 5’b00110 | 1.542 |
| 5’b00111 | 1.871 |
| 5’b01000 | 2.109 |
| 5’b01001 | 2.460 |
| 5’b01010 | 2.714 |
| 5’b01011 | 3.053 |
| 5’b01100 | 3.446 |
| 5’b01101 | 3.871 |
| 5’b01110 | 4.215 |
| 5’b01111 | 4.619 |
| 5’b10000 | 5.043 |
| 5’b10001 | 5.438 |
| 5’b10010 | 5.958 |
| others | reserved |

表 140：PMA 通道配置寄存器描述：pma_tx_reg39，偏移地址 0x827

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 141：PMA 通道配置寄存器描述：pma_tx_reg40，偏移地址 0x828

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | reserved，固定值 0 |
| 4:0 | R/W | PMA _REG_CFG_POST | TX 后标量去加重设置值，定义如下表: |

| Setting | gain (dB) |
|---|---|
| 5’b00000 | 0 |
| 5’b00001 | 0.219 |
| 5’b00010 | 0.500 |
| 5’b00011 | 0.732 |
| 5’b00100 | 0.970 |

| | | | | |
|---|---|---|---|---|
| | | | 5’b00101 | 1.215 |
| | | | 5’b00110 | 1.499 |
| | | | 5’b00111 | 1.771 |
| | | | 5’b01000 | 2.109 |
| | | | 5’b01001 | 2.388 |
| | | | 5’b01010 | 2.789 |
| | | | 5’b01011 | 3.092 |
| | | | 5’b01100 | 3.446 |
| | | | 5’b01101 | 3.829 |
| | | | 5’b01110 | 4.171 |
| | | | 5’b01111 | 4.619 |
| | | | 5’b10000 | 5.091 |
| | | | 5’b10001 | 5.539 |
| | | | 5’b10010 | 5.904 |
| | | | 5’b10011 | 6.511 |
| | | | 5’b10100 | 7.001 |
| | | | 5’b10101 | 7.563 |
| | | | 5’b10110 | 8.095 |
| | | | 5’b10111 | 8.809 |
| | | | 5’b11000 | 9.588 |
| | | | 5’b11001 | 10.353 |
| | | | 5’b11010 | 11.325 |
| | | | 5’b11011 | 12.159 |
| | | | 5’b11100 | 13.205 |
| | | | others | reserved |

表 142：PMA 通道配置寄存器描述：pma_tx_reg41，偏移地址 0x829

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:2 | R | | reserved，固定值 0 |
| 1 | R/W | PMA_REG_PD_PRE | 前标量去加重使能，跟 IP 配置相关<br>1’b0:对应 Parameter 参数值"FALSE ",enabled<br>1’b1:对应 Parameter 参数值" TRUE ",disable |
| 0 | R/W | PMA_REG_PD_MAIN | 固定值 1<br>1’b0:对应 Parameter 参数值"TRUE"<br>1’b1:对应 Parameter 参数值" FALSE"(default) |

表 143：PMA 通道配置寄存器描述：pma_tx_reg42，偏移地址 0x82a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 144：PMA 通道配置寄存器描述：pma_tx_reg43，偏移地址 0x82b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 145：PMA 通道配置寄存器描述：pma_tx_reg44，偏移地址 0x82c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 146：PMA 通道配置寄存器描述：pma_tx_reg45，偏移地址 0x82d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 147：PMA 通道配置寄存器描述：pma_tx_reg46，偏移地址 0x82e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_TX_CFG_15_TO_8 | reserved,默认值 0 |

表 148：PMA 通道配置寄存器描述：pma_tx_reg47，偏移地址 0x82f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_TX_CFG_23_TO_16 | reserved,默认值 0 |

表 149：PMA 通道配置寄存器描述：pma_tx_reg48，偏移地址 0x830

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_TX_CFG_31_TO_24 | 默认值 8'b10000000<br>当 reg_tx_cfg_31_to_24[7]为 1 时，(default) ana_tx_pd_driver_o 来自 pma_tx_pd_driver_o；<br>当 reg_tx_cfg_31_to_24[7]为 0 时，<br>ana_tx_pd_driver_o 来自 reg_tx_cfg_31_to_24[6] |

表 150：PMA 通道配置寄存器描述：pma_tx_reg49，偏移地址 0x831

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R | | reserved，固定值 0 |
| 3 | R/W | PMA_REG_TX_BEACON_EN_DELAYED_OW | tx_beacon_en_delayed register overwrite signal，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2 | R | | reserved，固定值 0 |
| 1 | R/W | PMA_REG_TX_OOB_EI_EN_OW | tx_oob_ei_en register overwrite signal，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R | | reserved，固定值 0 |

表 151：PMA 通道配置寄存器描述：pma_tx_reg50，偏移地址 0x832

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_TX_RXDET_TIMER_SEL | Register control the sample waiting time of rx detect;Waiting time equals to the value of PMA_CH_REG_TX_RXDET_TIMER_SEL + 4 periods of PLL reference clock.<br>默认值 87 |

表 152：PMA 通道配置寄存器描述：pma_tx_reg51，偏移地址 0x833

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 153：PMA 通道配置寄存器描述：pma_tx_reg52，偏移地址 0x834

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 154：PMA 通道配置寄存器描述：pma_tx_reg53，偏移地址 0x835

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 155：PMA 通道配置寄存器描述：pma_tx_reg54，偏移地址 0x836

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | | reserved，固定值 0 |

表 156：PMA 通道配置寄存器描述：pma_tx_reg55，偏移地址 0x837

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_REG_CFG_TX_PMA_RSTN | 配置 tx lane resetn<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1: 对 应 于 Parameter 参 数 值 "TRUE"(default) |
| 4 | R/W | PMA_REG_CFG_TX_LANE_POWERUP_DRIVER | 配置 tx lane powerup driver<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1: 对 应 于 Parameter 参 数 值 "TRUE"(default) |
| 3 | R/W | PMA_REG_CFG_TX_LANE_POWERUP_PISO | 配置 tx lane piso powerup<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1: 对 应 于 Parameter 参 数 值 "TRUE"(default) |
| 2 | R/W | PMA_REG_CFG_TX_LANE_POWERUP_CLKPATH | 配置 tx lane clkpath powerup<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1: 对 应 于 Parameter 参 数 值 "TRUE"(default) |
| 1 | R/W | PMA_REG_CFG_PMA_POR_N | 配置 pma lane resetn<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1: 对 应 于 Parameter 参 数 值 "TRUE"(default) |
| 0 | R/W | PMA_REG_CFG_LANE_POWERUP | 配置 pma lane powerup<br>1'b0:对应于 Parameter 参数值"OFF"<br>1'b1: 对 应 于 Parameter 参 数 值 "ON"(default) |

## 2. PMA RX 部分

表 157：PMA 通道配置寄存器描述：pma_rx_reg0，偏移地址 0x400

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_RX_SIGDET_PD_EN | enable rx signal detect power down control from register<br>1'b0:对应于 Parameter 参数值"FALSE"(default) |

| | | | |
|---|---|---|---|
| | | | 1'b1:对应于 Parameter 参数值"TRUE" |
| 6 | R/W | PMA_REG_RX_SIGDET_PD | rx signal detect power down control<br>1'b0:对应于 Parameter 参数值"ON"(default)<br>1'b1:对应于 Parameter 参数值"OFF" |
| 5 | R/W | PMA_REG_RX_DATAPATH_PD_EN | enable the data path power down control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4 | R/W | PMA_REG_RX_DATAPATH_PD | receiver datapath power down control<br>1'b0:对应于 Parameter 参数值"ON"(default)<br>1'b1:对应于 Parameter 参数值"OFF" |
| 3:2 | R | | reserved，固定值 0 |
| 1 | R/W | PMA_REG_RX_PD_EN | enable rx power down control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R/W | PMA_REG_RX_PD | receiver power down<br>1'b0:对应于 Parameter 参数值"ON"(default)<br>1'b1:对应于 Parameter 参数值"OFF" |

表 158：PMA 通道配置寄存器描述：pma_rx_reg1，偏移地址 0x401

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_RXPCLK_SLIP_OW | enable rxpclk slip control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 6 | R/W | PMA_REG_RXPCLK_SLIP | 1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5 | R/W | PMA_REG_RX_SIGDET_RST_N_EN | enable the sigdet reset control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4 | R/W | PMA_REG_RX_SIGDET_RST_N | rx signal detect reset register，低电平有效<br>1'b0:对应于 Parameter 参数值"FALSE":reset<br>1'b1:对应于 Parameter 参数值"TRUE":normal (default) |
| 3 | R/W | PMA_REG_RX_CDR_RST_N_EN | enable the cdr reset control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2 | R/W | PMA_REG_RX_CDR_RST_N | CDR reset register，低电平有效<br>1'b0:对应于 Parameter 参数值"FALSE":reset<br>1'b1:对应于 Parameter 参数值"TRUE":normal (default) |
| 1 | R/W | PMA_REG_RX_DCC_RST_N_EN | enable the DCC reset control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R/W | PMA_REG_RX_DCC_RST_N | RX DCC reset register,低电平有效<br>1'b0:对应于 Parameter 参数值"FALSE":reset<br>1'b1:对应于 Parameter 参数值"TRUE":normal |

| | | | |
|---|---|---|---|
| | | | (default) |

表 159：PMA 通道配置寄存器描述：pma_rx_reg2，偏移地址 0x402

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_REG_RX_HIGHZ_EN | enable the Rx highZ control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4 | R/W | PMA_REG_RX_HIGHZ | receiver termination res high z control register<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 3 | R/W | PMA_REG_RX_PCLKSWITCH_EN | enable the tx pclk switch control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2 | R/W | PMA_REG_RX_PCLKSWITCH | rx pclk switch control register:<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 1 | R/W | PMA_RX_PCLKSWITCH_RST_N_EN | enable the rx pclk switch reset control from register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R/W | PMA_REG_RX_PCLKSWITCH_RST_N | rx sync reset register，低电平有效<br>1'b0:对应于 Parameter 参数值"FALSE": reset rx pclk switch block<br>1'b1: 对应于 Parameter 参数值"TRUE": normal(default) |

表 160：PMA 通道配置寄存器描述：pma_rx_reg3，偏移地址 0x403

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_REG_RX_RESET_N_OW | 1'b0:对应于 Parameter 参数值"FALSE",选择内部状态机(default)<br>1'b1: 对应于 Parameter 参数值"TRUE", 选择 reg_rx_reset_n |
| 4 | R/W | PMA_REG_RX_RESET_N | 1'b0:对应于 Parameter 参数值"FALSE", Rx 复位(default)<br>1'b1:对应于 Parameter 参数值"TRUE",正常工作 |
| 3 | R/W | PMA_REG_RX_PD_BIAS_RX_OW | 1'b0:对应于 Parameter 参数值"FALSE",选择内部信号(default)<br>1'b1: 对应于 Parameter 参数值"TRUE", 选择 reg_rx_pd_bias_rx |
| 2 | R/W | PMA_REG_RX_PD_BIAS_RX | 1'b0: 对应于 Parameter 参数值"FALSE", normal work(default)<br>1'b1:对应于 Parameter 参数值"TRUE", rx 内部偏置电路 powerdown |
| 1 | R/W | PMA_REG_RX_SIGDET_CLK_WINDOW | 1'b0:对应于 Parameter 参数值"FALSE",来自内部电 |

| | | | |
|---|---|---|---|
| | | _OW | 路(default)<br>1'b1: 对应于 Parameter 参数值 "TRUE", 选择 reg_rx_sigdet_clk_window |
| 0 | R/W | PMA_REG_RX_SIGDET_CLK_WINDOW | 寄存器配置 reg_rx_sigdet_clk_window，信号检测时钟信号<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |

表 161：PMA 通道配置寄存器描述：pma_rx_reg4，偏移地址 0x404

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_RX_RATE_EN | RX 线速率分频比控制选择，<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>由端口 P_RX_RATE 控制<br>1'b1:对应于 Parameter 参数值"TRUE"<br>由寄存器 PMA_REG_RX_RATE 控制 |
| 6 | R | | reserved，固定值 0 |
| 5:4 | R/W | PMA_REG_RX_RATE | RX 线速率分频比 D 控制寄存器<br>2'b00: 线速率是 PLL 时钟频率的 1/4;<br>对应于 Parameter 参数值"DIV4";<br>对应分频比 8<br>2'b01: 线速率是 PLL 时钟频率的 1/2;<br>对应于 Parameter 参数值"DIV2";<br>对应分频比 4<br>2'b10: 线速率和 PLL 时钟频率相等; (default)<br>对应于 Parameter 参数值"DIV1";<br>对应分频比 2<br>2'b11: 线速率是 PLL 时钟频率的 2 倍;<br>对应于 Parameter 参数值"MUL2";<br>对应分频比 1 |
| 3 | R/W | PMA_REG_RX_BUSWIDTH_EN | enable the Rx datawidth control from register，<br>跟 IP 配置相关<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE" (default) |
| 2:0 | R/W | PMA_REG_RX_BUSWIDTH | Rx databus width，由 IP 配置决定数值<br>bit[1:0]=2'b00: 8-bit，Parameter 参数值"8BIT"<br>bit[1:0]=2'b01:10-bit，Parameter 参数值"10BIT"<br>bit[1:0]=2'b10:16-bit，Parameter 参数值"16BIT"<br>bit[1:0]=2'b11:20-bit，Parameter 参数值"20BIT"<br>bit[2] is reserved |

表 162：PMA 通道配置寄存器描述：pma_rx_reg5，偏移地址 0x405

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:0 | R/W | PMA_REG_RX_RES_TRIM | Rx termination resistor calibration register，默认值 6'b101110: 100 ohm |

表 163：PMA 通道配置寄存器描述：pma_rx_reg6，偏移地址 0x406

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|

| | | | |
|---|---|---|---|
| 7:4 | R/W | PMA_REG_RX_ICTRL_SIGDET | sigdet bias current control register, [1:0] to control sigdet module, [3:2] to control sigdet preamp module,默认值 5 |
| 3:2 | R | | reserved，固定值 0 |
| 1 | R/W | PMA_REG_RX_SIGDET_STATUS_EN | 1'b0:对应于 Parameter 参数值"FALSE",选择内部电路产生(default)<br>1'b1:对应于 Parameter 参数值"TRUE",选择寄存器 reg_rx_sigdet_status 控制 |
| 0 | R | | reserved，固定值 0 |

表 164：PMA 通道配置寄存器描述：pma_rx_reg7，偏移地址 0x407

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_CDR_READY_THD[7:0] | 寄存器配置 reg_cdr_ready_thd 的 bit[7:0]，reg_cdr_ready_thd 默认值 2734, bit[7:0]=0xAE |

表 165：PMA 通道配置寄存器描述：pma_rx_reg8，偏移地址 0x408

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_REG_RX_PCLK_EDGE_SEL | rx pclk edge select，<br>1'b0: 对应于 Parameter 参数值 "POS_EDGE": rx_pdata is clocked out to Tx on the rising edge of rxpclk (default)<br>1: rx_pdata is clocked out to Tx on the falling edge of rxpclk |
| 4 | R | | reserved，固定值 0 |
| 3:0 | R/W | PMA_REG_CDR_READY_THD[11:8] | 寄存器配置 reg_cdr_ready_thd 的 bit[11:8]，reg_cdr_ready_thd 默认值 2734, bit[11:8]=0xA |

表 166：PMA 通道配置寄存器描述：pma_rx_reg9，偏移地址 0x409

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6:5 | R/W | PMA_REG_CDR_READY_CHECK_CTRL | cdr ready 来源选择，固定值 0<br>2'b00:来自 cdr_ready_o 端口(default)；<br>2’b01:来自 ready_reg_once；<br>2’b10:来自 ready_reg;<br>2’b11:reserved |
| 4:3 | R/W | PMA_REG_RX_DCC_IC_RX | rx dcc cml2cmos current dac control，<br>默认值 1 |
| 2 | R | | reserved，固定值 0 |
| 1:0 | R/W | PMA_REG_RX_PIBUF_IC | rx pi buf bandwidth control logic，默认值 1 |

表 167：PMA 通道配置寄存器描述：pma_rx_reg10，偏移地址 0x40a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R | | reserved，固定值 5 |
| 3:2 | R | | reserved，固定值 0 |
| 1:0 | R/W | PMA_REG_RX_ICTRL_TRX | trx global bias current control<br>2’b00: 87.5%,Parameter 参数值"87_5PCT" |

| | | | |
|---|---|---|---|
| | | | 2’b01: 100%,Parameter 参数值"100PCT"(default)<br>2’b10: 112.5%,Parameter 参数值"112_5PCT"<br>2’b11: 125%,Parameter 参数值"125PCT" |

表 168：PMA 通道配置寄存器描述：pma_rx_reg11，偏移地址 0x40b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 1 |
| 5:4 | R/W | PMA_REG_RX_ICTRL_DCC | receiver DCC bias current control<br>2’b00: 87.5%,Parameter 参数值"87_5PCT"<br>2’b01: 100%,Parameter 参数值"100PCT"(default)<br>2’b10: 112.5%,Parameter 参数值"112_5PCT"<br>2’b11: 125%,Parameter 参数值"125PCT" |
| 3:2 | R/W | PMA_REG_RX_ICTRL_PI | phase interpolator path bias current control<br>2’b00: 87.5%,Parameter 参数值"87_5PCT"<br>2’b01: 100%,Parameter 参数值"100PCT"(default)<br>2’b10: 112.5%,Parameter 参数值"112_5PCT"<br>2’b11: 125%,Parameter 参数值"125PCT" |
| 1:0 | R/W | PMA_REG_RX_ICTRL_PIBUF | phase interpolator pre-buffer bias current control<br>2’b00: 87.5%,Parameter 参数值"87_5PCT"<br>2’b01: 100%,Parameter 参数值"100PCT"(default)<br>2’b10: 112.5%,Parameter 参数值"112_5PCT"<br>2’b11: 125%,Parameter 参数值"125PCT" |

表 169：PMA 通道配置寄存器描述：pma_rx_reg12，偏移地址 0x40c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_TXCLK_SEL | txclk 来源选择<br>1'b0:对应于 Parameter 参数值"PLL":select pll clock as txclk(default)<br>1'b1: select rxclk as txclk |
| 6 | R/W | PMA_REG_RX_TX2RX_PLPBK_EN | PMA 近端并行环回使能(寄存器方式)<br>1'b0: 对应于 Parameter 参数值"FALSE": disable(default)<br>1'b1:对应于 Parameter 参数值"TRUE":enable |
| 5 | R/W | PMA_REG_RX_TX2RX_PLPBK_RST_N_EN | enable the tx2rx parallel loop back reset control from register<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4 | R/W | PMA_REG_RX_TX2RX_PLPBK_RST_N | rx tx2rx parallel loop back block reset register, 低电平有效<br>1'b0:对应于 Parameter 参数值"FALSE": reset tx2rx parallel loop back block<br>1'b1:对应于 Parameter 参数值"TRUE": normal operation(default) |
| 3 | R/W | PMA_REG_TX_RATE_EN | TX 线速率分频比控制选择<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>由端口 P_TX_RATE 控制<br>1'b1:对应于 Parameter 参数值"TRUE",<br>由寄存器 PMA_REG_TX_RATE 控制 |

| | | | |
|---|---|---|---|
| 2 | R | | reserved，固定值 0 |
| 1:0 | R | PMA_REG_TX_RATE | TX 线速率分频比 D 控制寄存器<br>2’b00: 线速率是 PLL 时钟频率的 1/4 倍;<br>对应于 Parameter 参数值"DIV4";<br>对应分频比 8<br>2’b01: 线速率和 PLL 时钟频率的 1/2;<br>对应于 Parameter 参数值"DIV2";<br>对应分频比 4<br>2’b10: 线速率和 PLL 时钟频率相等;<br>对应于 Parameter 参数值"DIV1"(default);<br>对应分频比 2<br>2’b11: 线速率是 PLL 时钟频率的 2 倍;<br>对应于 Parameter 参数值" MUL2";<br>对应分频比 1 |

表 170：PMA 通道配置寄存器描述：pma_rx_reg13，偏移地址 0x40d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R/W | PMA_REG_PRBS_CHK_WIDTH_SEL | PRBS check 的 width 的选择<br>2’b00:8b，对应 Parameter 参数值"8BIT"<br>2’b01:10b，对应 Parameter 参数值"10BIT"<br>2’b10:16b，对应 Parameter 参数值"16BIT"<br>2’b11:20b，对应 Parameter 参数值"20BIT"(default) |
| 5 | R/W | PMA_REG_PRBS_CHK_EN | PMA RX PRBS check 使能<br>1'b0: 对应于 Parameter 参数值"FALSE",disabled(default)<br>1'b1:对应于 Parameter 参数值"TRUE",enabled |
| 4:3 | R/W | PMA_REG_PRBS_SEL | PMA RX PRBS 模式选择,默认值 2’b00<br>2’b00: PRBS7，对应 Parameter 参数值"PRBS7"<br>2’b01: PRBS15，对应 Parameter 参数值"PRBS15"<br>2’b10: PRBS23，对应 Parameter 参数值"PRBS23"<br>2’b11: PRBS31，对应 Parameter 参数值"PRBS31" |
| 2 | R/W | PMA_REG_UDP_CHK_EN | BIST UDP check 使能<br>1'b0: 对应于 Parameter 参数值"FALSE":disabled(default)<br>1'b1:对应于 Parameter 参数值"TRUE":enabled |
| 1 | R/W | PMA_REG_RX_ERR_INSERT | rising edge is used to generate on clock cycle pulse<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R/W | PMA_REG_RX_DATA_POLARITY | rx data 极性翻转控制寄存器<br>1'b0: 对应于 Parameter 参数值 "NORMAL": normal(default)<br>1'b1:数据按位取反输出 |

表 171：PMA 通道配置寄存器描述：pma_rx_reg14，偏移地址 0x40e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:3 | R/W | PMA_REG_CDR_PROP_GAIN | proportional gain control: |

| | | | |
|---|---|---|---|
| | | | 3’b000: 1/2^12<br>3’b001: 1/2^11<br>3’b010: 1/2^10<br>3’b011: 1/2^9<br>3’b100: 1/2^8<br>3’b101: 1/2^7<br>3’b110: 1/2^6<br>3’b111: 1/2^5(default) |
| 2 | R/W | PMA_REG_CHK_COUNTER_EN | 校验错误检测计数使能/清零控制<br>1’b0:对应于 Parameter 参数值 ″FALSE″,disable，计数器值清零(default)<br>1’b1:对应于 Parameter 参数值″TRUE″,enable,计数器统计错误 |
| 1 | R/W | PMA_REG_LOAD_ERR_CNT | 校验错误检测计数器 hold 控制<br>1’b0:对应于 Parameter 参数值″FALSE″,计数器值一直更新当前链路检测的错误累计值(default)<br>1’b1:对应于 Parameter 参数值″TRUE″,计数器值保持，链路有错也不再更新 |
| 0 | R/W | PMA_REG_BIST_CHK_PAT_SEL | BIST constant pattern or PRBS pattern selection<br>1'b0:对应于 Parameter 参数值"PRBS",PRBS pattern (default)<br>1’b1:对应于 Parameter 参数值" CONSTANT", constant pattern |

表 172：PMA 通道配置寄存器描述：pma_rx_reg15，偏移地址 0x40f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:3 | R/W | PMA_REG_CDR_INT_GAIN | integral gain control<br>3’b000: 1/2^17<br>3’b001: 1/2^16<br>3’b010: 1/2^15<br>3’b011: 1/2^14<br>3’b100: 1/2^13(default)<br>3’b101: 1/2^12<br>3’b110: 1/2^11<br>3’b111: 1/2^10 |
| 2:0 | R/W | PMA_REG_CDR_PROP_TURBO_GAIN | turbo proportional gain control: (refer to the PI control value)<br>3’b000: 1/2^12<br>3’b001: 1/2^11<br>3’b010: 1/2^10<br>3’b011: 1/2^9<br>3’b100: 1/2^8<br>3’b101: 1/2^7(default)<br>3’b110: 1/2^6<br>3’b111: 1/2^5 |

表 173：PMA 通道配置寄存器描述：pma_rx_reg16，偏移地址 0x410

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R/W | PMA_REG_CDR_INT_SAT_MAX[4:0] | 积分路径最大正偏差，<br>CDR_INT_SAT_MAX[4:0]=5’b00000(default) |
| 2:0 | R/W | PMA_REG_CDR_INT_TURBO_GAIN | turbo integral gain control: (refer to the PI control value)<br>3’b000: 1/2^17<br>3’b001: 1/2^16<br>3’b010: 1/2^15<br>3’b011: 1/2^14<br>3’b100: 1/2^13<br>3’b101: 1/2^12(default)<br>3’b110: 1/2^11<br>3’b111: 1/2^10 |

表 174：PMA 通道配置寄存器描述：pma_rx_reg17，偏移地址 0x411

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R/W | PMA_REG_CDR_INT_SAT_MIN[2:0] | 积分路径最大负偏差，<br>CDR_INT_SAT_MIN[2:0]=3’b111(default) |
| 4:0 | R/W | PMA_REG_CDR_INT_SAT_MAX[9:5] | 积分路径最大正偏差，<br>CDR_INT_SAT_MAX[9:5]=5’b11000(default) |

表 175：PMA 通道配置寄存器描述：pma_rx_reg18，偏移地址 0x412

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6:0 | R/W | PMA_REG_CDR_INT_SAT_MIN[9:3] | 积分路径最大负偏差，<br>CDR_INT_SAT_MIN [9:3] =7’b0011111(default) |

表 176：PMA 通道配置寄存器描述：pma_rx_reg19，偏移地址 0x413

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6 | R/W | PMA_REG_CDR_RX_PI_FORCE_SEL | cdr rx PI control force value selection.<br>1’b0: rx pi ctrl using the accumulator output (default)<br>1’b1: rx pi ctrl using the force data(bypass CDR) |
| 5 | R/W | PMA_REG_CDR_LOCK_RST_OW | cdr lock counter reset overwrite<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4 | R/W | PMA_REG_CDR_LOCK_RST | cdr lock counter reset，high valid<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE":reset |
| 3 | R/W | PMA_REG_CDR_PROP_RST_OW | cdr proportional path reset overwrite<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2 | R/W | PMA_REG_CDR_PROP_RST | cdr proportional path reset，high valid<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE":reset |
| 1 | R/W | PMA_REG_CDR_INT_RST_OW | cdr integral path reset overwrite |

| | | | |
|---|---|---|---|
| | | | 1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R/W | PMA_REG_CDR_INT_RST | cdr integral path reset，high valid<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE":reset |

表 177：PMA 通道配置寄存器描述：pma_rx_reg20，偏移地址 0x414

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_CDR_RX_PI_FORCE_D | cdr rx PI control force data，取值范围 0~255，默认值 0 |

表 178：PMA 通道配置寄存器描述：pma_rx_reg21，偏移地址 0x415

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_CDR_INT_SAT_DET_EN | Integral path saturation detection enable:<br>1'b0:对应于 Parameter 参数值"FALSE":disable<br>1'b1:对应于 Parameter 参数值"TRUE":enable (defaule) |
| 6 | R/W | PMA_REG_CDR_LOCK_OW | cdr lock detection (cdr_ready) overwrite enable<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5 | R/W | PMA_REG_CDR_LOCK_VAL | cdr lock detection overwrite value<br>1'b0:对应于 Parameter 参数值"FALSE" (defaule)<br>1'b1:对应于 Parameter 参数值"TRUE":reset |
| 4:3 | R/W | PMA_REG_CDR_TURBO_MODE_TIMER | 2’b00:turbo_mode time equal to the lock time<br>2’b01:turbo_mode time 3/4 of the lock time(defaule)<br>2’b10:turbo_mode time 1/2 of the lock time<br>2’b11:turbo_mode time 1/4 of the lock time |
| 2:0 | R/W | PMA_REG_CDR_LOCK_TIMER | cdr lock detection pseudo timer control (for 312.5MHz clock)<br>3’b000:对应于 Parameter"0_8U", 256cycles<br>3’b001:对应于 Parameter"1_2U",384cycles (PCIE default)<br>3’b010:对应于 Parameter"1_6U",512cycles<br>3’b011:对应于 Parameter"2_4U",768cycles<br>3’b100:对应于 Parameter"3_2U",1024cycles<br>3’b101:对应于 Parameter"4_8U",1536cycles<br>3’b110:对应于 Parameter"12_8U",4096cycles<br>3’b111:对应于 Parameter"25_6U",8191cycles (others default) |

表 179：PMA 通道配置寄存器描述：pma_rx_reg22，偏移地址 0x416

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | reserved，固定值 0 |
| 2 | R/W | PMA_REG_CDR_TURBO_GAIN_AUTO | Turbo Gain 选择信号 |

| | | | |
|---|---|---|---|
| | | | 1'b0: 对应于 Parameter 参数值 "FALSE", cdr_turbo_prop_gain_sel 直接来自 reg_cdr_turbo_prop_gain_sel，cdr_turbo_int_gain_sel 直接来自 reg_cdr_turbo_int_gain_sel (default)<br>1'b1:对应于 Parameter 参数值"TRUE",内部电路产生 |
| 1 | R/W | PMA_REG_CDR_GAIN_AUTO | Gain 选择信号<br>1'b0: 对应于 Parameter 参数值 "FALSE", cdr_prop_gain_sel 直接来自 reg_cdr_prop_gain_sel，cdr_int_gain_sel 直接来自 reg_cdr_int_gain_sel (default)<br>1'b1:对应于 Parameter 参数值"TRUE",内部电路产生 |
| 0 | R/W | PMA_REG_CDR_SAT_AUTO_DIS | cdr_sat_max 选择控制信号<br>1'b0:对应于 Parameter 参数值"FALSE",选择内部电路产生信号<br>1'b1:对应于 Parameter 参数值"TRUE", cdr_sat_max 直接来自 reg_cdr_sat_max，cdr_sat_min 直接来自 reg_cdr_sat_min(default) |

表 180：PMA 通道配置寄存器描述：pma_rx_reg23，偏移地址 0x417

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_CDR_PI_CTRL_RST_OW | cdr pi control reset overwrite，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 6 | R/W | PMA_REG_CDR_PI_CTRL_RST | cdr pictrl reset register，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5 | R/W | PMA_REG_CDR_SAT_DET_STATUS_RESET_EN | When the cdr saturation is detected, reset the cdr:<br>1'b0: 对应于 Parameter 参数值 "FALSE",disable(default)<br>1'b1:对应于 Parameter 参数值"TRUE", enable |
| 4 | R/W | PMA_REG_CDR_SAT_DET_STATUS_EN | Enable cdr saturation status detection:<br>1'b0: 对应于 Parameter 参数值 "FALSE",disable(default)<br>1'b1:对应于 Parameter 参数值"TRUE": enable |
| 3:0 | R | | reserved，固定值 0 |

表 181：PMA 通道配置寄存器描述：pma_rx_reg24，偏移地址 0x418

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6:5 | R/W | PMA_REG_CDR_SAT_DET_TIMER | 2'b00: 64 out ot 1024 cycles saturation detected is reckoned as saturation<br>2'b01: 128 out ot 1024 cycles saturation detected is reckoned as saturation<br>2'b10: 256 out ot 1024 cycles saturation |

| | | | |
|---|---|---|---|
| | | | detected is reckoned as saturation(default)<br>2'b11: 512 out ot 1024 cycles saturation detected is reckoned as saturation |
| 4 | R/W | PMA_REG_CDR_SIGDET_STATUS_DIS | Disable the sigdet_status.<br>1'b0:对应于 Parameter 参数值"FALSE" (default)<br>1'b1:对应于 Parameter 参数值"TRUE". |
| 3 | R/W | PMA_REG_CDR_SAT_DET_STICKY_RST_OW | cdr saturation detection status sticky reset overwrite，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2 | R/W | PMA_REG_CDR_SAT_DET_STICKY_RST | cdr saturation detection status sticky reset, active high.<br>1'b0:对应于 Parameter 参数值"FALSE", disable(default)<br>1'b1:对应于 Parameter 参数值"TRUE": reset. |
| 1 | R/W | PMA_REG_CDR_SAT_DET_RST_OW | cdr saturation detection reset overwrite，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R/W | PMA_REG_CDR_SAT_DET_RST | cdr saturation detection reset，active high.<br>1'b0:对应于 Parameter 参数值"FALSE", disable(default)<br>1'b1:对应于 Parameter 参数值"TRUE", reset |

表 182：PMA 通道配置寄存器描述：pma_rx_reg25，偏移地址 0x419

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_CDR_STATUS_FIFO_EN | Enable signal of cdr status fifo<br>1'b0: 对应于 Parameter 参数值"FALSE": disabled<br>1'b1: 对应于 Parameter 参数值"TRUE":enabled(default) |
| 6:3 | R | | reserved，固定值 0 |
| 2 | R/W | PMA_REG_CDR_TURBO_MODE_EN | cdr turbo mode enable:<br>1'b0: 对应于 Parameter 参数值"FALSE": disabled<br>1'b1: 对应于 Parameter 参数值"TRUE":enabled(default) |
| 1 | R/W | PMA_REG_CDR_SAT_DET_STATUS_OW | cdr saturation detection status overwrite enabel，固定值 0<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 0 | R/W | PMA_REG_CDR_SAT_DET_STATUS_VAL | register for cdr saturation detection status overwrite<br>1'b0:对应于 Parameter 参数值"FALSE", disable(default)<br>1'b1:对应于 Parameter 参数值"TRUE", reset |

表 183：PMA 通道配置寄存器描述：pma_rx_reg26，偏移地址 0x41a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R/W | PMA_REG_OOB_COMWAKE_GAP_MIN[4:0] | Minimum length threshold for a COMWAKE signal gap. (4/75M~53ns)<br>默认值 3 |
| 2:0 | R/W | PMA_REG_PMA_TEST_SEL | Select which signal connected to fifo for test<br>3'b000: cdr pictrl value(default)<br>3'b001: cdr int data<br>others reserved |

表 184：PMA 通道配置寄存器描述：pma_rx_reg27，偏移地址 0x41b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6:1 | R/W | PMA_REG_OOB_COMWAKE_GAP_MAX | Maximum length threshold for a COMWAKE signal gap. (12/75M~160ns)<br>默认值 11 |
| 0 | R/W | PMA_REG_OOB_COMWAKE_GAP_MIN[5] | Minimum length threshold for a COMWAKE signal gap. (4/75M~53ns)<br>默认值 0 |

表 185：PMA 通道配置寄存器描述：pma_rx_reg28，偏移地址 0x41c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_OOB_COMINIT_GAP_MIN | Minimum length threshold for a COMINIT signal gap. (16/75M~213ns),默认值 15 |

表 186：PMA 通道配置寄存器描述：pma_rx_reg29，偏移地址 0x41d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_OOB_COMINIT_GAP_MAX | Maximum length threshold for a COMINIT signal gap. (36/75M~480ns) ,默认值 35 |

表 187：PMA 通道配置寄存器描述：pma_rx_reg30，偏移地址 0x41e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_REG_RX_SYNC_RST_N | rx sync module reset register<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE"(default) |
| 4 | R/W | PMA_REG_RX_SYNC_RST_N_EN | rx sync module reset overwrite<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 3 | R/W | PMA_REG_COMINIT_STATUS_CLEAR | 清除电路监测到的 cominit，高电平清零，<br>默认值 0 |
| 2 | R/W | PMA_REG_COMWAKE_STATUS_CLEAR | 清除电路监测到的 comwake，高电平清零<br>默认值 0 |
| 1:0 | R | | reserved，固定值 1 |

表 188：PMA 通道配置寄存器描述：pma_rx_reg31，偏移地址 0x41f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_REG_RX_SATA_COMWAKE | 1’b0:对应于 Parameter 参数值"FALSE",<br>COMWAKE signal is not detected(default)<br>1’b1:对应于 Parameter 参数值"TRUE",<br>COMWAKE signal is detected |
| 4 | R/W | PMA_REG_RX_SATA_COMWAKE_OW | rx COMWAKE signal in sata mode overwrite:<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 3 | R/W | PMA_REG_RX_SATA_COMINIT | 1’b0: 对应于 Parameter 参数值"FALSE",<br>COMINIT signal is not detected(default)<br>1’b1:对应于 Parameter 参数值"TRUE",<br>COMINIT signal is detected |
| 2 | R/W | PMA_REG_RX_SATA_COMINIT_OW | rx COMINIT signal in sata mode overwrite:<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 1:0 | R | | reserved，固定值 0 |

表 189：PMA 通道配置寄存器描述：pma_rx_reg32，偏移地址 0x420

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_RX_SLIP_EN | 1’b0:对应于 Parameter 参数值"FALSE",<br>cdr demux works normally(default)<br>1'b1:对应于 Parameter 参数值"TRUE",<br>bypass cdr demux |
| 6:3 | R/W | PMA_REG_RX_SLIP_SEL | slip output selection signal based on counter value of slip control,默认值 0 |
| 2 | R/W | PMA_REG_RX_SLIP_SEL_EN | overwrite enable of rx slip<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 1 | R | | reserved，固定值 0 |
| 0 | R/W | PMA_REG_RX_DCC_DISABLE | rx dcc disable control:<br>1'b0:对应于 Parameter 参数值"FALSE"，<br>rx dcc is enable (default)<br>1'b1:对应于 Parameter 参数值"TRUE",<br>rx dcc is disable. |

表 190：PMA 通道配置寄存器描述：pma_rx_reg33，偏移地址 0x421

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_REG_RX_SIGDET_STATUS | rx signal detection status:<br>1'b0:对应于 Parameter 参数值"FALSE",<br>no signal detected (default)<br>1'b1:对应于 Parameter 参数值"TRUE",<br>input signal is detected |
| 4 | R | | reserved，固定值 0 |
| 3 | R/W | PMA_REG_RX_SIGDET_FSM_RST_N | rx signal status post process fsm resetn:<br>1'b0:对应于 Parameter 参数值"FALSE" |

| | | | |
|---|---|---|---|
| | | | 1'b1:对应于 Parameter 参数值"TRUE"(default) |
| 2:0 | R/W | PMA_REG_RX_SIGDET_STATUS_SEL | rx signal detection status signals selection:<br>3'b000: channel 1 (comparator based signal detector)<br>3'b001: channel 2 (comparator based signal detector+ check window filter)<br>3'b010: channel 3 (slicer based signal detector)<br>3'b011: channel1 \|\| channel2<br>3'b100: channel1 \|\| channel3<br>3'b101: channel1 \|\| channel2 \|\| channel3 \|\| channel4 (default)<br>3'b110: channel2 \|\| channel3<br>3'b111: channel 4 |

表 191：PMA 通道配置寄存器描述：pma_rx_reg34，偏移地址 0x422

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_RX_SIGDET_CH2_SEL | rx signal detect channel 2 input signal selection.<br>1'b0: the RC filtered comparison signal is sent to detect channel 2 (default)<br>1'b1: the comparison signal is directly sent to signal detect channel 2 |
| 6 | R/W | PMA_REG_RX_SIGDET_PULSE_EXT | signal pulse extention enable for rx signal detection.<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 5:4 | R/W | PMA_REG_RX_SIGDET_GRM | glitch remove setting for rx signal detection.<br>默认值 2'b00 |
| 3:0 | R/W | PMA_REG_RX_SIGDET_VTH | RX 单端峰峰值阀值控制，HSSTLP IP 可配置：<br>bit[2:0]=3'b000: reserved<br>bit[2:0]=3'b001: reserved<br>bit[2:0]=3'b010: Parameter 参数值"27MV"(default)<br>bit[2:0]=3'b011: Parameter 参数值"36MV"<br>bit[2:0]=3'b100: Parameter 参数值"45MV"<br>bit[2:0]=3'b101: Parameter 参数值"54MV"<br>bit[2:0]=3'b110: Parameter 参数值"63MV"<br>bit[2:0]=3'b111: Parameter 参数值"72MV"<br>Bit[3] is reserved，固定值 0<br>阀值设置的原则请参考下面的备注。 |

**注**：PMA_REG_RX_SIGDET_VTH 阀值设置的原则：

1.确保输入有效信号峰峰值大于阀值，即当输入有效信号的时候，检测端口 P_RX_SIGDET_STATUS 的值应一直保持为 1。

2.确保 RX 引入的噪声(即不输入有效信号时)小于阀值，即当不输入有效信号的时候，检测端口 P_RX_SIGDET_STATUS 的值应一直保持为 0。

在不清楚单板噪声情况下，当不输入有效信号的时候，把阀值扫描一遍，确定阀值大小。

根据数据手册要求，差分输入峰峰值电压最小为 150mV，理论上对应的单端峰峰值电压也有 75mV，因此，建议阀值设置为 45mV，能满足一般的场景。

假如实际场景有效信号峰峰值电压远大于阀值，也可以把阀值提高。

| |
|---|
| 假如实际场景 RX 引入的噪声比较小，并且有效信号峰峰值电压比较小，也可以把阀值降低一点。 |

表 192：PMA 通道配置寄存器描述：pma_rx_reg35，偏移地址 0x423

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R/W | PMA_REG_RX_SIGDET_CHK_WINDOW_EN | if high, sigdet fsm use check window to filter sigdet otherwise send out directly.<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE"(default) |
| 4:0 | R/W | PMA_REG_RX_SIGDET_CH2_CHK_WINDOW | channel 2 sigdet filter check window is 1 cycle to 32 cycles configurable.默认值 3 |

表 193：PMA 通道配置寄存器描述：pma_rx_reg36，偏移地址 0x424

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R/W | PMA_REG_RX_SIGDET_OOB_DET_COUNT_VAL[2:0] | counter value of sigdet in oob detection mode, 默认值 0 |
| 4 | R/W | PMA_REG_SLIP_FIFO_INV | Slip fifo clock domain edge select signal.<br>1’b0: 对应于 Parameter 参数值"POS_EDGE"(default)<br>1’b1:对应于 Parameter 参数值"NEG_EDGE" |
| 3 | R/W | PMA_REG_SLIP_FIFO_INV_EN | owerwrite enable of Slip fifo clock domain edge select<br>1'b0: 对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2:0 | R/W | PMA_REG_RX_SIGDET_NOSIG_COUNT_SETTING | counter of consecutive clock cycls during which no signal is detected.<br>3’b000: nosig_count_timeout=8’d0<br>3’b001: nosig_count_timeout=8’d3<br>3’b010: nosig_count_timeout=8’d7<br>3’b011: nosig_count_timeout=8’d15<br>3’b100: nosig_count_timeout=8’d31(default)<br>3’b101: nosig_count_timeout=8’d63<br>3’b110: nosig_count_timeout=8’d127<br>3’b111: nosig_count_timeout=8’d255 |

表 194：PMA 通道配置寄存器描述：pma_rx_reg37，偏移地址 0x425

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | reserved，固定值 0 |
| 4:2 | R/W | PMA_REG_RX_SIGDET_4OOB_DET_SEL | It’s for oob application.<br>rx signal detection status signals selection:<br>3’b000: channel 1 (comparator based signal detector)<br>3’b001: channel 2 (comparator based signal detector+ check window filter)<br>3’b010: channel 3 (slicer based signal detector)<br>3’b011: channel1 \|\| channel2 |

| | | | |
|---|---|---|---|
| | | | 3’b100: channel1 || channel3<br>3’b101: channel1 || channel2 || channel3 || channel4<br>3’b110: channel2 || channel3<br>3’b111: channel 4(default) |
| 1:0 | R/W | PMA_REG_RX_SIGDET_OOB_DET_COUNT_VAL [4:3] | counter value of sigdet in oob detection mode,默认值 0 |

表 195：PMA 通道配置寄存器描述：pma_rx_reg38，偏移地址 0x426

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R/W | PMA_REG_RX_OOB_DETECTOR_PD_OW | rx oob detector powerdown overwrite<br>1'b0:对应于 Parameter 参数值"FALSE", use FSM output signal(default)<br>1'b1:对应于 Parameter 参数值"TRUE", use reg_rx_oob_detector_pd |
| 6 | R/W | PMA_REG_RX_OOB_DETECTOR_RESET_N | rx oob detector reset register, low effect<br>1'b0:对应于 Parameter 参数值"FALSE", reset rx oob detector(default)<br>1'b1:对应于 Parameter 参数值"TRUE", normal operation |
| 5 | R/W | PMA_REG_RX_OOB_DETECTOR_RESET_N_OW | Enable the oob detector reset control from register<br>1'b0: 对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 4:1 | R/W | PMA_REG_RX_SIGDET_IC_I | rx signal detector mux and comparator current control,默认值 10 |
| 0 | R | | reserved，固定值 0 |

表 196：PMA 通道配置寄存器描述：pma_rx_reg39，偏移地址 0x427

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5:4 | R/W | PMA_REG_RX_EQ1_R_SET_TOP | 2’b00: 150 ohm(default)<br>2’b01: 110 ohm<br>其他值: reserved |
| 3 | R/W | PMA_REG_ANA_RX_EQ2_R_SET_FB_O_SEL | 1'b0:对应于 Parameter 参数值"FALSE"，手动调整 EQ2 的值，来自于 PMA_REG_RX_EQ2_R_SET_FB<br>1'b1:对应于 Parameter 参数值"TRUE"，自适应调整 EQ2 值(default) |
| 2 | R/W | PMA_REG_ANA_RX_EQ1_R_SET_FB_O_SEL | 1'b0:对应于 Parameter 参数值"FALSE"，手动调整 EQ1 的值，来自于 PMA_REG_RX_EQ1_R_SET_FB<br>1'b1:对应于 Parameter 参数值"TRUE"，自适应调整 EQ1 值(default) |
| 1 | R/W | PMA_REG_RX_LS_MODE_EN | 寄存器配置低速模式使能信号<br>1’b0:对应于 Parameter 参数值"FALSE" 关闭低速模式(default) |

| | | | |
|---|---|---|---|
| | | | 1’b1: 对应于 Parameter 参数值"TRUE" 开启低速模式 |
| 0 | R/W | PMA_REG_RX_OOB_DETECTOR_PD | rx oob detector powerdown:<br>1’b0:对应于 Parameter 参数值"ON" poweron rx oob detector(default)<br>1:powerdown rx oob detector |

表 197：PMA 通道配置寄存器描述：pma_rx_reg40，偏移地址 0x428

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:4 | R/W | PMA_REG_RX_EQ1_C_SET_FB | Eq1 ac cap setting，默认值 0 |
| 3:0 | R/W | PMA_REG_RX_EQ1_R_SET_FB | EQ1 设置值，默认值 15，手动调整时有效，0.5dB/step<br>调整的时候，EQ1 和 EQ2 设置值要相等，相当于 EQ 值 1dB/step |

表 198：PMA 通道配置寄存器描述：pma_rx_reg41，偏移地址 0x429

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7 | R | | reserved，固定值 0 |
| 6:3 | R/W | PMA_REG_RX_EQ2_R_SET_FB | EQ2 设置值，默认值 0，手动调整时有效，0.5dB/step<br>调整的时候，EQ1 和 EQ2 设置值要相等，相当于 EQ 值 1dB/step |
| 2:1 | R/W | PMA_REG_RX_EQ2_R_SET_TOP | 2’b00: 150 ohm(default)<br>2’b01: 110 ohm<br>其他值: reserved |
| 0 | R/W | PMA_REG_RX_EQ1_OFF | Shut off equalization for 1st stage of EQ1<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |

表 199：PMA 通道配置寄存器描述：pma_rx_reg42，偏移地址 0x42a

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:5 | R | | reserved，固定值 0 |
| 4 | R/W | PMA_REG_RX_EQ2_OFF | Shut off equalization for 2nd stage of EQ2<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 3:0 | R/W | PMA_REG_RX_EQ2_C_SET_FB | Eq2 ac cap setting，默认值 0 |

表 200：PMA 通道配置寄存器描述：pma_rx_reg43，偏移地址 0x42b

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R/W | PMA_REG_RX_ICTRL_EQ | Eq base current setting.<br>2’b00: 87.5%<br>2’b01: 100%<br>2’b10: 112.5%(default)<br>2’b11: 125% |
| 5:0 | R/W | PMA_REG_EQ_DAC | Eq dc offset current dac setting，默认值 0 |

表 201：PMA 通道配置寄存器描述：pma_rx_reg44，偏移地址 0x42c

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:2 | R | | reserved，固定值 0 |

| | | | |
|---|---|---|---|
| 1 | R/W | PMA_REG_EQ_DC_CALIB_SEL | Dc offset calib sel<br>1'b0:对应于 Parameter 参数值"FALSE",<br>EQ negative output is selected for calib(default)<br>1'b1:对应于 Parameter 参数值"TRUE",<br>EQ positive output is selected for calib |
| 0 | R/W | PMA_REG_EQ_DC_CALIB_EN | Dc 校正使能信号<br>1'b0:对应于 Parameter 参数值"FALSE", disable<br>1'b1: 对应于 Parameter 参数值"TRUE",enable(default) |

表 202：PMA 通道配置寄存器描述：pma_rx_reg45，偏移地址 0x42d

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_RX_RESERVED_337_330 | reg_rx_config_reserved，默认值 0 |

表 203：PMA 通道配置寄存器描述：pma_rx_reg46，偏移地址 0x42e

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_RX_RESERVED_345_338 | reg_rx_config_reserved，默认值 0 |

表 204：PMA 通道配置寄存器描述：pma_rx_reg47，偏移地址 0x42f

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_RX_RESERVED_353_346 | reg_rx_config_reserved，跟 IP 配置相关 |

表 205：PMA 通道配置寄存器描述：pma_rx_reg48，偏移地址 0x430

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_REG_RX_RESERVED_361_354 | reg_rx_config_reserved，默认值 0 |

表 206：PMA 通道配置寄存器描述：pma_rx_reg49，偏移地址 0x431

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R/W | PMA_CTLE_REG_INIT_DAC_I[1:0] | ctle 自适应 dac 初始值，默认值 0 |
| 5 | R/W | PMA_CTLE_REG_HOLD_I | 累加器保持使能信号<br>1'b0:对应于 Parameter 参数值"FALSE",<br>累加器正常工作(default)<br>1'b1:对应于 Parameter 参数值"TRUE"<br>保持当前状态 |
| 4 | R/W | PMA_CTLE_REG_FORCE_SEL_I | 选择配置信号<br>1'b0:对应于 Parameter 参数值"FALSE",<br>输出自适应结果(default)<br>1'b1:对应于 Parameter 参数值"TRUE"<br>输出外部寄存器 pma_rx_reg49[3:0] |
| 3:0 | R/W | PMA_CTLE_CTRL_REG_I | 寄存器配置的增益调整配置值，默认值 0 |

表 207：PMA 通道配置寄存器描述：pma_rx_reg50，偏移地址 0x432

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R/W | PMA_CTLE_REG_THRESHOLD_I[1:0] | 自使用模块 lock_detect 模块需要的门限值,默认值 3072，bit[1:0]=0(default) |
| 5:3 | R/W | PMA_CTLE_REG_SHIFTER_GAIN_I | 初始增益设置，默认值 1 |
| 2 | R/W | PMA_CTLE_REG_POLARITY_I | CTLE 模块输入极性指示信号 |

| | | | |
|---|---|---|---|
| | | | 1'b0:对应于 Parameter 参数值"FALSE"，<br>不做极性反转(default)<br>1'b1:对应于 Parameter 参数值"TRUE",<br>输入信号做极性反转 |
| 1:0 | R/W | PMA_CTLE_REG_INIT_DAC_I[3:2] | ctle 自适应 dac 初始值,默认值 0 |

表 208：PMA 通道配置寄存器描述：pma_rx_reg51，偏移地址 0x433

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R/W | PMA_CH_CTLE_REG_THRESHOLD_I[9:2] | 自使用模块 lock_detect 模块需要的门限值，，默认值 3072，bit[9:2]=0(default) |

表 209：PMA 通道配置寄存器描述：pma_rx_reg52，偏移地址 0x434

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:3 | R | | recerved，固定值 0 |
| 2 | R/W | PMA_REG_RX_RES_TRIM_EN | Enable rx termination resistor calibration control from register<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE"(default) |
| 1:0 | R/W | PMA_CTLE_REG_THRESHOLD_I[11:10] | 自使用模块 lock_detect 模块需要的门限值，，默认值 3072，bit[11:10]=2’b11(default) |

表 210：PMA 通道配置寄存器描述：pma_rx_reg53，偏移地址 0x435

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:6 | R | | reserved，固定值 0 |
| 5 | R | | pma 中断，1:中断有效，pma_prbs_err |
| 4 | R/W | PMA_CFG_CTLE_ADP_RSTN | 寄存器设置 pma_lane_reg53[4]<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE"(default) |
| 3 | R/W | PMA_INT_PMA_RX_CLR_0 | pma 中断清空<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 2 | R/W | PMA_INT_PMA_RX_MASK_0 | pma 中断 mask<br>1'b0:对应于 Parameter 参数值"FALSE"(default)<br>1'b1:对应于 Parameter 参数值"TRUE" |
| 1 | R/W | PMA_CFG_RX_PMA_RSTN | 寄存器设置 pma_lane_reg53[1]<br>1'b0:对应于 Parameter 参数值"FALSE"<br>1'b1:对应于 Parameter 参数值"TRUE"(default) |
| 0 | R/W | PMA_CFG_RX_LANE_POWERUP | 寄存器设置 pma_lane_reg53[0]<br>1'b0:对应于 Parameter 参数值"OFF"<br>1'b1:对应于 Parameter 参数值"ON"(default) |

表 211：PMA 通道配置寄存器描述：pma_rx_reg54，偏移地址 0x436

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | REG_RX_ERR_COUNTER[7:0] | PMA PRBS checker 中的校验错误计数器<br>REG_RX_ERR_COUNTER[7:0] |

表 212：PMA 通道配置寄存器描述：pma_rx_reg55，偏移地址 0x437

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | REG_RX_ERR_COUNTER[15:8] | PMA PRBS checker 中的校验错误计数器 REG_RX_ERR_COUNTER[15:8] |

表 213：PMA 通道配置寄存器描述：pma_rx_reg56，偏移地址 0x438

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | REG_RX_ERR_COUNTER[23:16] | PMA PRBS checker 中的校验错误计数器 REG_RX_ERR_COUNTER[23:16] |

表 214：PMA 通道配置寄存器描述：pma_rx_reg57，偏移地址 0x439

| Bits | R/W | 对应 Parameter 名 | 描述 |
|---|---|---|---|
| 7:0 | R | REG_RX_ERR_COUNTER[31:24] | PMA PRBS checker 中的校验错误计数器 REG_RX_ERR_COUNTER[31:24]计数器累加到最大值后，会重新回到 0 值，再累加。 |

# 六、免责声明

## 版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

## 免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。