Logos2 系列 FPGA 模数转换模块（ADC）用户指南

(UG040009, V1.3)

(2021.02.25)

深圳市紫光同创电子有限公司

版权所有侵权必究

文档版本修订记录

版本号	发布日期	修订记录
V0.1	2020/3/4	初始版本
V1.0	2020/5/14	修改 VCC_CRAM/VCC_DRM 寄存器地址，对告警控制寄存器列表增加说明
V1.1	2020/6/2	增加了 ADC_A/ADC_B 在多通道扫描情况下，对 Unipolar 和 Bipolar 支持的说明
V1.2	2021/1/25	修正部分表述问题，修改 ADC 端口列表、ADC 输入模式；补充工作模式说明；补充主动控制模式说明；修改补充图 1、图 16、图 18 中说明，补充温度监测说明，补充用户模式下采样与 APB 读取时间说明；对部分图表进行修正补充；增加了设计样例；增加不支持 gain error calibration 和多通道切换时模式也切换的说明，删除文中部分关于 gain error 的表述；补充读写时序说明，添加默认值，补充读写时序说明；去除性能指标说明，添加 LOADSC_N 端口说明及 31h 寄存器说明，修改电压输入标准值为±5%，增加 9.4 的使用说明
V1.3	2021/02/25	补充 ALARM 接口各 bit 位说明，补充保留寄存器的说明

名词术语解释

Abbreviations 缩略语	Full Spelling 英文全拼	Chinese Explanation 中文解释
ADC	Analog to Digital Converter	模数转换器
SNR	Signal to Noise Ratio	信噪比
DNL	Differential Nonlinearity	差分非线性
INL	Integral Nonlinearity	积分非线性
DRP	Dynamic Reconfiguration Port	动态重配端口
MSPS	Mega sample per second	每秒百万次采样
VFS	Voltage full swing	满量程电压
APB	Advanced Peripheral Bus	先进外围总线
JTAG	Joint Test Action Group	联合测试工作组
LSB	Least Significant Bit	最低有效位

目录

一、 总体介绍 1

二、 详细介绍 2

（一） ADC 结构框图 2
（二） 功能特性列表 2
（三） ADC 端口描述 3
（四） ADC 输入模式 5
（五） ADC 信号转换 6
（六） 温度监测 7
1. 超温告警功能 8
2. 温度校准功能 9
（七） 电源电压监测 9
（八） 寄存器说明 10
1. 控制寄存器（Control Registers） 11
2. 状态寄存器（Status Registers） 17
（九） ADC 工作模式 18
1. 上电模式（Power Up Mode） 19
2. 序列扫描模式（Scan Sequence Mode） 20
3. 工作模式说明 21
4. 使用说明 22
（十） ADC 的 JTAG 和 APB 接口 23
1. ADC JTAG 读写时序 23
2. ADC APB 读写时序 24
3. 用户模式下采样与 APB 读取时间说明 25

免责声明 27

图目录

图 1 ADC 结构框图 2
图 2 GTP_ADC_E2 接口图 3
图 3 UNIPOLAR 模式输入示意图 5
图 4 BIPOLAR 模式伪差分输入示意图 5
图 5 BIPOLAR 模式全差分输入示意图 6
图 6 UNIPOLAR 模式下 ADC 模数转换图 6
图 7 BIPOLAR 模式下 ADC 模数转换图 7
图 8 温度传感器转换特性 8
图 9 超温告警功能简介 8
图 10 温度 OFFSET 校准示意图 9
图 11 理想电压传感器转换特性 10
图 12 寄存器接口 11
图 13 配置寄存器 BIT 分配 12
图 14 扫描控制寄存器 BIT 分配 15
图 15 温度检测控制寄存器 BIT 分配 16
图 16 状态寄存器数据结构示意图 18
图 17 ADC 模数转换时序图 19
图 18 ADC_A/B 下电再上电工作时序图 19
图 19 EVENT_DRV 信号在主动控制模式下的作用 21
图 20 主动控制模式修改 SEQUENCE REGISTERS 功能流程图 22
图 21 N_SEQ 功能实现的流程以及波形示意 22
图 22 JTAG 动态重配端口时序图 23
图 23 APB 写寄存器时序图 24
图 24 APB 读寄存器时序图 24
图 25 CLKDIV_RATIO=2 时数据可采样时间区间示意图 25

表目录

表 1 ADC 功能特性列表 2
表 2 GTP_ADC_E2 端口列表 3
表 3 ADC 输入模拟信号表 6
表 4 电压传感器监测的典型电压 10
表 5 控制寄存器地址描述 11
表 6 配置寄存器列表 12
表 7 OT 信号防抖动计数器 14
表 8 时钟分频控制 14
表 9 扫描控制寄存器列表 15
表 10 扫描控制专用通道 BIT 映射关系 16
表 11 告警控制寄存器列表 16
表 12 状态寄存器列表 17
表 13 JTAG 操作指令 23
表 14 满足数据可采样的时钟分频和 DCLK 频率表 25

一、 总体介绍

Logos2 系列 FPGA 产品提供了一个包括 2 个 12bit SAR-ADC 资源的模数转换模块，两个 ADC 资源共用 17 个外部输入端口，其中有 16 对模拟输入引脚与 IOB 复用，1 对是专用模拟输入引脚。17 对外部输入端口的扫描方式由 FPGA 灵活控制，用户可以通过用户逻辑读写 ADC 的控制寄存器，读 ADC 的状态寄存器。同时 ADC 还可实时监测 4 组内部电压，及内置温度传感器用于实时检测芯片片上温度 Tj，并根据预设阈值，输出超温告警。

下面列出 ADC 的一些参数：

- 分辨率：12-bits；
- 采样率：1MSPS；
- 17 对外部模拟通道，其中有 16 对模拟输入通道与 IOB 复用，1 对是专用模拟输入通道；
- ADC 内部及外部参考电压 VREF 为 1.255V；
- ADC 供电电压为 1.8V；
- 集成温度传感器，精度范围在 ±4℃（–40°C≤ Tj ≤100°C），±6℃（100°C≤ Tj ≤125 ℃）；
- 集成电源电压传感器。

二、 详细介绍

（一） ADC 结构框图




图 1 ADC 结构框图

ADC 包含 17 对用户可连接的模拟输入通道（其中 VAUX[31:0]与 IOB 复用，VA[1:0]为专用模拟输入通道）。VAUX[1] 、VAUX [0]分别对应通道 0 的正、负端，以此类推，VAUX[31]、VAUX [30]分别对应通道 15 的正、负端。具体端口及描述见表 2 GTP_ADC_E2 端口列表。

上图 1 中，ADC_ANALOG 模块采样输入的模拟信号将其转换为 12bit 数据传输给 ADC_LOGIC 模块，用户可以通过 APB 接口读写 ADC_LOGIC 中的寄存器，从而控制 ADC 的工作模式，读取 ADC 的状态和转换值。

（二） 功能特性列表

表 1 ADC 功能特性列表

功能	描述
Jtag 访问寄存器	用户可通过JDRP（Jtag Dynamic Reconfiguration Port）方式访问寄存器，对寄存器进行操作
APB 访问寄存器	用户可通过 APB 方式对寄存器进行访问和操作
Calibration 误差校准	对 ADC 的转换值进行失调误差(Offset error)校准
Chip monitor 芯片监控	对片上几种电源电压和片上温度进行监测
通道扫描	对 ADC 多个通道依次扫描转化
Unipolar、Bipolar 混合扫描	ADC 扫描的通道可以任意选择 Unipolar 或 Bipolar
结果求平均	ADC 可以对得到的结果进行求平均

功能	描述
用户主动控制	用户可以通过主动控制，来控制 ADC 的工作
单通道	用户可以任意选择一个通道进行单独操作
编程中的 chip monitor 芯片监控	在编程过程中，对芯片进行电压和温度监控

（三） ADC 端口描述




图 2 GTP_ADC_E2 接口图

ADC的GTP端口列表如下：

表 2 GTP_ADC_E2 端口列表

端口名	I/O	描述
VA[1:0]	I	专用模拟输入端口 VA[1]和VA[0]组成差分对,VA[0]是负端，VA[1]是正端
VAUX[31:0]	I	复用模拟差分输入端口（复用 IOB）, IOB 需约束为 1.8V 电源标准，VAUX[2*n+1]与 VAUX[2*n]组成差分对，分别对应端口 n 的正、负端
DCLK	I	APB 接口时钟（1M~100MHz）
DADDR[7:0]	I	APB 操作地址位
DEN	I	数据传输使能信号
SECEN	I	操作使能，高电平时启动一次读/写操作
DWE	I	写操作使能：0 读，1 写
DI[15:0]	I	APB 数据输入
CONVST	I	主动控制信号，在主动控制模式下触发采样
RST_N	I	系统复位信号，低有效
LOADSC_N	I	系统控制寄存器下载静态配置值信号，低有效
DO[15:0]	O	APB 数据输出
DRDY	O	Jtag 操作标志，指示 Jtag 正在通过 JAPB 指令进行 APB 操作
OVER_TEMP	O	Over temperature 指示信号
LOGIC_DONE_A	O	ADC 状态寄存器更新的信号
LOGIC_DONE_B	O	ADC 状态寄存器更新的信号
ADC_CLK_OUT	O	传输给 SRB 的 ADC 工作时钟
DMODIFIED	O	控制寄存器改动标志，指示控制寄存器被 Jtag-APB 写过后，还未进行 APB 操作

端口名	I/O	描述
ALARM[4:0]	O	Alarm 指示信号 ALARM[0]为温度告警信号； ALARM[1]为 VCC 告警信号； ALARM[2]为 VCCA 告警信号； ALARM[3]为 VCC_CRAM 告警信号； ALARM[4]为 VCC_DRM 告警信号

GTP 调用示例：

具体寄存器设置在下文寄存器说明中有详细说明。

```
GTP_ADC_E2 #(
.CREG_00H (CREG_00H),
.CREG_01H (CREG_01H),
.CREG_02H (CREG_02H),
.CREG_03H (CREG_03H),
.CREG_04H (CREG_04H),
.CREG_0AH (CREG_0AH),
.CREG_05H (CREG_05H),
.CREG_06H (CREG_06H),
.CREG_0CH (CREG_0CH),
.CREG_07H (CREG_07H),
.CREG_08H (CREG_08H),
.CREG_0EH (CREG_0EH),
.CREG_20H (CREG_20H),
.CREG_21H (CREG_21H),
.CREG_22H (CREG_22H),
.CREG_23H (CREG_23H),
.CREG_24H (CREG_24H),
.CREG_25H (CREG_25H),
.CREG_26H (CREG_26H),
.CREG_27H (CREG_27H),
.CREG_28H (CREG_28H),
.CREG_29H (CREG_29H),
.CREG_2AH (CREG_2AH),
.CREG_2BH (CREG_2BH) ,
.CREG_31H (16’h0000)
)
XADC
(
.VAUX (VAUX),
.RST_N (RST_N),
.CONVST(CONVST),
.LOADSC_N(1'b1),
.DCLK (DCLK),
.DADDR (DADDR),
.DEN (DEN),
.SECEN (SECEN),
```

```
.DWE (DWE),
.DI (DI),
.DO (DO),
.DRDY (DRDY),
.OVER_TEMP (OVER_TEMP),
.LOGIC_DONE_A (LOGIC_DONE_A),
.LOGIC_DONE_B (LOGIC_DONE_B),
.ADC_CLK_OUT (ADC_CLK_OUT),
.DMODIFIED (DMODIFIED),
.ALARM (ALARM)
) ;

endmodule
```

注：1. LOADSC_N 端口在正常使用时应连接高电平信号
2. CREG_31H 为保留寄存器，应固定为 16'h0000
3. CREG_09H/0BH/0DH/0FH 及 CREG_2BH 之后均为保留寄存器

（四） ADC 输入模式

所有的模拟输入通道本身是差分的，所以要求 ADC 的正相输入端 VP 和反相输入端 VN 要在差分模式下驱动。当检测所有片内传感器时，ADC 均工作在 Unipolar 模式下；用户可将外部模拟输入通道配置在 Unipolar 或 Bipolar 模式下。Unipolar 示意图如下图 3 所示：




图 3 Unipolar 模式输入示意图

在 Unipolar 模式下，VP≥VN，VN 输入范围为 0-0.5V，0V≤VP–VN≤1V；

Bipolar 模式包含伪差分和全差分，分别示意图如图 4，图 5 所示：




图 4 Bipolar 模式伪差分输入示意图




图 5 Bipolar 模式全差分输入示意图

为了保证正常的转化，以上各种输入模式对信号的要求如下：

表 3 ADC 输入模拟信号表

模式	Vp	Vn
Unipolar	VN~(VN+1V)	0~0.5V
Bipolar（伪差分）	0~1V	0.5V
Bipolar（全差分）	Vcm+(±0.25V)	Vcm-(±0.25V)

其中 VCM 为内部比较器选择的工作共模电压（参见表 6 配置寄存器列表中 creg_02h 的 VCM 配置）。不同通道的模式配置通过扫描控制寄存器实现，具体见表 9 扫描控制寄存器列表。

（五） ADC 信号转换

ADC 不同模式（Unipolar、Bipolar）下，默认量程（FS）为 1V（暂不支持调节）。若不考虑各种误差，ADC 的转换特性如下图所示：




图 6 Unipolar 模式下 ADC 模数转换图

上图 6 为 Unipolar 时，测量范围为 0~+1V（FS=1V）时的转换曲线，则 LSB=1V/4096=0.244mV。当输入电压为 0V 时，输出编码为 000h（若 Vp＜Vn，则输出为 000h），当输入为 1V 时，输出编码

为 FFFh（若 Vp-Vn>1V，输出为 FFFh）。




图 7 Bipolar 模式下 ADC 模数转换图

上图 7 为 Bipolar 模式下，测量范围为-0.5V~+0.5V（FS=1V）时的转换曲线，则 LSB=1V/4096=0.244mV。ADC 输出的码为补码输出。当输入电压为-500mV 时，输出编码为 800h（小于-500mV 时输出为 800h）；输入电压为 0V 时，输出编码为 000h，输入电压为+500mV 时，输出编码为 7FFh（大于 500mV 时，输出为 7FFh）。

（六） 温度监测

ADC 提供对片上温度的监测功能，温度检测是通过测量两个不同偏置的 PN 结电压差来实现。

当temp sensor工作，默认ADC_A对temp sensor输出电压进行采样；ADC_B作为一个辅助的ADC备份，不对temp sensor进行采样；默认工作在Unipolar模式下，转换结果存放在状态寄存器的40h地址位中。




图 8 温度传感器转换特性

温度传感器向 ADC 输入与温度线性相关的电压，将其转换为 ADC 输出码，如上图。

ADC 输出码对应的片内温度为：

Temperature(℃)= ADC Code*0.1219–273.15 (ADC Code 为 16 进制表示)

1. 超温告警功能

当内部温度传感器扫描后的值大于状态寄存器中设定的上限时，alarm[0]信号从 0 拉高 1，直到 temperature 的值降低至小于设定的下限值后，alarm[0]信号才会从 1 拉低至 0。OT（over_temperature）信号的触发与 alarm[0]信号触发基本相同，不同的是 OT 对应的温度上下限范围大于 alarm[0]（对应超温告警）的上下限范围，如图 9。




图 9 超温告警功能简介

为消除 OT 的毛刺，模块内部指示温度过高的信号拉高后（持续高电平），工作在 ad_clk 时钟域的内部计数器开始计数，当计数到大约 10ms，OT 才输出高电平。具体可参考控制寄存器 DB0 to DB2（00h） 的去抖计数器说明。

超温告警的默认阈值上限为 125℃(CC2h)，下限为 50℃(A5Bh)，具体可参照表 11 告警控制寄存器列表进行设置。

2. 温度校准功能

每个器件的 ADC 会在 Logos2 FPGA 的生产测试阶段，进行温度 Offset 校准。校准时温度传感器校准必须严格在 25℃ 条件下进行，ADC 先进行温度传感器的检测（此时有 Avg=16 或 64 两个采样设置选择，且时钟分频可调），并将当前 25℃ 条件下测试出的值 temp25，ADC 计算出 Offset 值：Offset_temp=98Eh-temp25，该 Offset 值通过内部配置总线写入到 efuse 中。正常工作条件下，ADC 进行温度传感器监测时：ADC 先监测出当前的温度 CODE，再通过从 efuse 中读出温度传感器的 Offset 值，ADC 的监测温度的实际结果为：CODE_T=CODE – Offset，并将该值送给用户软件。用户软件在实现显示温度时，其最终的换算结果为：

Temperature(℃)=0.1219*(CODE_T)-273.15　(CODE_T 为 16 进制表示)




图 10 温度 Offset 校准示意图

正常工作条件下，温度校准在上电后自动进行，量产器件提供温度校准后的温度值。

（七） 电源电压监测

ADC 提供对片上电压的检测功能，可测试的电压为 VCC、VCCA、VCC_DRM、VCC_CRAM，其输入标准值分别为 1V±5%、1.8V±5%、1V±5%、1.25V±5%，因此需要对其进行分压之后测试。

表 4 电压传感器监测的典型电压

Name	分压前取值（V）			分压后取值（V）			分压比例
	Min	Typical	Max	Min	Typical	Max	
VCC	0.95	1.0	1.05	0.316	0.333	0.35	1/3
VCCA	1.71	1.8	1.89	0.57	0.6	0.63	1/3
VCC_DRM	0.95	1.0	1.05	0.316	0.333	0.35	1/3
VCC_CRAM	1.2	1.25	1.3	0.4	0.417	0.43	1/3

默认 Unipolar 模式下进行工作。将输入电源电压进行 1/3 分压。其转化公式为：

Voltage=ADC Code/4096*3V




图 11 理想电压传感器转换特性

（八） 寄存器说明

图 12 所示为 ADC 的寄存器接口。ADC 中有两种寄存器：控制寄存器（control registers）和状态寄存器（status registers）。控制寄存器的值可通过参数（parameter）进行初始值配置，所有的寄存器均可以通过 APB 或 Jtag 访问。控制寄存器，包含了对 ADC 的各种控制操作，可以进行读和写；状态寄存器，存储有 ADC 转换计算的结果，只允许读。

ADC 进入用户模式后，会自动导入默认配置参数到对应的控制寄存器中，用户可以通过 APB 接口，使用 DI[15:0]和地址位 DADDR[7:0]对相应 register 进行修改，也可以通过 Jtag 进行访问和修改。




图 12 寄存器接口

1. 控制寄存器（Control Registers）

ADC 有 30 个 16-bit 的控制寄存器，地址分别为 00h 到 2Bh（见表 5）。这些寄存器配置用来对 ADC 进行具体操作，既可以进行读也可以进行写入。所有的 ADC 功能都是通过这些寄存器进行控制。控制寄存器主要有四个功能：

1. 用于设定 Logos2 ADC 的工作模式，如时钟频率，ADC_A/B 开关情况，告警指示信号开关。
2. 用于选定扫描的通道，扫描对应的 Bipolar 或 Unipolar 模式，以及是否使能平均。
3. 用于设定电压和片上温度的最大阈值和最小阈值。
4. 用于 JTAG 和 APB 之间进行交互。

表 5 控制寄存器地址描述

Address	Description
配置寄存器	
00h	creg_00h[15:0]
01h	creg_01h[15:0]
02h	creg_02h[15:0]
扫描模式寄存器	
03h	seq_03h[15:0]
04h	seq_04h[15:0]
05h	seq_05h[15:0]
06h	seq_06h[15:0]

Address	Description
07h	seq_07h[15:0]
08h	seq_08h[15:0]
10h	seq_0Ah[15:0]
12h	seq_0Ch[15:0]
14h	seq_0Eh[15:0]
告警设置寄存器	
20-2Bh	alm_20h~alm_2Bh[15:0]

注: 1. CREG_31H 为保留寄存器，应固定为 16'h0000
2. CREG_09H/0BH/0DH/0FH 及 CREG_2BH 之后均为保留寄存器

1) 配置寄存器（Configuration Register）

配置寄存器（00h~02h）用来对ADC内部的一些模块进行具体配置。配置寄存器的值，可以在ADC的正常工作的时候，通过APB或Jtag进行修改。各个bit的具体定义见表6。

	DI15	DI14	DI13	DI12	DI11	DI10	DI9	DI8	DI7	DI6	DI5	DI4	DI3	DI2	DI1	DI0
creg_00h[15:0]	PD1	PD0	CLKSW	SEQ	RDATA		DB2	DB1	DB0		ALM4	ALM3	ALM2	ALM1	ALM0	OT
creg_01h[15:0]	CAL1	CAL0		AVG1	AVG0				DIV7	DIV6	DIV5	DIV4	DIV3	DIV2	DIV1	DIV0
creg_02h[15:0]	VCM1	VCM0	VREF	SCALE1	SCALE0		INPUTRES_A1	INPUTRES_A0		INPUTRES_B1	INPUTRES_B0	E_B_VPN	Clkgen	N_SEQ	CE	E_OSC

图 13 配置寄存器 bit 分配

表 6 配置寄存器列表

比特位	名称	读写	默认值	描述
creg_00h				
D15 to D14	PD1 to PD0	W/R	00	电源关断控制位，ADC_PD [PD1: PD0] 00：默认，所有模块上电 01：保留 10：ADC B 下电 11：所有模块下电
DI13	CLKSW	W/R	0	时钟源切换控制位： 1：系统选择 APB 接口的 DCLK 用于时钟分频产生 ad_clk 0：系统选择内置 52MHz 的 clk_osc 用于时钟分频产生 ad_clk
DI12	SEQ	W/R	0	扫描模式选择位： 1：Scan Sequence Mode 0：Power Up Mode
DI11	RDATA	W/R	0	不进行误差校准过程的标志位，即将数据直接存储在状态寄存器中，温度和电源电压检测不支持此功能。 1：有效，不进行误差校准 0：无效
DI9 to DI7	DB2 to DB0	W/R	00	设置 over_temp 信号防抖动计数器数值，详细说明见表 7 OT 信号防抖动计数器
DI5	ALM4	W/R	0	VCC_DRM 电压告警输出使能控制位： 1：使能告警

比特位	名称	读写	默认值	描述
				0：不使能告警
DI4	ALM3	W/R	0	VCC_CRAM 电压告警输出使能控制位： 1：使能告警 0：不使能告警
DI3	ALM2	W/R	0	VCCA 电压告警输出使能控制位： 1：使能告警 0：不使能告警
DI2	ALM1	W/R	0	VCC 电压告警输出使能控制位： 1：使能告警 0：不使能告警
DI1	ALM0	W/R	0	温度告警输出使能控制位： 1：使能告警 0：不使能告警
DI0	OT	W/R	0	超温使能标志位，高电平有效
creg_01h				
DI15 to DI14	CAL1 to CAL0	W/R	00	校准控制配置， [CAL1:CAL0] 00：Offset and Gain 纠正不使能 01：Offset 纠正使能 10：Gain 纠正使能；仅在 debug mode 有效，自定义无效 11：Offset and Gain 纠正使能
DI12 to DI11	AVG1 to AVG0	W/R	00	ADC 平均次数控制位， [AVG1:AVG0] 00：不平均 01：16 次采样平均 10：64 次采样平均 11：256 次采样平均
DI9 to DI8	CD1 to CD0	W/R	00	控制 calibration 采样过程中的 clock divider [CD1:CD0] 00：calibration 时钟分频为 16 01：calibration 时钟分频为 16 10：calibration 时钟分频为 32 11：calibration 时钟分频为 64
DI1 to DI0	DIVA7 to DIVA0	W/R	00	作用于 ADC 的时钟分频信号，详细说明见表 8 时钟分频控制
creg_02h				
D15 to D14	VCM1 to VCM0	W/R	00	共模电压控制位， [VCM1:VCM0] 00：VCM=0.65V 01：VCM=0.6V 10：VCM=0.55V 11：VCM=0.7V
DI13	VREF	W/R	0	对 ADC 的参考源进行选择 0：内部参考源（BGP 产生） 1：外部参考源 注：power up 模式下为内部参考源，Scan Sequence 模式下可配置

比特位	名称	读写	默认值	描述
DI12 to DI11	SCALE[1] to SCALE[0]	W/R	00	预留，不支持调节。
DI9 to DI8	INPUT_RESA[1] to INPUT_RESA[0]	W/R	00	预留，不支持调节。
DI6 to DI5	INPUT_RESB[1] to INPUT_RESB[0]	W/R	00	预留，不支持调节。
DI4	E_B_VPN	W/R	0	ADC_B 扫描 vp/vn 专用通道的使能信号： 0：seq_03h/05h/07h[14]控制 ADC_A 对 VP/VN 专用通道扫描； 1：seq_03h/05h/07h[14]控制 ADC_B 对 VP/VN 专用通道扫描。
DI3	CLKGEN	W/R	0	Clock 生成使能信号
DI2	N_SEQ	W/R	0	处于主动控制采样状态下时，用于产生扫描信号的控制位。
DI1	CE	W/R	0	连续采样模式和主动采样模式选择位 0：连续采样 1：主动控制采样
DI0	E_OSC	W/R	0	内置 clk_osc 开关使能信号， 0：根据系统的 CLKSW 和 PD0 控制位来控制 clk_osc 的开关 1：clk_osc 常开，不受其他信号影响

注: PG2L100H，在用户模式阶段，gain error calibration 功能不支持，但 offset calibration 功能建议使用。

表 7 OT 信号防抖动计数器

CLKSW 配置	DB0 to DB2	对应计数器大小	对应防抖窗口时钟周期
1，APB 时钟	000	20’h 03000	1000ns＞clk cycle≥850ns
1，APB 时钟	001	20’h 04000	850ns＞clk cycle≥650ns
1，APB 时钟	010	20’h 05000	650ns＞clk cycle≥500ns
1，APB 时钟	011	20’h 09000	500ns＞clk cycle≥300ns
1，APB 时钟	100	20’h 20000	300ns＞clk cycle≥150ns
1，APB 时钟	101	20’h 40000	150ns＞clk cycle≥50ns
1，APB 时钟	110	20’h F5000	50ns＞clk cycle≥10ns
1，APB 时钟	111	N/A	N/A
0，内置时钟	XXX	20’h 80000	20ns

表 8 时钟分频控制

DIV7	DIV6	DIV5	DIV4	DIV3	DIV2	DIV1	DIVA0	分频比
0	0	0	0	0	0	0	0	2
0	0	0	0	0	0	0	1	2
0	0	0	0	0	0	1	0	4
0	0	0	0	0	0	1	1	4
0	0	0	0	0	1	0	0	6
0	0	0	0	0	1	0	1	6
…	…	…	…	…	…	…	…	…
1	1	1	1	1	1	0	0	254
1	1	1	1	1	1	0	1	254

DIV7	DIV6	DIV5	DIV4	DIV3	DIV2	DIV1	DIVA0	分频比
1	1	1	1	1	1	1	0	256
1	1	1	1	1	1	1	1	256

2) 扫描控制寄存器（Sequence Register）

与配置寄存器一样，扫描控制寄存器的值可以通过APB或Jtag，在ADC正常工作下的任何时候进行修改。其各个bit的定义见表9。

	DI15	DI14	DI13	DI12	DI11	DI10	DI9	DI8	DI7	DI6	DI5	DI4	DI3	DI2	DI1	DI0
seq_03h[15:0]	AC15	AC14	AC13	AC12	AC11	AC10	AC9	AC8	AC7	AC6	AC5	AC4	AC3	AC2	AC1	AC0
seq_04h[15:0]	AXC15	AXC14	AXC13	AXC12	AXC11	AXC10	AXC9	AXC8	AXC7	AXC6	AXC5	AXC4	AXC3	AXC2	AXC1	AXC0
seq_05h[15:0]	ABU15	ABU14	ABU13	ABU12	ABU11	ABU10	ABU9	ABU8	ABU7	ABU6	ABU5	ABU4	ABU3	ABU2	ABU1	ABU0
seq_06h[15:0]	AXBU15	AXBU14	AXBU13	AXBU12	AXBU11	AXBU10	AXBU9	AXBU8	AXBU7	AXBU6	AXBU5	AXBU4	AXBU3	AXBU2	AXBU1	AXBU0
seq_07h[15:0]	ACAV15	ACAV14	ACAV13	ACAV12	ACAV11	ACAV10	ACAV9	ACAV8	ACAV7	ACAV6	ACAV5	ACAV4	ACAV3	ACAV2	ACAV1	ACAV0
seq_08h[15:0]	AXCAV15	AXCAV14	AXCAV13	AXCAV12	AXCAV11	AXCAV10	AXCAV9	AXCAV8	AXCAV7	AXCAV6	AXCAV5	AXCAV4	AXCAV3	AXCAV2	AXCAV1	AXCAV0
seq_0Ah[15:0]	BXC15	BXC14	BXC13	BXC12	BXC11	BXC10	BXC9	BXC8	BXC7	BXC6	BXC5	BXC4	BXC3	BXC2	BXC1	BXC0
seq_0Ch[15:0]	BXBU15	BXBU14	BXBU13	BXBU12	BXBU11	BXBU10	BXBU9	BXBU8	BXBU7	BXBU6	BXBU5	BXBU4	BXBU3	BXBU2	BXBU1	BXBU0
seq_0Eh[15:0]	BXCAV15	BXCAV14	BXCAV13	BXCAV12	BXCAV11	BXCAV10	BXCAV9	BXCAV8	BXCAV7	BXCAV6	BXCAV5	BXCAV4	BXCAV3	BXCAV2	BXCAV1	BXCAV0

图 14 扫描控制寄存器 bit 分配

表 9 扫描控制寄存器列表

比特位	名称	读写	默认值	描述
creg_03h				
DI0~DI15	AC0~AC15	W/R	16'h0000	ADC_A 内部电压温度及专用通道使能，1 有效; 0 无效，每 bit 和通道对应关系见表 10 专用通道 bit 映射关系 (ADC_B 不扫描内部电压、温度)
creg_04h				
DI0~DI15	AXC0~AXC15	W/R	16'h0000	ADC_A 外部辅助通道使能，1 有效; 0 无效，DI0~15 对应辅助通道 0~15
creg_05h				
DI0~DI15	ABU0~ABU15	W/R	16'h0000	ADC_A 内部电压温度及专用通道扫描模式选择,1 Bipolar; 0 Unipolar,每 bit 和通道对应关系见表 10 专用通道 bit 映射关系
creg_06h				
DI0~DI15	AXBU0~AXBU15	W/R	16'h0000	ADC_A 外部辅助通道扫描模式选择，1 Bipolar; 0 Unipolar，DI0~15 对应辅助通道 0~15
creg_07h				
DI0~DI15	ACAV0~ACAV15	W/R	16'h0000	ADC_A 内部电压温度及专用通道平均模式选择，1 有效; 0 无效，每 bit 和通道对应关系见表 10 专用通道 bit 映射关系
creg_08h				
DI0~DI15	AXCAV0~AXCAV15	W/R	16'h0000	ADC_A 外部辅助通道平均模式选择，1 有效; 0 无效，DI0~15

比特位	名称	读写	默认值	描述
				对应辅助通道 0~15
creg_0Ah				
DI0~DI15	BXC0~BXC15	W/R	16'h0000	ADC_B 外部辅助通道使能，1 有效; 0 无效，DI0~15 对应辅助通道 0~15
creg_0Ch				
DI0~DI15	BXBU0~BXBU15	W/R	16'h0000	ADC_B 外部辅助通道扫描模式选择，1 Bipolar; 0 Unipolar，DI0~15 对应辅助通道 0~15
creg_0Eh				
DI0~DI15	BXCAV0~BXCAV15	W/R	16'h0000	ADC_B 外部辅助通道平均模式选择，1 有效; 0 无效，DI0~15 对应辅助通道 0~15

注:

1. seq_xxh 与 creg_xxh 是相同的，不同前缀以便区分不同控制位的功能。只有当 seq_03/04/0Ah 对应的通道选择使能后，其他 seq_xxh 寄存器的使能位才起作用。
2. PG2L100H，目前多通道切换时，不支持 unipolar/bipolar 模式也切换。

表 10 扫描控制专用通道 bit 映射关系

Bit 位	对应通道
0~1	内部校准用，未开放
2	Temperature
3	VCC
4	VCCA
5	VCC_CRAM
6	VCC_DRM
7~8	内部校准用，未开放
9~13	未使用
14	VP/VN
15	未使用

3) 告警控制寄存器（Alarm Registers）




图 15 温度检测控制寄存器 bit 分配

表 11 告警控制寄存器列表

关联控制位	告警控制	读写	默认值	描述
creg_00h ALM0 使能	Alm_20h	W/R	16'h0000	温度记录告警阈值上限设置
	Alm_21h	W/R	16'h0000	温度记录告警阈值下限设置
creg_00h ALM1 使能	Alm_22h	W/R	16'h0000	VCC 记录告警阈值上限设置
	Alm_23h	W/R	16'h0000	VCC 记录告警阈值下限设置
creg_00h ALM2 使能	Alm_24h	W/R	16'h0000	VCCA 记录告警阈值上限设置
	Alm_25h	W/R	16'h0000	VCCA 记录告警阈值下限设置
creg_00h ALM3 使能	Alm_26h	W/R	16'h0000	VCC_CRAM 记录告警阈值上限设置
	Alm_27h	W/R	16'h0000	VCC_CRAM 记录告警阈值下限设置
creg_00h ALM4 使能	Alm_28h	W/R	16'h0000	VCC_DRM 记录告警阈值上限设置
	Alm_29h	W/R	16'h0000	VCC_DRM 记录告警阈值下限设置

关联控制位	告警控制	读写	默认值	描述
creg_00h OT 使能	Alm_2Ah	W/R	16'h0CC2	超温告警上报上限设置
	Alm_2Bh	W/R	16'h0A5B	超温告警上报恢复下限设置

注: Alm_xxh 与 creg_xxh 是相同的，不同前缀以便区分不同控制位的功能。只有 creg_00h 中对应的控制位使能后，相应的 Alm_xxh 阈值设置才起作用。

2. 状态寄存器（Status Registers）

状态寄存器（status registers，40h to 6Eh）用来存放各通道的转换结果和用来校准的 Offset 和 Gain 的值。所有状态寄存器对用户只可读取，不能进行写操作。

以下为状态寄存器中的各个地址位的定义：

表 12 状态寄存器列表

地址	默认值	读写	描述
40h	16'h 0000	R	转换后的 temperature
41h	16'h 0000	R	转换后的 VCC
42h	16'h 0000	R	转换后的 VCCA
43h	16'h 0000	R	转换后的 VCC_CRAM
44h	16'h 0000	R	转换后的 VCC_DRM
45h	16'h 0000	R	转换后的 VP/VN
46h	16'h 0000	R	转换后的 calibration code0
47h	16'h 0000	R	转换后的 calibration code1
48h	16'h 0000	R	转换后的 ADC_A Offset(Unipolar)
49h	16'h 0000	R	转换后的 ADC_A Offset(Bipolar)
4Ah	16'h 0000	R	转换后的 ADC_A Gain(Unipolar)
4Bh	16'h 0000	R	转换后的 ADC_A Gain(Bipolar)
4Ch	16'h 0000	R	转换后的 ADC_A supply sensor Offset(Unipolar)
50-5Fh	16'h 0000	R	转换后的 VAAP[0:15]/VAAN[0:15] ——辅助通道 0-15
60h	16'h 0000	R	转换后的 ADC_B Offset(Unipolar)
61h	16'h 0000	R	转换后的 ADC_B Offset(Bipolar)
62h	16'h 0000	R	转换后的 ADC_B Gain(Unipolar)
63h	16'h 0000	R	转换后的 ADC_B Gain(Bipolar)
65h	16'h 0000	R	自从最后一次上电或复位，最大值转换后的 Temperature
66h	16'h 0000	R	自从最后一次上电或复位，最大值转换后的 VCC
67h	16'h 0000	R	自从最后一次上电或复位，最大值转换后的 VCCA
68h	16'h 0000	R	自从最后一次上电或复位，最大值转换后的 VCC_CRAM
69h	16'h 0000	R	自从最后一次上电或复位，最大值转换后的 VCC_DRM
6Ah	16'h FFF0	R	自从最后一次上电或复位，最小值转换后的 Temperature
6Bh	16'h FFF0	R	自从最后一次上电或复位，最小值转换后的 VCC
6Ch	16'h FFF0	R	自从最后一次上电或复位，最小值转换后的 VCCA
6Dh	16'h FFF0	R	自从最后一次上电或复位，最小值转换后的 VCC_CRAM
6Eh	16'h FFF0	R	自从最后一次上电或复位，最小值转换后的 VCC_DRM

下图为状态寄存器各地址位中数据格式说明：




图 16 状态寄存器数据结构示意图

每次复位上电后，存储最小值的寄存器将会复位到FFFFh，存储最大值得寄存器将会复位到0000h。每一个待测信号被检测后，都要与设定的阈值进行比较。如果检测后的值大于阈值的上限值时，检测后的值将被存入状态寄存器(status registers) 中对应的最大值寄存器中。同理，检测值小于阈值的下限值时，也被存入状态寄存器(status registers) 中对应的最小值寄存器中。

（九） ADC 工作模式

Logos 2 ADC logic支持两种工作模式:

- 上电模式(Power Up Mode),检测片上待测电压和温度；
- 序列扫描模式(Scan Sequence Mode)，根据 control registers 中的设定，对选定的通道进行扫描。

上电后，glogen=0（glogen为系统编译指示信号，glogen=0即未进行编译），系统自动执行calibration和Power Up Mode。当glogen=1时（系统进行编译后），系统根据control registers中的设定，执行相应的模式或通道扫描等。

除上电复位和主动复位外，当creg_00h&creg_01h被重新写入后，产生一个软复位信号。当该复位产生时，Logos 2 ADC重新开始执行新写入的模式，status registers中的值不受该复位影响。

当control registers中设置ADC_A和ADC_B都为关闭状态时，系统中的ad_clk也会关闭，防止浪费功耗。当control registers设置ADC_A和ADC_B都处于关闭状态时，Logos 2 ADC内部的状态进程将处于等待状态，status registers中的数值保持不变，当再次设置将ADC_A或ADC_B打开后，Logos 2 ADC内部的状态进程会被复位，并根据control registers中的设置，重新开始新一轮的进程。

ADC_A可以进行温度检测和电源电压检测以及对外部通道进行扫描，而ADC_B只能对外部通道进行扫描。当ADC_A和ADC_B选中相同的外部通道时，最终结果以ADC_A的扫描结果为准。

Logos 2 ADC采用JTAG和APB彼此独立执行。control registers设置的读写和status registers的数据读出都经由JTAG和APB。

ADC_A/B工作时，需要注意如下几点：

- ADC_A/B 工作时，ADC_RSTN（来自 ADC_LOGIC）进入周期循环复位与释放后，在 ADC_RSTN 周期循环下的第一个 ADC 转换周期内，ADC 第一次采样的数据是无效的，因

此，需要对初始数据进行过滤处理，目前要求将初始的 2 个数据（ADC 12bit 为一个数据）过滤掉；下面给出 ADC 内部将模拟信号转换为数据信号的时序图。




图 17 ADC 模数转换时序图

如上图所示，AD_CLK 为 ADC 采样时钟，分频系数由 DIVA7~DIVA0（配置寄存器 01h）控制。AD_RSTN 信号为内部复位信号，控制 ADC 的转换周期，AD_DONE 信号拉高代表一次转换结束，一个完整的转换周期至少需要 26 个 AD_CLK 周期，AD_DATA 为 12bit 的转换结果。

- 当 ADC_A/B 从关闭进入工作模式时，ADC 模拟需要时间让偏置电路建立稳定，因此，ADC 可以从时序上，让 ADC RSTN 信号等待一段时间后进入周期复位释放循环工作，或者让 ADC 采样数据后，数字过滤掉前期的数据。ADC_A/B 重新工作后，偏置稳定时间：4096 ADC_CLK cycles；ADC_A/B Power down 之后开启的时序要求如下图所示：




图 18 ADC_A/B 下电再上电工作时序图

ADC下电后ADC_A/B稳定时间，需要4096个ADC_CLK周期cycles。

ADC_PD信号与CLK信号无时序要求，非同步信号。

1. 上电模式（Power Up Mode）

Power Up Mode的主要功能是用片上探测器检测待测电压信号或温度检测等。

ADC在两种情况下会进入默认模式：一种是系统上电后，ADC会自动执行校准，并自动循环执

行默认模式，此模式完全不受寄存器控制，此时时钟分频固定为32分频，数据固定16次采样后取平均值，vref信号初始值为0，如果需要修改，需要经由JTAG写入。另一种是通过设置模式控制寄存器中的SEQ位（creg_00h, DI12）为1’b0，可以使ADC进入Power Up Mode。

在Power Up Mode中，有以下几个特性：

- 扫描模式：固定为 Unipolar 模式；
- 数据平均设置：固定为 average= 16 次；
- ADC 输入参考源：固定配置为内部参考源；
- 不可执行主动控制模式；

在该模式中，会输出温度是否过高的指示信号，alarm信号在该模式下可根据control registers中的设置指示输出。

2. 序列扫描模式（Scan Sequence Mode）

Scan Sequence Mode的主要作用是根据设定，对选中的通道进行相应设定的扫描，执行单独一次或循环的扫描。

Scan Sequence Mode的触发，采样频率，对应扫描通道，以及扫描模式等设置都由control registers控制。执行Scan Sequence Mode前，是否进行校准也由control registers控制。根据设定，可以只执行单独ADC_A的通道扫描，也可以同时进行ADC_A/B的扫描，或同时下电ADC_A/B。ADC_A可以扫描温度、电压, vp/vn, calib0/calib1和外部通道。ADC_B只能扫描外部通道和vp/vn通道。

Scan Sequence Mode中，可以将告警信号和OT信号使能，来检测内部温度和电压是否在阈值范围内。

当control registers中设定主动控制模式时，完成第一次扫描后，ADC_A/B都处于等待状态，等待主动控制信号产生一个脉冲后，再执行一次扫描。

以下为Scan Sequence Mode下的几种扫描设定：

- 单独的 ADC_A 扫描，根据 control registers 中的设定，ADC_A 执行相应的扫描。可以单独选择扫描一条通道，也可以一次扫描多条通道。
- ADC_A 和 ADC_B 成对扫描不同的外部通道（即 ADC_A 扫描 channel_0，ADC_B 扫描 channel_8），且两个 ADC 选择的外部通道数量相同，并相互独立工作，此时两个 ADC 的总采样率一致，均为分频比所设置值。。此时 ADC_A 仍可以选择扫描内部温度、电压通道。当 ADC_A 扫描温度、电压时，ADC_B 处于空转状态。
- ADC_A 执行 Power Up Mode，ADC_B 选择外部通道或 VP/VN 通道，两个 ADC 相对独立进行扫描，此时 E_B_VPN 控制位（creg_02h[DI4]）需要配置为 1。

关于1M采样功能的说明：

- 使用外部时钟时设置DCLK=52MHz，时钟分频设置为2分频，当系统仅对单通道进行扫描且average_time=1(不进行平均)时，每26个时钟周期完成一次采样，用于实现系统的1M采样率。此时，ad_rstn_a/b每复位释放一次，logic_done_a/b就会产生一次，以此体现1M采样率。

3. 工作模式说明

1. 默认值说明

控制寄存器：

- glogen信号拉高稳定后，默认数据会被写入控制寄存器。
- 当JTAG/APB产生一次写信号且写入的地址为00~2Bh，由JTAG/APB写入的数据会被传输进入控制寄存器。

状态寄存器：

复位后，除6Ah~6Eh的寄存器复位为16’h FFFF外，其他所有寄存器都归零。在glogen信号未拉高前，校准和Power Up Mode自动执行，则寄存器sta_40h~sta_44h(temperature, VCC, VCCA, VAA_CRAM, VCCDRM), sta_48h~sta_4Ch(Offset & Gain of ADC_A) 以及sta_60h~sta_63h(Offset & Gain of ADC_B)会在glogen信号拉高后，存储相应的数据。

2. 主动控制模式说明

当控制寄存器中设定为主动控制模式时，Logos 2 ADC完成一次扫描后，会进入等待状态。直到外部的event_drv信号产生一个脉冲后才会执行新一次的扫描。

在非主动控制模式下，系统每26个周期对通道扫描一次。在主动控制模式下，event_drv被定为也是周期产生脉冲的外部信号时，主要作用是将系统的1M扫描改变成其他频率的扫描。




图 19 event_drv 信号在主动控制模式下的作用

当event_drv不是周期产生时，在扫描过程中event_drv被触发，则该触发会被记录。即完成当前扫描后，系统会继续执行一次扫描。多次触发被视为触发一次。在event_drv触发前，如果扫描控制寄存器(seq_reg)发生改变，则触发后根据改变后的扫描控制寄存器的设定进行扫描。

在系统处于主动控制模式下的等待状态时，新的扫描控制寄存器被写入，当寄存器中N_SEQ (creg_02h[DI2])控制位写入1时，系统将对新写入的通道进行扫描，系统完成一次扫描后进入等待状

态。




图 20 主动控制模式修改 sequence registers 功能流程图




图 21 N_SEQ 功能实现的流程以及波形示意

在扫描过程中N_SEQ被触发，则该触发会被记录。即完成当前扫描后，系统会继续执行一次扫描。多次触发被视为触发一次。在N_SEQ触发前，如果扫描控制寄存器发生改变，则触发后根据改变后的扫描控制寄存器的设定进行扫描。

4. 使用说明

1. ADCA/ADCB 单独使用时，如果配置在 2 通道模式下，2 分频时，不支持 AVG=1 设置，否则对应的采样率有问题；
2. 温度与内部电压测量时，无论使用 DCLK 还是 OSC 时钟来源，经过 ADC DIVIDER 分频后进入 ADC 的时钟 ADC_CLK 需限制：1MHz ≤ADC_CLK≤5MHz；
3. 温度与内部电压测量时，采样数据平均的 AVG(average)设置越大越好，利于滤除 RMS 噪声；用户模式下，建议 AVG 设置在 64 以上；
4. 做温度与内部电压的准确测量时，建议使用外部高精度的 VREF 电压；如果使用内部 VREF 电压，VREF 随温度的绝对值变化，会影响被测量的绝对准确度；VREF 的 variation 越小，ADC 测试量出来的温度与电压，随温度变化准确度越高；
5. ADC 辅助通道使用时，对应的辅助 IO 需约束在 1.8V IO 电源电压下。

（十） ADC 的 JTAG 和 APB 接口

用户可以通过JTAG和APB接口对Logos2系列器件ADC的寄存器进行读写操作。由于JTAG和APB处于并行状态，因此同时写入时会产生竞争冲突，目前只允许JTAG或APB单独对ADC进行操作。

1. ADC JTAG 读写时序

JTAG由读和写两个工作模式组成。读过程中的数据地址位和写过程中的地址位及数据都由输入TDI决定的。读过程中，可读取的寄存器范围为control registers和status registers。写过程中，可写入的寄存器范围为control registers。

JTAG操作指令如下所示：

表 13 JTAG 操作指令

Bit位	Bit含义
[31:30]	保留
[29:26]	操作码 0000：无操作 0101：写操作 1010：读操作 其它：未定义
[25:24]	保留
[23:16]	地址 ADC的控制寄存器和状态寄存器的地址
[15:0]	数据 写操作时，写入ADC的控制寄存器和状态寄存器的数据

JTAG命令为32位字。在TAPC的状态机处于数据移位状态时，由TDI从低位到高位串行移入。在TAPC的状态机处于数据更新状态时，在TCK下降沿，被锁存到APB寄存器的并行输出端。

下图为动态重配端口指令时序描述：




图 22 JTAG 动态重配端口时序图

2. ADC APB 读写时序

用户可以通过 APB 对状态寄存器和控制寄存器进行读写。DWE 为用户对写操作的指示信号，当 DWE 为低电平时，禁止进行逻辑写操作。同时应注意 SECEN 信号在 DRDY 拉高后需拉低，DEN 信号应比 SECEN 信号至少提前拉高 2 个 DCLK 周期。读写时序图如下：




图 23 APB 写寄存器时序图

上图为 APB 的写过程时序图。在 apb 产生了 apb_addr，apb_we 信号后，将数据写入相应地址的控制寄存器中。




图 24 APB 读寄存器时序图

上图为APB读过程时序示意图。在进行读过程之前，需要进行一次写过程，从而得到需要读取寄存器的地址位信息。随后将地址位信息跨时域传输至ad_clk时域下，提取对应地址位的数据后，再将该数据跨时域传输至DCLK时域下。读寄存器时，在DRDY信号拉高后，能够读到更新后的寄存器值。

3. 用户模式下采样与 APB 读取时间说明

以下为对单通道 1M 采样情况的说明计算。

完成一次APB读取需要至少7个DCLK cycle和4个clk_mux cycle，可以完成一次APB对status registers中数据的提取。

在对单通道进行1M采样中，当clkdiv_ratio(min)=2时。如下图25所示：在每次logic_done拉高后，到下一次扫描结束且第一条通道被覆盖，之间有7个ad_clk cycle（即14个clk_mux cycle）。

当满足 7*DCLK+4*clk_mux < 14*clk_mux这种极限情况时，1M采样就可实现在两个logic_done之间读取完数据。




图 25 clkdiv_ratio=2 时数据可采样时间区间示意图

1.当clk_mux=DCLK时

读取时间为11个clk_mux cycle，status registers覆盖最少时间为14个clk_mux cycle。此时，用户可在status register被覆盖前完成系统采样数据的提取。

2.当clk_mux=clk_osc时

$$7 * \mathrm{DCLK} + 4 * \mathrm{clk_{mux}} < 14 * \mathrm{clk_{mux}}$$

经过计算可得结果为：

$$\mathrm{F_{DCLK}} > 7 * \mathrm{F_{osc}}/10$$

根据以上计算结果可知，当DCLK的频率大于clk_osc频率的十分之七时（即大于36.4MHz），用户可在status register被覆盖前完成系统采样数据的提取。

表 14 满足数据可采样的时钟分频和 DCLK 频率表

Clkdiv_ratio	从logic_done到status registers开始被覆盖之间的时间周期	为实现在覆盖前完成读取DCLK对应的频率
2	7个ad_clk，即14个clk_mux	F_{DCLK} > 36.4MHz
4	15个ad_clk，即60个clk_mux	F_{DCLK} > 6.5MHz
6	17个ad_clk，即102个clk_mux	F_{DCLK} > 3.7MHz
8	18个ad_clk，即144个clk_mux	F_{DCLK} > 2.6MHz
10	19个ad_clk，即190个clk_mux	F_{DCLK} > 2MHz
12	20个ad_clk，即240个clk_mux	F_{DCLK} > 1.6MHz
14	20个ad_clk，即280个clk_mux	F_{DCLK} > 1.3MHz
16	20个ad_clk，即320个clk_mux	F_{DCLK} > 1.2MHz
18	20个ad_clk，即360个clk_mux	F_{DCLK} > 1MHz
20~256	20个ad_clk，即400~512个clk_mux	F_{DCLK}≥1MHz

关于通道扫描数量改变情况的说明：

当前扫描16条通道，随后用户改变扫描的通道数量，由16条改变至1条。此时，在16条通道扫描结束logic_done信号拉高与1条通道扫描结束logic_done信号拉高之间的时间不能满足用户将16条通道的数据都读取出来。但是，由于扫描数量的减少，未被重新扫描的通道对应的status registers依旧保持

原来的数据。用户需注意通道扫描数量改变的情况下存在此种风险，改变控制寄存器前的一次读取无效，采样时扫描与读取顺序应保持一致。

加载位流时需要注意：

ADC时钟选择为clk_osc时，配置可以正常加载；选择DCLK时，需要使用端口LOADSC_N信号低电平触发位流下载，即需要对寄存器值进行更新时需先将LOADSC_N信号拉低。其中LOADSC_N低电平需保持两个以上DCLK时钟周期。

免责声明

版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。