UG040012 Logos2 单板硬件设计用户指南

(UG040012, V1.3)

(2021.07.15)

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

版本号	发布日期	修订记录
V0.1	2019/11/25	初始版本
V1.0	2020/06/09	1、DDR3 设计说明中增加 VREF 说明； 2、修正配置管脚说明中 D[8,…,32]对应的数据总线位； 3、在 9.2 中增加 VCCB 电源说明； 4、表 8 中 HSST 管脚说明细化，HSST 未使用时电源改为悬空并预留接地处理；
V1.1	2020/12/05	1、增加“推荐 HSSTAVCC 与 HSSTAVCCPLL 同时上电，无时序要求。”说明； 2、补充“CFG_CLK 上拉电阻到 VCCIOCFG”说明； 3、DDR3 对应 bank 中的两个单端管脚由“不能用作 DDR3 管脚”改为“可以作为 command/address 信号使用”； 4、去掉上拉电阻要求中的“不大于”字样。
V1.2	2021/01/20	1、DDR3 设计说明中增加 PCB 设计说明。
V1.3	2021/07/15	1、增加配置相关 BANK 电源电压限制说明，并同时修改 2.3.2 章节描述，删除 SCBV 管脚描述中的“VCCIOCFG 和复用配置管脚 VCCIO 必须相同”内容； 2、修改 2.3.3 章节内容描述； 3、删除主 BPI 和从 SPI 配置相关描述； 4、“DDR3 设计章节”PCB 设计说明小节中第五条修改为“command/address 信号线以 CK 为参考做等长，推荐长度差小于 200mil”； 5、规范化 HSSTLP 命名； 6、表 2 补充 FBG484 封装产品推荐电容数量； 7、表 5 补充 FBG484 封装产品 Pin number； 8、表 8 中校准电阻 200Ω 电阻上拉 1V 电源改为 1.0V 模拟电源(HSSTAVCC_QR3/6)；

名词术语解释

Abbreviations 缩略语	Full Spelling 英文全拼	Chinese Explanation 中文解释
FPGA	Field Programmable Gate Array	现场可编程逻辑门阵列
DRM	Dedicated RAM Module	专用 RAM 存储模块
DDR	Double Data Rate	双倍速率同步动态随机存储器
ADC	Analog to Digital Converter	模数转换器
HSSTLP	High Speed Serial Transceiver Low Performance	高速串行收发器
TMDS	Transition-minimized differential signal	过渡调制差分信号
LVDS	Low-Voltage Differential Signaling	低电压差分信号

目录

一、 概述 1
二、 电源设计 2
（一） 电压要求 2
（二） 电容要求 2
（三） 其它说明 3
1. DRM 电源说明 3
2. 复用配置引脚电源说明 3
3. 设计功耗说明 3
三、 配置说明 4
（一） 配置管脚说明 4
（二） 配置模式选择 12
四、 ADC 设计说明 13
（一） ADC 管脚说明 13
（二） ADC 模式说明 13
1. Unipolar 模式 14
2. Bipolar 模式 14
（三） 输入信号要求 15
五、 HSST 设计说明 16
（一） HSST 管脚说明 16
（二） HSST 电源滤波电容要求 17
（三） 其它注意事项 17
六、 LVDS 设计说明 18
七、 TMDS 设计说明 19
八、 DDR3 设计说明 20
九、 其它说明 22
（一） 时钟输入管脚说明 22
（二） 其它特别管脚说明 22
（三） 输出管脚说明 22
（四） 确认管脚约束 23
免责声明 24

图目录

图 1 ipolar 伪差分模式示意图 14
图 2 ipolar 伪差分模式示意图 14
图 3 Bipolar 全差分模式示意图 14

表目录

表 1　配置相关 Bank 电源电压 2
表 2　PG2L100H 各电源电容需求 3
表 3　电源电容参数说明 3
表 4　Logos2 系列 FPGA 配置管脚说明 4
表 5　配置管脚 pin number 11
表 6　Logos2 系列 FPGA ADC 管脚说明 13
表 7　Logos2 系列 FPGA ADC 输入信号要求 15
表 8　Logos2 系列 FPGA HSST 管脚说明 16
表 9　HSST 电源滤波电容要求 17
表 10　Logos2 系列 FPGA 时钟输入管脚说明 22
表 11　Logos2 系列 FPGA 特别管脚说明 22

一、 概述

本文档是深圳市紫光同创电子有限公司（以下简称紫光同创）Logos2 系列 FPGA 器件的单板硬件设计指南，用户可以通过文档了解使用 Logos2 系列 FPGA 单板硬件设计时的相关要求。

Logos2 系列 FPGA 器件产品特性、资源规模与封装信息等请参考《DS04001_Logos2 系列 FPGA 器件数据手册》。

二、 电源设计

（一） 电压要求

器件绝对极限电压、推荐工作电压、上电/下电要求、上电斜升时间要求等在《DS04001_Logos2 系列 FPGA 器件数据手册》中有说明。

Logos2 系列 FPGA 支持多种配置方式，配置相关管脚分布在配置 Bank、Bank L4、Bank L5 三个 Bank 中。针对不同的配置信号电平，对上述的三个 BANK 有如下表所示的电源电压限制，需要注意不支持表格以外的电压组合。

表 1 配置相关 Bank 电源电压

配置模式	配置接口 IO 电平	相关 Bank 电压			SCBV 管脚
		VCCIOCFG	VCCIOL4	VCCIOL5	
JTAG	3.3V	3.3V	Any (1)	Any (1)	VCCIOCFG
	2.5V	2.5V	Any (1)	Any (1)	VCCIOCFG
	1.8V	1.8V	1.8V/1.5V/1.2V	1.8V/1.5V/1.2V	GND
	1.5V	1.5V	1.8V/1.5V/1.2V	1.8V/1.5V/1.2V	GND
	1.2V	1.2V	1.8V/1.5V/1.2V	1.8V/1.5V/1.2V	GND
Slave Serial、Slave Parallel、Master SPI(x1/x2/x4)	3.3V	3.3V	Any (1)	3.3V	VCCIOCFG
	2.5V	2.5V	Any (1)	2.5V	VCCIOCFG
	1.8V	1.8V	1.8V/1.5V/1.2V	1.8V	GND
	1.5V	1.5V	1.8V/1.5V/1.2V	1.5V	GND
	1.2V	1.2V	1.8V/1.5V/1.2V	1.2V	GND
Master SPI(x8)	3.3V	3.3V	3.3V	3.3V	VCCIOCFG
	2.5V	2.5V	2.5V	2.5V	VCCIOCFG
	1.8V	1.8V	1.8V	1.8V	GND
	1.5V	1.5V	1.5V	1.5V	GND
	1.2V	1.2V	1.2V	1.2V	GND

（1）注意：Any 条件不支持悬空。

（二） 电容要求

下面两个表格给出了 PG2L100H 各电源在一定条件下的电容需求以及电容的参数要求。HSST 电源电容需求请见第 5 章节 HSST 设计说明。

表 2 PG2L100H 各电源电容需求

电源名称		100uF	47uF	4.7uF	0.47uF	0.1uF	说明
VCC	FBG484	3	0	6	8	5	内核逻辑电源
	FBG676	3	0	6	8	5	
VCC_DRM	FBG484	1	0	0	2	2	DRM电源
	FBG676	1	0	0	2	2	
VCCA	FBG484	0	1	3	5	2	辅助电源
	FBG676	0	1	3	5	2	
VCCIOCFG	FBG484	0	1	0	1	1	配置BANK电源
	FBG676	0	1	0	1	1	
VCCIO	FBG484	0	2	2	4	2	BANK电源，多BANK共用电源时47uF电容可适当减少。
	FBG676	0	2	2	4	2	

表 3 电源电容参数说明

参数	100uF	47uF	4.7uF	0.47uF	0.1uF
封装	1210	1210	0805	0402	0402
耐压	≥2V	≥6V	≥6V	≥6V	≥6V
ESL	≤1nH	≤1nH	≤0.5nH	≤0.5nH	≤0.5nH
ESR	≤40mΩ	≤40mΩ	≤20mΩ	≤20mΩ	≤20mΩ
材质	X5R	X5R	X7R	X7R	X7R

（三） 其它说明

1. DRM 电源说明

内核电源 VCC 和 DRM 供电的专用电源 VCC_DRM 可以连接到同一路 1.0V 上。

2. 复用配置引脚电源说明

Bank L4 和 Bank L5 电源必须满足表 1 中列出的电源电压条件。

3. 设计功耗说明

设计功耗（包括 HSST 功耗）可以参考功耗评估软件(PDS 中的功耗评估工具 Pango Power Planner)。

三、 配置说明

（一） 配置管脚说明

下面两个表分别给出了配置管脚说明和部分特殊管脚 Number。

表 4 Logos2 系列 FPGA 配置管脚说明

PIN name	PIN type	I/O	PIN description
INIT_FLAG_N	配置专用	Bidirectional (open-drain)	初始化及配置状态专用管脚。当输出为低的时，表示，FPGA芯片正在执行初始化操作（清空配置存储器）或者发生了配置错误。 内置弱上拉电阻，在配置过程中，使能内部弱上拉。 当FPGA上电完成，驱动该管脚为低电平。当FPGA初始化完成后，释放对该管脚的驱动。在上电以及初始化过程中，该管脚可以由外部输入低电平，用于延迟初始化结束之后的配置过程。当芯片在初始化完成后检测到这个管脚上的高电平输入，芯片开始启动配置过程。在配置过程中，该管脚作为配置错误的指示状态输出，为低表示配置过程中出现错误。 该管脚需要外接一个弱上拉电阻到VCCIOCFG（建议电阻值1KΩ~4.7KΩ）。
CFG_DONE	配置专用	Bidirectional (open-drain)	配置状态专用管脚。内置弱上拉电阻（大约10KΩ）。 作为配置完成指示状态输出，为高表示配置完成。默认为开漏输出。当FPGA上电完成，在配置之前或者配置过程中该管脚被驱动为低电平。一旦所有的配置数据被正确的接收并且启动了唤醒时序，释放对该管脚的控制。 在配置完成后，该管脚可以由外部继续驱动为低电平，一旦内部唤醒时序发现外部DONE管脚为低电平，那么内部的唤醒电路继续保持直到外部引脚变为高电平才会继续执行唤醒过程。 该管脚需要外接一个弱上拉电阻到VCCIOCFG（建议电阻值1KΩ~4.7KΩ）。

RSTN	配置专用	input	专用的配置复位管脚，内置弱上拉电阻，且弱上拉一直有效。 用于复位配置逻辑及配置存储器，低有效。 当该管脚被置为低，FPGA配置存储器被清空并且开始新的配置过程。配置逻辑复位开始于该管脚的下降沿，配置过程开始于该管脚紧接的上升沿。 该管脚需要外接1KΩ~4.7KΩ的上拉电阻到VCCIOCFG。 在上电时保持该管脚为低电平并不会让FPGA 配置逻辑处于复位状态。
CFG_CLK	配置专用	input，output	配置时钟管脚。除了JTAG配置模式外，其他模式都是使用该时钟来同步FPGA的配置过程。 在从串行，从并行模式，该管脚作为时钟输入以从外部获取配置数据。 在主SPI配置模式，该管脚作为时钟输出以从外部获取配置数据，在此模式，需外接1kΩ上拉电阻到VCCIOCFG。 不需要该时钟时（比如JTAG模式），处于高阻态。
TCK	配置专用	input	符合IEEE STD 1149.1的测试时钟输入管脚。 为FPGA的JTAG链提供时钟，测试时钟输入管脚；内置弱上拉电阻（始终都是使能），上拉到VCCIOCFG；外部需要一个12K欧姆到18K欧姆之间电阻上拉到VCCIOCFG。
TMS	配置专用	input	专用JTAG 测试模式选择输入管脚，内置弱上拉电阻（始终都是使能），上拉到VCCIOCFG；外部需要一个12K欧姆到18K欧姆之间电阻上拉到VCCIOCFG。
TDI	配置专用	input	专用JTAG 测试数据输入管脚，内置弱上拉电阻（始终都是使能），上拉到VCCIOCFG。
TDO	配置专用	output	专用JTAG 测试数据输出管脚，内置弱上拉电阻（始终都是使能），上拉到VCCIOCFG。
MODE_2	配置专用	input	配置专用输入管脚，用于配置模式选择，内置弱上拉电阻。 确定模式时可以使用一个1KΩ的电阻上拉到VCCIOCFG或者下拉到VSS。

MODE_1	配置专用	input	配置专用输入管脚，用于配置模式选择，内置弱上拉电阻。 确定模式时可以使用一个1KΩ的电阻上拉到VCCIOCFG或者下拉到VSS。
MODE_0	配置专用	input	配置专用输入管脚，用于配置模式选择，内置弱上拉电阻。 确定模式时可以使用一个1KΩ的电阻上拉到VCCIOCFG或者下拉到VSS。
SCBV	配置专用	input	选择复用配置管脚所在的Bank电压。 使用该管脚来确定BANKCFG与包含复用配置管脚的BANK电压之间的压差，以及这些Bank的I/O电压工作范围。该管脚对BANKCFG始终起作用，但只在配置期间对包含复用配置管脚的Bank起作用。 当VCCIOCFG的电压是2.5V或者3.3V，该管脚必须接到高电平（可以直接接到VCCIOCFG）。当VCCIOCFG的电压为1.8V或者更低时，该管脚必须接到低电平（可以直接接到地）。 SCBV管脚上下拉电平与配置相关BANK电源的对应情况请查看表 1。
FCS_N	配置复用	output	复用配置管脚，外部主SPI配置模式使用 （1）主SPIX1，X2，X4模式下，低有效输出片选信号给外部flash；同时需要外部上拉电阻（1KΩ~4.7KΩ）到其所在Bank的VCCIO。 （2）其他配置模式下以及初始化期间，该管脚作为普通用户I/O，为高阻态或者弱上拉。 （3）配置完成后，可以作为用户I/O使用。

MOSI_D0	配置复用	Input/Output	复用配置数据管脚 （1）“MOSI”，主SPI X1模式串行数据输出，连接到外部SPI flash的数据输入管脚（如DQ0，D，SI，IO0等）。当命令和地址被发送到外部SPI flash后，该管脚输出为高阻态或者弱上拉（取决于PULL_UP管脚的状态）。 （2）主SPI X2/X4/X8模式，双向数据端口，作为命令和地址输出给到外部的SPI flash。最低位数据输入从外部SPI flash接收数据。连接到外部SPI flash的双向数据管脚（如DQ0，D，SI，IO0等）。 （3）“D0”，对于从并模式，作为数据总线的第[1]位，也就是最低位。 （4）对于其他配置模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。 （5）配置完成后，可以作为用户I/O使用。
MISO_D1_DI	配置复用	Input/Output	复用配置数据管脚 （1）主SPI模式，X1，“MISO”作为数据输入连接到SPI flash的数据输出端（如DQ1，Q，SO，IO1等）。 （2）主SPI X2、X4、X8模式，“D1”连接到SPI flash的第2个串行数据输出端口（如：DQ1，Q，SO，IO1等）。 （3）对于从并模式，作为数据总线的第[2]位。 （4）对于从串行模式，“DI”作为数据输入管脚。 （5）其他配置模式下以及初始化期间，该管脚作为普通用户I/O，为高阻态或者弱上拉。在其他配置模式下如JTAG，该管脚上的状态会被忽略。 （6）配置完成后，可以作为用户I/O使用。

D[2，3]	配置复用	Input/Output	复用配置数据管脚 （1）主SPI模式，X4/X8，作为数据的输入连接到SPI flash的数据输出端。“D2”连接到外部SPI flash的4/8位数据中的第3位输出（如DQ2，W#，WP#，IO2），“D3”连接到外部SPI flash的4/8位数据中的第4位输出（如DQ3，HOLD#，IO3等），该管脚需要外部弱上拉一个4.7KΩ的电阻到其所对应的VCCIO。 （2）对于从并模式，作为数据总线的第[3，4]位。 （3）对于其他配置模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。 （4）配置完成后，可以作为用户I/O使用。
D[4，5，6，7]	配置复用	Input/Output	复用配置数据管脚 （1）主SPI X8模式，以和D[0，1，2，3]相同的方式连接到第二片flash； （2）对于从并模式，作为数据总线的第[5-8]位。 （3）对于其他配置模式以及初始化期间，该管脚不会被使用。 （4）配置完成后，可以作为用户I/O使用。
D[8,…,15]	配置复用	Input/Output	复用配置数据管脚 （1）对于从并模式，X16位宽，D[15：8]作为数据总线的第[15：8]位，对于从并X32位宽，D[15：8]作为数据总线的第[15:8]位。。 （2）对于其他配置模式或数据位宽不超过8位时以及初始化期间，该管脚不会被使用。 （3）配置完成后，可以作为用户I/O使用。
D[16,…,31]_A[0,…,15]	配置复用	Input/Output	复用配置数据管脚 （1）对于从并，X32位宽，D[31：16]作为数据总线的第[31：16]位。 （2）对于其他配置模式或数据位宽不超过16位时以及初始化期间，该管脚不会被使用。 （3）配置完成后，可以作为用户I/O使用。

CS_N	配置复用	input	复用配置管脚。片选输入，低电平有效 （1）在从并配置模式下，作为从并模式配置接口使能，外部的控制器可通过控制该管脚来选择即将工作的FPGA的从并总线，或者在从并配置链中连接到前一个FPGA的CSO_DOUT管脚。 （2）对于其他配置模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。 （3）在配置结束后，可以作为用于I/O使用。
RWSEL	配置复用	input	复用配置管脚。从并行配置模式读写选择输入，高为读，低为写 （1）为高电平，从并行配置模式从数据总线读取数据。 （2）为低电平，从并行配置模式向数据总线写数据。 （3）读写之间的切换只能在CS_N为高电平期间才可以切换。 （4）在配置结束后，可以作为用户I/O使用。 （5）对于其他配置模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。
CSO_DOUT	配置复用	Output(OD）、Output	复用配置管脚，只在级联时才需要使用 （1）主SPI，X1模式，可作为级联数据输出；其他情况下，对于其他配置模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。 （2）从串模式配置，可作为级联数据输出；其他情况下，对于其他配置模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。 （3）在任意配置模式，当选中了位流调试选项（安全级别最低），其可以输出数据。 （4）从并级联模式配置下，可作为片选信号开漏输出；连接到下游器件的CS_N管脚，并且外部需要加入一个330Ω的上拉电阻到其所对应的VCCIO。其他情况下，对于其他配置模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。 （5）对于其他配置模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。

IO_STATUS_C	配置复用	Input	复用管脚，输入信号，控制从上电完成后到进入用户模式之前中所有用户IO的弱上拉电阻是否使能 （1）“0”，使能所有用户IO内部上拉电阻。 （2）“1”，不使能所有用户IO内部上拉电阻。 （3）建议该管脚外部加弱上拉电阻到对应的VCCIO。 （4）根据应用场景，该管脚可以直接或者通过一个1KΩ的电阻接到VSS，或者通过一个1KΩ的电阻接到对应的VCCIO。 （5）在配置之前或者配置过程中，该管脚不允许悬空。
ECCLKIN	配置复用	Input	外部输入的主模式配置时钟。这是一个可选的外部时钟输入到配置逻辑 （1）在主SPI模式下，FPGA可以选择这个时钟输入作为配置逻辑的配置时钟。该时钟可以被分频（取决于位流中的设置）并从CFG_CLK输出。 （2）对于其他配置模式、使用模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。
BFWE_FCS2_N	配置复用	Output	复用配置管脚，外部主SPI X8配置模式使用 （1）主SPI X8模式下，低有效输出片选信号给外部flash；需要外接一个4.7KΩ上拉电阻到对应的VCCIO。 （2）对于其他配置模式、使用模式以及初始化期间，该管脚不会被使用，作为普通用户I/O，为高阻态或者弱上拉。 （3）配置完成后，可以作为用户I/O使用。

表 5 配置管脚 pin number

PIN name	PG2L100H_FBG676	PG2L100H_FBG484	其它型号待补充
	PIN number	PIN number	PIN number
INIT_FLAG_N	V11	U12	
CFG_DONE	W10	G11	
RSTN	AE16	N12	
CFG_CLK	H13	L12	
TCK	H12	V12	
TMS	H11	T13	
TDI	H10	R13	
TDO	J10	U13	
MODE_2	W9	U9	
MODE_1	Y9	U10	
MODE_0	AB7	U11	
SCBV	AB15	U8	
FCS_N	P18	T19	
MOSI_D0	R14	P22	
MISO_D1_DI	R15	R22	
D[2，3]	P14,N14	P21、R21	
D[4，5，6，7]	N16,N17,R16,R17	T21、U21、P19、R19	
CS_N	P19	V17	
RWSEL	N23	AA19	
CSO_DOUT	N24	AB20	
VS[0、1]	J26,J25	M16、M15	
IO_STATUS_C	P15	U22	
ECCLKIN	P16	V22	
BFOE_N	G25	L16	
BFWE_FCS2_N	F25	K16	
BADRVO_N	F22	M22	
TSDP	R12	N10	
TSDN	R11	N9	
VCCB	G14	E12	
VCCADC	M12	K10	
VSSADC	M11	K9	
VAADC_P	N12	L10	
VAADC_N	P11	M9	
VREFADC_P	P12	M10	
VREFADC_N	N11	L9	

（二） 配置模式选择

MODE[2:0]是配置模式选择管脚，当 INIT_N 信号从低变高的时候，即对模式选择管脚进行采样，确定 FPGA 当前处于什么配置模式。

MODE[2:0]值与配置模式对应关系如下：

001：主 SPI 配置模式(X1/X2/X4/X8)；

101：JTAG 配置模式（X1）；

110：从并行配置模式（X8/X16/X32）；

111：从串行配置模式（X1）。

四、ADC 设计说明

（一） ADC 管脚说明

下表给出了 ADC 管脚说明。

表 6 Logos2 系列 FPGA ADC 管脚说明

PIN name	PIN type	I/O	PIN description
VCCADC	ADC电源	input	ADC模拟电源，1.8V；给ADC模拟电路提供电源；当不使用ADC功能时，建议接地或悬空。
VSSADC	ADC电源	input	GND relative to VCCADC，当不使用ADC功能时，建议与VCCADC做相同处理。
VAADC_P	ADC专用	input	ADC专用模拟差分输入（正），当不使用ADC功能时，建议接地或悬空。
VAADC_N	ADC专用	input	ADC专用模拟差分输入（负），当不使用ADC功能时，建议与VAADC_P做相同处理。
VREFADC_P	ADC专用	N/A	1.25V参考电压输入。当不使用ADC功能时，建议接地。
VREFADC_N	ADC专用	N/A	1.25V参考地输入。当不使用ADC功能时，建议接地。
VAA[0,..,15]P,VAA[0,..,15]N	ADC复用	input	ADC差分模拟输入0-15。

（二） ADC 模式说明

ADC 输入通道的本身是差分的，所以要求正相输入端 VP 和反相输入端 VN 要在差分模式下驱动。当检测所有片内传感器时，内部 ADC 通道工作在 Unipolar 模式下；用户可将外部模拟输入通道配置在 Unipolar 或 Bipolar 模式下。

1. Unipolar 模式




图 1 Unipolar 模式示意图

在 Unipolar 模式下，VP≥VN，VN 输入范围为 0～0.5V，0V≤VP－VN≤1V。

2. Bipolar 模式

Bipolar 模式包含伪差分和全差分，分别示意图如下：




图 2 ipolar 伪差分模式示意图




图 3 Bipolar 全差分模式示意图

（三） 输入信号要求

为了保证正常的转化，以上各种输入模式对信号的要求如下：

表 7 Logos2 系列 FPGA ADC 输入信号要求

Mode	VP	VN
Unipolar	VN~(VN+1V)	0~0.5V
Bipolar(伪差分)	0~1V	0.5V
Bipolar(全差分)	Vcm+(±0.25V)	Vcm-(±0.25V)

五、HSST 设计说明

在《DS04001_Logos2 系列 FPGA 器件数据手册》中有一些 HSST 相关说明，在使用 HSST 时请参阅。

（一） HSST 管脚说明

表 8 Logos2 系列 FPGA HSST 管脚说明

PIN name	PIN type	I/O	PIN description
HSSTAVCC_QR3/6	HSST电源	Input	1.0V模拟电源引脚给到内部的发射和接收电路；不使用HSST时悬空处理，并预留接地电阻位置。
HSSTAVCCPLL_QR3/6	HSST电源	Input	1.2V模拟电源引脚给到PLL；不使用HSST时悬空处理，并预留接地电阻位置。
HSSTRREF_QR3/6	HSST专用	Input	终端电阻校准电路的校准电阻输入引脚，需要通过200Ω的校正电阻（精度1%）上拉到1.0V模拟电源(HSSTAVCC_QR3/6)；不使用HSST时接地处理。
HSSTREFCLK[0，1]P_QR3/6	HSST专用	Input	差分时钟输入引脚P端，对HSST提供参考时钟。 要求外部添加100nF AC耦合；不使用HSST时悬空处理。
HSSTREFCLK[0，1]N_QR3/6	HSST专用	Input	差分时钟输入引脚N端，对HSST提供参考时钟。 要求外部添加100nF AC耦合；不使用HSST时悬空处理。
HSSTTX[0,1,2,3][P,N]_QR3/6	HSST专用	Output	HSST的信道差分输出。每个HSST有4对；不使用HSST时悬空处理。
HSSTRX[0,1,2,3][P,N]_QR3/6	HSST专用	Input	HSST的信道差分输入。每个HSST有4对；不使用HSST时接地处理。

（二） HSST 电源滤波电容要求

HSST 两组电源推荐都使用 LDO 供电，滤波电容要求如下表：

表 9 HSST 电源滤波电容要求

电源名称	4.7uF（X7R/10%）	0.1uF（X7R/10%）	说明
HSSTAVCC	2	5	单个 HSSTLP 的电源需求
HSSTAVCCPLL	2	6	单个 HSSTLP 的电源需求

注：用户可根据实际情况适当调整电容。

（三） 其它注意事项

- 电源 HSSTAVCC 纹波要求小于 10mv,如果纹波偏大，需要容忍性能损失，制板时尽量把纹波做小；
- 推荐 HSSTAVCC 与 HSSTAVCCPLL 同时上电，无时序要求；
- 接收端支持内部配置为 AC 耦合或者 DC 耦合，内部配置成 DC 耦合时外部需要做 AC 耦合；
- Native X1 可以放在任意通道上。Native X2 限制在 lane0/lane1 或 lane2/lane3 上；
- 不使用 HSST 时，HSST 电源悬空并预留接地电阻位置，RX 管脚接地，具体见表 7；
- 两个 HSSTLP 可以共用电源，但不建议客户这样使用；
- 用到 PCIE 硬核只能放在 HSSTLP_QR3。

六、LVDS 设计说明

每个 bank 都支持输入输出，bank 电压为 2.5V；

LVDS 性能受容性负载大小和线路损耗影响，建议仿真评估；

差分 IO 内置 100 欧电阻；

输入时钟放在时钟输入管脚；

PCB layout 时需要加入 pin delay 信息。

七、 TMDS 设计说明

每个 bank 都可以支持 TMDS，bank 电压为 3.3V；

接收端需在外部使用 50 欧电阻上拉到所在 bank 电压；

接收端时钟放在时钟输入管脚；

PCB layout 时需要加入 pin delay 信息。

八、DDR3 设计说明

原理图设计说明：

- bank 分布在芯片左右两侧，系统时钟输入管脚与 DDR3 接口必须在同一侧（同在左侧或右侧）且为时钟输入管脚，如果不在同一侧，芯片布线较长会带来较多额外抖动；
- 推荐系统时钟输入管脚与 DDR3 的 command/address 信号在同一个 bank 上，系统时钟是差分信号时需要用到 AC 耦合+直流偏置的电路形式；
- 每个 bank 只需要一个外部 VREF 参考电压输入，电压值是 bank 电压/DDR3 芯片供电电压的一半；VREF 可以通过两个 1K 欧姆电阻分压产生，也可以使用专用电源芯片提供；
- CK 必须接到某个 command/address 字节分组的 p-n 对管脚；
- DQS 信号必须连接到 DQS 专用管脚；
- DQ 和 DM（如果用到）必须连接到与之对应的 DQS 字节分组管脚；
- 单个 DDR3 接口的跨度不能超过 3 个同侧相邻的 bank，对于跨度为 3 个 bank 的 DDR3 接口，command/address 信号必须位于中间 bank，且所有的 command/address 信号必须在同一个 bank 中；
- command/address 信号必须连接到没有用作数据（DQ、DM）的字节分组管脚；
- RESET_N 可以连接到任意管脚（电平须与 DDR3 要求一致），推荐约束该管脚到 DDR3 接口所在的 bank 上以改善时序，该管脚不需要端接，预留接地电容位置，可以通过一个 4.7KΩ 电阻下拉到 GND；
- 字节分组内信号可以自由交换（DQS 等特定管脚除外），bank 内字节分组可以整体交换；
- DDR3 对应 bank 中的两个单端管脚可以作为 command/address 信号使用；

PCB 设计说明：

- PCB layout 时需要加入 pin delay 信息，并在走线时打开，同时打开过孔的延迟；
- Flyby 拓扑中，CK 走线长度不短于第一组 DQS 走线，两者长度差小于 1/4 个 CK 周期；
- CK 差分对内误差小于 5mil，控制阻抗差分 100 欧姆，需要有完整的参考 GND 层，走线尽量少换层，使用过孔换层的地方要对称加伴随 GND 孔；
- Flyby 拓扑中，CK 分段等长，主干线长度小于 2000mil，分支走线长度（含过孔）小于 120mil；
- command/address 信号线以 CK 为参考做等长，推荐长度差小于 200mil；

- command/address 信号需要有完整参考层，其中 ODT、CS、CKE 打孔的地方有 GND 伴随孔，其它信号 3-6 个信号孔旁边至少有一个 GND 孔；
- DQS 差分对内误差小于 5mil，控制阻抗差分 100 欧姆，需要有完整的参考 GND 层，换层不能超过 2 次，使用过孔换层的地方要对称加伴随 GND 孔；
- DQ 信号需要有完整参考层，2-4 个信号孔旁边至少有一个 GND 孔伴随；
- 同一 DQS 字节分组内，以 DQS 为基准控制走线误差小于 50mil，总长控制在 1500mil 以内；
- 不同 DQS 字节分组的走线可以做 200-300mil 的不等长错开设计降低 SSN 影响，例如分组 0 和 2 长度按常规做，分组 1 和 3 多绕 200mil 长度；
- 同组信号走在同一层，保证不会因换层影响信号时序。如果确需换层，换层前后要做等长，尽量避免表层走线；
- 蛇形绕线时，单线按 3W（W 是线宽）绕线，差分线按 5W 绕线。保证各信号组内间距不小于 3H（H 是走线到主参考平面的距离），组间间距不小于 5H，DQS 和时钟距离其它信号的间距做到 5H 以上；
- 电源铺完整电源平面，目标阻抗尽量控制在 0.01ohm@100M 以内；
- 电容尽量在 BGA 下方靠近摆放，保证每个电源管脚下方至少有一个电容滤波；
- VTT 电源对精度要求比较高，有很大的瞬间电流，需要使用足够的去耦电容。VTT 集中在终端的端接电阻处，一般在端接电阻同面做铺铜处理，铜皮宽度要大于 120mil；
- VREF 电源对精度要求很严格，但承载的电流很小，因此去耦电容数量不需要太多。VREF 需要远离干扰源；
- ZQ 校准电阻采用 1%精度电阻靠近管脚摆放，走线加宽，走线长度小于 100mil。

九、其它说明

（一） 时钟输入管脚说明

表 10 Logos2 系列 FPGA 时钟输入管脚说明

PIN name	PIN type	I/O	PIN description
GMCLK	时钟复用	Input	复用全局多区域时钟输入引脚；这些具有时钟输入能力的时钟除了可以直接驱动区域时钟缓冲器、IO时钟缓冲器、全局时钟缓冲器，GPLL，PPLL。还能够驱动多区域时钟缓冲器；当不作为时钟输入时，其作为通用IO。当差分对连接到单端时钟源时，只需要连接到差分对的P端。当这些PIN作为单区域时钟源时，它能够驱动这个Bank的所有IO时钟缓冲器和区域时钟缓冲器。
GSCLK	时钟复用	Input	复用全局单区域时钟输入引脚；这些具有时钟输入能力的时钟可以直接驱动区域时钟缓冲器、IO时钟缓冲器、全局时钟缓冲器，GPLL，PPLL。当不作为时钟输入时，其作为通用IO。当差分对连接到单端时钟源时，只需要连接到差分对的P端。它能够驱动这个Bank的所有IO时钟缓冲器和区域时钟缓冲器。

（二） 其它特别管脚说明

表 11 Logos2 系列 FPGA 特别管脚说明

PIN name	PIN type	I/O	PIN description
VREF	复用	N/A	作为输入参考电压引脚。当不需要外部参考电压引脚时，其可以作为用户IO。 用到DDR3时该引脚用法请见第8节DDR3设计说明。
TSDP	专用	N/A	温度传感器二极管的阳极引脚。当不使用温度二极管时，连接到VSS上。如果要使用温度传感器二极管，那么需要合适的外部温度监控芯片。
TSDN	专用	N/A	温度传感器二极管的阴极引脚。
VCCB	电源	input	秘钥存储器备用电池电源供电电压，1.0V~1.9V；当秘钥功能不使用时，该PIN需要连接到地或者VCCA。

（三） 输出管脚说明

时钟输出管脚不要选择 bank 中的两个单端管脚。芯片管脚大多为差分对的形式，当差分对中的一个管脚做时钟输出时，建议差分对中的另一个管脚不要用作一般信号的输入管脚。

（四） 确认管脚约束

在完成原理图后，需要跑工程文件确认管脚信号定义是否合理。

免责声明

版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。