

文章编号:1007-2780(2025)04-0566-11

氧化物 TFT 源栅极短路缺陷原因 解析及抑制措施

刘 丹¹, 樊小军², 陈 威², 刘 巍², 刘 川³, 杜宏伟¹, 杨 生¹, 吴 旭¹,
闵泰烨¹, 王章涛⁴, 张浩雄⁴, 谌 伟¹, 王念念¹, 熊 永¹, 黄中浩^{1*}

(1. 重庆京东方光电科技有限公司, 重庆 400700;

2. 联想集团质量技术委员会, 北京 100006;

3. 中山大学 电子与信息工程学院, 广东 广州 510275;

4. 京东方科技集团股份有限公司, 北京 100176)

摘要:氧化物 TFT (Thin Film Transistor) 源漏极短路 (Gate Data Short, DGS) 缺陷导致显示品质恶化和产品报废, 明确 DGS 原理、识别影响因素并输出解决方案对确保产品良率和品质具有积极意义。本文首先确认了 DGS 宏观现象和微观形貌, 随后探究了栅极绝缘层 (Gate Insulator, GI) 介电损耗和耐压强度的关系, 统计了不同产品在点灯恶化实验中的 DGS 发生率, 明确了产品栅极电压、刷新率对 DGS 的影响。将实验现象和调研的 DGS 机理匹配, 分析了氧化物 TFT DGS 高于非晶硅 TFT 的原因。结果表明, DGS 的本质是栅极绝缘层耐压强度不足而导致的 GI 介电击穿, GI 介电损耗、栅压和刷新率均是影响 DGS 的显著因子。这些因子在 Cu 扩散、Cu 电迁移机理的相互作用下, 降低了 GI 有效厚度, 增加了 GI 热击穿风险, 最终造成了 DGS。产线可行的 DGS 抑制措施有两种: 降低叠层 GI 的 SiO₂ 厚度比例, 减少叠层栅极绝缘层介电损耗, 抑制热击穿; 下调 TFT 栅压, 抑制 Cu 离子扩散和电迁移。将上述措施作为改善方案进行实验测试, 面板 DGS 发生率下降 73%。该方案成功抑制了氧化物面板 DGS 发生率, 提升了产品品质, 为氧化物 TFT 制程优化提供了参考。

关键词: 铜铟镓氧化物; 薄膜晶体管; 电迁移; 电介质击穿

中图分类号: TN321⁺.5 文献标识码: A doi: 10.37188/CJLCD.2024-0338 CSTR: 32172.14.CJLCD.2024-0338

收稿日期: 2024-12-01; 修订日期: 2025-01-28.

基金项目: 重庆京东方科技攻关项目 (No.306053)

Supported by Scientific and Technological Project of Chongqing BOE Optoelectronics Technology Co. Ltd.
(No.306053)

*通信联系人, E-mail: huangzhonghao@boe.com.cn

Mechanism analysis and suppression measures for gate data short defects in oxide TFT

LIU Dan¹, FAN Xiaojun², CEHN Wei², LIU Wei², LIU Chuan³, DU Hongwei¹,
YANG Sheng¹, WU Xu¹, MIN Taiye¹, WANG Zhangtao⁴, ZHANG Haoxiong⁴,
SHEN Wei¹, WANG Niannian¹, XIONG Yong¹, HUANG Zhonghao^{1*}

(1. Chongqing BOE Optoelectronics Technology Co. Ltd., Chongqing 400700, China;

2. Lenovo PCSO Quality Technology Committee, Beijing 100006, China;

3. School of Electronics and Information Technology, Sun Yat-sen University,
Guangzhou 510275, China;

4. BOE Technology Group Co. Ltd., Beijing 100176, China)

Abstract: Gate data short (DGS) defects in IGZO TFT lead to deterioration of display performance and product scrap. It is necessary to identify the DGS mechanism, recognize the impact factors, and propose a solution to ensure the yield. In this paper, the macroscopic phenomena and microscopic morphology of DGS were analyzed. After that, the relationship between the dielectric loss of gate insulator (GI) and break-down voltage was explored. Then, the deterioration of display tests were conducted, and the DGS rate of different products was statistically analyzed, the effects of gate voltage and refresh rate on DGS rate were identified. Next, the experimental phenomenon is matched with the investigated DGS mechanism. Subsequently, the reasons for oxide TFT DGS being higher than a-Si TFT were analyzed. The results show that the essential of DGS is GI dielectric breakdown due to insufficient dielectric withstanding strength, while GI dielectric loss, gate voltage, and refresh rate are all the significant influencing factors of DGS. These factors, in the interaction of Cu diffusion and Cu electromigration mechanisms, reduce the GI effective thickness and increase the risk of GI thermal breakdown, which ultimately results in DGS. DGS can be suppressed by reducing thickness ratio of SiO_x in the stacked GI aiming at decreasing dielectric loss and inhibiting thermal breakdown; Alternatively, DGS is ultimately suppressed by decreasing gate voltage to inhibit Cu diffusion and electromigration. By introducing the above measures as an improvement plan, the incidence rate of DGS was decreased by 73%, which successfully suppressed the DGS rate of the oxide panel and improved the product quality, providing a reference for oxide TFT process optimization.

Key words: IGZO; thin film transistor; electric migration; dielectric breakdown

1 引言

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display, TFT-LCD)经过多年发展,已成为平板显示的主流技术,可对应各种尺寸显示,广泛应用于各个行业。薄膜晶体管(Thin Film Transistor, TFT)是 TFT-LCD 的核心部件,ADS Pro (Advanced Super Dimension

Switch Professional)型 TFT 器件由栅极(Gate)、栅极绝缘层(Gate Insulator, GI)、有源层(Active Layer)、源漏(Source/Drain, SD)电极组成,钝化层(Passivation Layer, PVX)覆盖 TFT 器件起到保护作用。像素电极和公共电极通常由透明导电氧化铟锡(Indium Tin Oxide, ITO)组成,像素电极和漏极连接并接收 TFT 器件输出的电信号,公共电极提供参考电位,像素电极和公共电

极的电势差驱动液晶偏转^[1-2]。TFT-LCD朝着大尺寸、高刷新率、高透过率、高分辨率等方向不断发展。为了避免栅极(Gate)、源漏(SD)电极电阻偏大而造成的信号延迟,电阻率更低的Cu逐渐取代Al^[3-5]。同时,上述发展方向也要求提升TFT充电率、增加开关电流比、减小器件尺寸,这些需求进一步要求器件的有源层具有更高的迁移率。传统的非晶硅(Amorphous Silicon, a-Si)有源层的迁移率低($<1\text{ cm}^2\cdot\text{V}^{-1}\cdot\text{s}^{-1}$),无法满足要求。IGZO属于正型半导体,由 In_2O_3 、 ZnO 、 Ga_2O_3 按照比例混合,经固相反应和烧结制得四元氧化物靶材,然后通过磁控溅射形成IGZO薄膜。IGZO的迁移率可随成分变化在 $10\sim 100\text{ cm}^2\cdot\text{V}^{-1}\cdot\text{s}^{-1}$ 范围调节。与此同时,IGZO成膜均一性良好、兼容a-Si产线大部分设备^[6]。此外,IGZO的光学禁带更大,即IGZO TFT光照漏电流比a-Si TFT低,这也使得IGZO更符合TFT-LCD低功耗、低频显示的发展方向^[7]。因此,IGZO作为有源层正逐步取代a-Si。目前,产业化的IGZO TFT需经过7~9道光罩工艺,其典型的TFT由栅极、叠层GI(自下而上 $\text{SiN}_x/\text{SiO}_x$)、IGZO有源层、SD电极、叠层PVX1(自下而上 $\text{SiO}_x/\text{SiN}_x$)、有机膜(Organic, ORG),公共电极(1ITO)、PVX2(SiN_x)和像素电极(2ITO)组成^[8]。栅极、GI、IGZO和SD电极形成器件,PVX1覆盖器件起到保护作用,ORG覆盖于PVX1上起到降低寄生电容作用,1ITO作为公共电极,PVX2提供存储电容,2ITO和漏极连接并接收TFT器件输出的显示信号。

目前关于IGZO的TFT器件性能提升的报道很多,比如通过IGZO组分调整或掺杂以提升迁移率^[7]、有源层多层堆叠结构提升TFT稳定性^[9-16]、背沟道氟等离子体处理改善 H_2O 导致的驼峰效应及栅极负压应力器件稳定性恶化^[17]等。但是,在实际的IGZO TFT量产过程中,却面临诸多非TFT器件特性类的问题,该类问题导致IGZO TFT面板出现良率损失。在上述问题中,最为典型的问题是栅极和源漏极短路(Data Gate Short, DGS)。DGS不良在画面上表现为十字叉线。若生产阶段检出DGS,产品直接报废处理;但小部分轻微的DGS样品在生产和检测阶段并未表现出短路的电学缺陷,该类样品可能

会漏出并流通到市场终端用户手中,在长期的使用过程中产生显示异常。DGS的十字交叉点即是栅极和SD线发生短路的位置^[18],栅极和SD交叠位置的膜层间亚微米级异物是导致DGS的主要原因^[19]。然而,亚微米级别的异物无法在实际生产环境中完全避免,而且同一条产线生产出来的氧化物产品,其DGS发生率呈现出明显的产品区别。所有产品均在同样的产线制备,对应环境和设备洁净度相同,即异物水平应该相同,这说明是其他因素造成了DGS差异,而非异物。然而,目前尚未见到关于TFT DGS发生机理、影响因素的研究。明确DGS机理和影响因素,对于产品良率确保和客户满意度提升具有积极意义。

本文基于重庆京东方光电科技有限公司的氧化物TFT-LCD产线、设备和产品,与联想、中山大学共同开展DGS原理和影响因素的实验研究。首先对显示器DGS现象和对应的TFT微观形貌进行了确认。然后,制备 SiN_x 、 SiO_x 单膜层电容器,测试对应的电容和介电损耗,并换算相对介电常数和介电损耗。结合单膜层的介电损耗和相对介电常数,计算不同厚度比例的叠层GI($\text{SiN}_x/\text{SiO}_x$)的复合电容和介电损耗。对不同厚度比例的叠层GI($\text{SiN}_x/\text{SiO}_x$)进行耐压测试,明确击穿电压和介电损耗之间的关系。随后,对多种IGZO TFT-LCD产品进行高温、长时间点灯恶化测试,统计不同产品在恶化实验中的DGS发生率,匹配DGS发生率与栅极电压、驱动信号间的关系,确定影响DGS的关键参数。上述各类别的实验结果均与文献调研的机理进行匹配,明确每一类实验造成DGS的真正原因。通过机理分析,说明IGZO TFT DGS发生率高于a-Si TFT的原因。最后,提出抑制DGS的技术方案,结合显示器市场端的DGS发生率对改善效果进行证实。该项研究明确了DGS机理,识别了DGS影响因素,为氧化物TFT设计、器件结构优化和确保产品品质提供了指导。

2 实 验

2.1 显示屏DGS现象分析

首先收集已经发生DGS显示不良的面板,点灯确认DGS缺陷的表现形式和位置。然后将

DGS显示屏拆解,对阵列(Array)基板进行显微镜检测,观察器件形貌。对基板切片进行聚焦离子束扫描电子显微镜(Focused Ion Beam-Scanning Electron Microscope, FIB-SEM)微观分析,明确 TFT DGS 缺陷发生的微观形貌。

2.2 电容器和 TFT 器件分析

2.2.1 电容器制作和介电性能测试

如图1所示,在玻璃基板上制作下电极。分别沉积 SiN_x (300 nm 目标值)、 SiO_x (100 nm 目标值)单层膜,并测量 SiN_x 和 SiO_x 实际膜厚。在介质层上制作上电极,最终制得边长为 1 mm 的正方形电容器。采用数字电桥在 1 kHz 下测试 SiN_x 、 SiO_x 电容器的电容和介电损耗,换算相对介电常数^[20]。结合单膜层介电损耗和介电常数,计算不同 $\text{SiN}_x/\text{SiO}_x$ 叠层厚度 (300/100, 250/150, 200/200 nm) 的复合电容和复合介电损耗。




图1 电容器结构示意图

Fig.1 Capacitor structure schematic

2.2.2 TFT 器件制作

IGZO TFT 器件结构和工艺流程如图2所示。首先在玻璃基板制备栅极,然后沉积GI层,保持 $\text{SiN}_x/\text{SiO}_x$ 叠层GI总厚度为 400 nm,调节 $\text{SiN}_x/\text{SiO}_x$ 叠层厚度比例 (300/100, 250/150, 200/200 nm)。沉积IGZO,通过光刻和湿法刻蚀




图2 TFT结构和工艺流程

Fig.2 TFT structure and process flow

形成图案。然后制备SD电极。完成SD电极图形化之后,沉积PVX1,在PVX1上涂敷ORG,显影后形成过孔。在ORG上制备1ITO作为公共电极,在1ITO上沉积PVX2,通过干法刻蚀形成过孔与ORG过孔接通。最后,进行2ITO制程,该层ITO作为像素电极和漏极连接。测试不同GI叠层厚度比例TFT的GI击穿电压,确认复合介电损耗和叠层GI击穿电压的变化趋势。

2.3 面板的恶化点灯实验

选择显示屏进行恶化点灯测试,在 50 °C 下通电并进行画面切换,持续 24 h,投入数量 M1,在该恶化条件下有 M2 张显示屏产生 DGS 显示缺陷,按照 M2/M1 比例换算 DGS 发生率。按此方案,点灯测试中,调节同一产品栅极电压,探究栅极电压对 DGS 发生率的影响。采用控制变量,选择 TFT 器件和背光源相同但刷新率不同的产品进行点灯恶化测试,研究刷新率对 DGS 发生率的影响。

通过文献调研明确 TFT DGS 发生的多种机理,并对上述实验现象进行机理匹配。分析 DGS 机理和影响因素后,制定抑制 DGS 的技术方案,统计采用改善方案后 DGS 发生率的下降百分比,验证方案效果。

3 实验结果及分析

3.1 DGS 缺陷的表现形式和对应的 TFT 形貌

如图3(a)所示,DGS显示缺陷在屏幕上表现为十字线。显示屏幕的阵列(Array)基板布线如图3(b)所示,栅极平行于显示器长边,SD线平行于屏幕短边,栅极和SD交叉位置便是 TFT 器件。TFT 器件的结构如图2所示。对发生 DGS 的阵列基板进行显微镜检查,如图3(c)所示,栅极和SD线交叉的位置发现疑似异物鼓包。对 TFT 采用 FIB 分析,观察鼓包截面形貌,如图3(d)所示。在SD和栅极交叠位置,SD层下方发现高度为 1 μm 以下的异物,且异物与SD之间出现明显介电击穿现象。对击穿区域进行EDX能谱分析,如图3(e)所示,击穿区域含有Cu,具有导电性。

面板样品在出厂前的检验均正常,但在市场端却出现 DGS 缺陷。因此,图3(d)中的导电通道不是在面板制作过程中形成,而是在客户使用




图3 (a) DGS显示缺陷示意图;(b)显示区域阵列基板布线示意图;(c)发生DGS的TFT自动光学检测(AOI)形貌;(d)DGS在FIB下的形貌;(e)异物的能谱分析结果。

Fig. 3 (a) Illustration of DGS defects in display; (b) Array substrate layout map in active area; (c) DGS morphology in AOI; (d) DGS morphology in FIB; (e) Spectral analysis results of foreign objects.

过程中逐渐形成的。

栅极和SD电极之间存在异物,异物导致GI覆盖不充分、GI厚度减薄或尖端放电,GI层介电击穿风险增加。其次,面板在长时间使用过程中,TFT电极的Cu扩散和电迁移逐渐积累,GI的有效厚度逐渐下降,GI层的介电损耗随即增加。在GI有效厚度下降过程中,GI所承受的电场强度也逐渐增加。当GI所承受的电场强度大于其击穿场强,GI发生热击穿并形成导电通道。这便是DGS的本质。

3.2 DGS进行性的主要机理

因亚微米异物在TFT制程中无法完全避免,本文重点研究除异物之外的进行性DGS形成过程,包括Cu扩散、Cu离子的电迁移、电介质热击穿等3个类别。

Cu扩散能力强,如图2所示,栅极Cu向GI底部扩散;SD Cu通过PVX1向GI顶部的SiO₂扩散^[21-22]。GI有效厚度下降,GI耐压强度降低,最终GI被击穿形成DGS。

TFT工作环境下,栅极和SD电极均有电信号。因为器件尺寸小,器件中电极处于强电场环境下。在该环境下,栅极、SD电极侧壁的Cu会发生电迁移。

如图4所示,Cu电迁移的路径和途中Cu扩散的路径基本一致。Cu的电迁移同样导致了GI的有效厚度减薄。GI的击穿场强是 E_1 ,栅极和源极之间电压为 U ,GI最初膜厚为 H_1 。当 $H_1 > U/E_1$ 时,器件正常工作。 v 作为电迁移的速率,经过 t 时间后,GI有效厚度为 $H_1 - vt$,当 $H_1 - vt > U/E_1$ 时,器件仍然正常工作;当 $H_1 - vt < U/E_1$ 时,介质层击穿,出现DGS。对于Cu离子的电迁移,迁移时间越长,GI剩余的有效厚度越薄,越容易发生DGS。同理,迁移速率 v 越大,DGS越容易发生。




图4 Cu离子电迁移示意图

Fig. 4 Schematic of Cu ion electromigration

电迁移速率受到材料迁移活化能、电压、频率、温度、介质层厚度和介电常数的影响,其影响因素如公式(1)所示, E_a 为材料迁移活化能, U 为电压, T 为温度, f 为频率, S 为电极和绝缘层的交叠面积, d 为介质层的厚度, ϵ 为绝缘层的介电常数^[23-25]:

$$v \propto \frac{U^2 T f S}{d \epsilon E_a} \quad (1)$$

GI作为电介质具有介电损耗。TFT器件工作时,GI因介电损耗而发热。当GI产生的热量高于散热,GI发生热击穿。热击穿相关信息如公式(2)所示, E 代表GI击穿场强, ΔT 代表GI和环境的温差, b 代表Cu离子在介质中的跳跃距离, ρ_t 代表材料热阻系数, $\tan \delta$ 代表GI层的介电损耗^[26]:

$$E^2 = \frac{4 \Delta T}{b \rho_t f S \epsilon \tan \delta} \quad (2)$$

综上所述,造成DGS进行性的原因有Cu扩散、Cu的电迁移和热击穿3种类别,3种类别有各

自的特征,需研究产品 DGS 的特征和匹配机理,进而制定改善措施。

3.3 SiN_x/SiO_x厚度比例对叠层 GI 耐压强度的影响

在 1 kHz 下单膜层 SiN_x、SiO_x 对应的膜厚,面积、电容和介电损耗如表 1 所示。按照公式(3)分别换算 SiN_x、SiO_x 对应的相对介电常数,并记录于表 1 中。公式(3)中,ε_r是相对介电常数,C 为电容,d 为介质层膜厚,A 为电容器面积,ε₀是真空介电常数 8.854×10^{-12} F/m。

$$\epsilon_r = \frac{C \times d}{\epsilon_0 A}, \quad (3)$$

对于 SiN_x/SiO_x 叠层电容器, SiN_x 的电容、厚度和介电损耗分别为 C₁、d₁ 和 tanδ₁; SiO_x 的电容、厚度和介电损耗分别为 C₂、d₂ 和 tanδ₂。 SiN_x/SiO_x 总厚度保持 400 nm, 有 300/100, 250/150, 200/200 nm 三种叠层结构, 串联叠层的复合电容如公式(4)所示。结合公式(3), 复合电容 C 的表达式如公式(5)所示, ε₁ 和 ε₂ 分别是 SiN_x 和 SiO_x 的相对介电常数。叠层 GI 的复合介电损耗计算如公式(7)所示^[27]。结合公式(5)~(7), 计算 3 种叠层对应的介电损耗和电容, 如表 2 所示, SiO_x 厚度增加, 介电损耗增加。

$$\frac{1}{C} = \frac{1}{C_1} + \frac{1}{C_2}, \quad (4)$$

$$C = \frac{\epsilon_0 \times \epsilon_1 \times \epsilon_2 \times A}{d_1 \epsilon_2 + d_2 \epsilon_1}, \quad (5)$$

$$\mu\eta = \frac{d_2 \times \epsilon_1}{d_1 \times \epsilon_2}, \quad (6)$$

$$\tan\delta = \tan\delta_1 + \frac{\mu\eta \times (\tan\delta_2 - \tan\delta_1)}{\mu\eta + \frac{(1 + \tan^2\delta_1)}{(1 + \tan^2\delta_2)}}. \quad (7)$$

表 1 1 kHz 下 SiN_x 和 SiO_x 电容器的介电性能

Tab. 1 Dielectric properties of SiN_x and SiO_x capacitors

膜层	厚度/nm	电容/F	介电损耗/%	相对介电常数
SiN _x	287.7	1.97E-10	0.18	6.40
SiO _x	91.8	3.79E-10	0.89	3.93

对 3 种不同叠层的电容进行耐压测试, GI 厚度保持不变, 击穿场强和击穿电压的趋势一致。击穿电压如图 5 所示, SiO_x 厚度比例增加, 介电损

表 2 不同 SiN_x/SiO_x 叠层厚度比例下的电容和介电损耗

Tab. 2 Capacitance and dielectric loss for different SiN_x/SiO_x stack thickness ratios

SiN _x 厚度/ nm	SiO _x 厚度/ nm	电容/F	介电损耗/%
300	100	1.22E-12	0.25
250	150	1.15E-12	0.35
200	200	1.07E-12	0.44




图 5 不同 SiN_x/SiO_x 厚度比例下 GI 的击穿电压

Fig. 5 GI breakdown voltage for different SiN_x/SiO_x thickness ratios

耗增加, 击穿电压逐渐下降, 符合公式(2)所述的热击穿趋势。

除了热击穿以外, TFT 中的 GI 层存在 Cu 扩散, IGZO TFT 的 GI 采用 SiN_x/SiO_x 叠层结构。基于产线的 SiN_x 和 SiO_x 折射率分别是 1.935 和 1.457, 折射率和致密度正相关, 即 SiO_x 的致密度低于 SiN_x^[28-29]。Cu 离子在稀疏的 SiO_x 扩散速度比在致密的 SiN_x 更快。当 GI 中 SiO_x 厚度比例增加, SD 侧壁 Cu 扩散更加严重, GI 有效厚度更低, 故 GI 耐压强度下降, 发生击穿。在 Cu 扩散和介电损耗共同作用下, SiO_x 厚度比例增加, GI 耐压强度下降。

综上所述, 对于 400 nm 厚度固定的 SiN_x/SiO_x 叠层 GI, 随着 SiO_x 的厚度比例由 50% 下降到 25%, GI 的介电损耗逐渐下降, Cu 扩散程度下降, 耐压强度提升 7.3%, 这对抑制 DGS 缺陷具有积极作用。

3.4 DGS 发生率和栅极电压的关系

如图 6 所示, 在恶化点灯实验中, 以 DGS 发生率作为因变量 Y, 栅极电压作为自变量 X, 施加在栅极上交流信号电压逐渐增加, Y 和 X 呈明显的二次函数关系。在热击穿模型对应的公式(2)中, 击穿场强为 E, GI 厚度不变, 将 E 换算为击穿

电压 U 与 GI 厚度的商,建立击穿电压的平方与膜质参数、频率和温度的数量关系。图 6 中 DGS 发生率是关于电压的二次函数关系,栅极交流信号的电压对 DGS 影响符合热击穿模型。




图 6 恶化点灯实验下 DGS 发生率随栅极电压的关系

Fig. 6 DGS rate as a function of gate voltage in display deterioration excitation experiments

电迁移模型如公式(1)所示,迁移速率 v 同电压 U 呈二次函数关系。栅极和源极之间的电压为 U , GI 初始厚度为 H_1 , 其耐压强度为 E_1 , 那么 U/E_1 则是 GI 的阈值厚度。因为 $H_1 > U/E_1$, GI 不易被击穿, 器件稳定。栅极施加交流信号, 发生 Cu 离子电迁移, 迁移速率为 v , 经过时间 t , 此时 GI 的有效厚度为 $H_1 - vt$, 电压增加则迁移速率 v 线性增加, GI 有效厚度 $H_1 - vt$ 线性减少。当 GI 有效厚度 $H_1 - vt < U/E_1$, GI 容易被击穿, 器件随即发生 DGS。如此, DGS 发生率应随电压的增加呈二次函数关系变化, 符合图 6 的趋势, 栅极电压造成的 DGS 符合电迁移模型。

综上所述, 恶化点灯测试时, 施加在栅极电极上的交流信号电压增加, DGS 发生率呈二次函数关系增加, 该趋势符合热击穿模型, 同时也符合电迁移模型。为了抑制 DGS 发生, 在保证 TFT 充电效率的前提下, 须降低栅极电压。

3.5 DGS 发生率和显示器频率的关系

显示器的刷新率和画面更新速率呈正相关关系。采用控制变量, 选择 TFT 器件和背光源相同但刷新率不同的产品进行点灯恶化测试, 对应的 DGS 发生率如图 7 所示。频率增加, DGS 发生率呈线性增加趋势。

在电迁移速率公式(1)中, 频率 f 增加则 Cu 电迁移速率线性增加, 即 GI 的有效厚度线性下




图 7 DGS 发生率随刷新率的变化

Fig. 7 Trend of DGS occurrence with fresh rate

降, GI 的耐压强度因此下降, DGS 发生率由此增加。显示屏的刷新率增加, DGS 发生率呈线性增加趋势, 该趋势符合 Cu 离子电迁移模型。

显示器刷新率增加, 即 TFT 的工作频率增加, Cu 的电迁移速率随之增加, GI 有效厚度由此下降, DGS 更容易发生。如此, 对于高刷新率氧化物产品, 其 DGS 的发生风险更大。

3.6 IGZO TFT DGS 发生率高于 a-Si TFT 的原因分析

首先从制程工艺角度对比, a-Si TFT 与 IGZO TFT 在电极材料和 GI 膜层上存在差别。为了保证 IGZO TFT 的特性稳定, 通常 IGZO 的 GI 沉积速度更慢, 导致化学气相沉积(CVD)的沉积时间更长, 进而导致 CVD 的非成膜微粒状副产物更多。从金属电极材料角度对比, a-Si TFT 的栅和源漏电极大多采用 Mo/Al/Mo 结构, 用于中大尺寸显示器的 a-Si TFT 使用 Cu 电极, Cu 的迁移活化能为 1.2 eV, 低于 Al 的 3.19 eV^[25,30], 所以参考公式(1), Cu 的迁移速率更大。此外, a-Si TFT 的 GI 采用 SiN_x, 而 IGZO TFT 的 GI 采用 SiN_x/SiO_x 叠层结构。Cu 离子在低致密度的 SiO_x 扩散更严重, 即 IGZO TFT 中 GI 层 Cu 离子含量更高, 那么 IGZO TFT 的 GI 有效厚度下降更严重, GI 相对容易击穿; 同时, GI 作为电介质, Cu 扩散污染后, GI 的介电损耗增加^[2], 进一步导致热击穿场强降低。最后, 考虑到 IGZO TFT 对应更高端的显示面板, 其分辨率、刷新率和驱动电压通常要比 a-Si 面板更高。分辨率的提高将导致异物出现在栅极和 SD 交叠位置的概率提高, 进而增加潜在的 DGS 不良概率。参考公式(1)和(2), 刷新率和驱动电压的提高将同时影响迁移速率 v 和热

击穿场强 E , 导致 DGS 的失效时间缩短, 失效比例提高。

综上所述, 由于 IGZO TFT 的工艺特性和产品特征, IGZO TFT 的 GI 中存在微粒状异物的概率更大, 电极中 Cu 的强扩散能力更强, 以及器件面临着更高的刷新率和驱动电压, IGZO TFT 的有效 GI 厚度相对更小, 即 GI 所承受的电场强度更高, 且 IGZO TFT 中的 GI 热击穿概率更大。最终, IGZO TFT 的 DGS 发生率高于 a-Si TFT。

3.7 产线的 DGS 机理匹配及解决方案

对上述内容涉及的 DGS 进行发生机理汇总, 结果如表 3 所示, DGS 是不同机理共同作用的结果。

表 3 DGS 影响因素及其作用机理

Tab. 3 Factors affecting DGS and their corresponding mechanisms

DGS 影响因素	DGS 机理	对应解决方案
栅极电压	热击穿、电迁移	降低栅极电压
GI $\text{SiN}_x/\text{SiO}_x$ 厚度比例	热击穿、Cu 扩散	叠层 GI 中 SiO_x 厚度比例下降
刷新率	电迁移	—

为确保产品品质, 必须抑制 DGS。对于显示产品而言, 其刷新率必须与设计参数保持一致, 不能降低。为降低 DGS 发生率, 可降低 $\text{SiN}_x/\text{SiO}_x$ 叠层中 SiO_x 厚度比例至 25%, 适当降低器件工作电压。

如图 8 所示, 在原有条件的显示器上逐步导入抑制 DGS 的改善条件。 $\text{SiN}_x/\text{SiO}_x$ 叠层 GI 保持 SiO_x 厚度为 25%, DGS 发生率下降 33%。在 GI 叠层优化的基础上, 在确保 TFT 正常充电的

前提下, 下调 TFT 工作电压, DGS 发生率下降 73%, 改善效果显著。

3.8 DGS 防护展望

结合 DGS 机理, 为抑制氧化物 TFT DGS, 后续的改善措施可集中在以下方面: (1) GI 成膜过程颗粒的抑制, 规避 GI 减薄和尖端放电风险^[31-32]; (2) GI 致密化, 抑制 Cu 扩散; (3) GI 成膜调节, 降低 GI 膜层的介电损耗, 抑制热击穿; (4) 电极合金化, 合金表面形成钝化层, 抑制 Cu 扩散和 Cu 电迁移; (5) PVX 层防水性能提升, 抑制水汽向 TFT 扩散, 进而抑制 Cu 电迁移^[33-34]。

4 结 论

本文结合器件实验和产品恶化测试, 研究了 IGZO TFT DGS 显示缺陷的影响因素, 并给出了改善方案。实验结果表明, $\text{SiN}_x/\text{SiO}_x$ 叠层 GI 的 SiO_x 厚度比例、显示屏刷新率、器件栅极电压均对 DGS 有显著影响。DGS 缺陷本质上因 GI 耐压强度不足而发生电介质击穿, 造成栅极和 SD 电极短路, 导致栅极线和 SD 线信号串扰而形成十字叉线。GI 作为电介质, 击穿的机理有 Cu 扩散、Cu 离子电迁移、热击穿 3 种类别。IGZO TFT 在实际工作中的 DGS 通常由几种机理共同作用而形成。本文的主要结论如下:

(1) 固定厚度的 $\text{SiO}_x/\text{SiN}_x$ 叠层 GI 中, SiO_x 厚度增加, GI 的介电损耗增加, GI 耐压强度下降, 击穿更容易发生。其次, SiO_x 致密度低于 SiN_x , 当 GI 的 SiO_x 厚度增加时, Cu 在相对疏松的 SiO_x 扩散更严重, GI 有效厚度减薄, GI 容易被击穿。降低 GI 层中 SiO_x 厚度比例, 可增加 GI 耐压强度, 有效抑制 DGS。

(2) 栅极电压增加时, DGS 发生率增加且呈二次函数关系, 符合热击穿模型和电迁移模型。下调栅极电压可有效抑制 DGS。

(3) 显示屏刷新率由 60 Hz 增加至 240 Hz, DGS 发生率由 59 ppm 线性增加至 159 ppm。刷新率增加, Cu 离子电迁移速率线性增加, GI 有效厚度线性下降, 故最终出现 GI 击穿, 并表现为 DGS 发生率线性增加, 符合 Cu 离子电迁移模型。但显示频率必须与设计参数保持一致, 不能调节。

将叠层 GI 的 SiO_x 厚度比例降至 25%, 在确




图 8 不同优化条件下恶化点灯实验的 DGS 下降比率

Fig. 8 DGS decrease ratio in display deterioration under different optimization conditions

保充电率的前提下降低 TFT 工作电压, DGS 发生率下降 73%, 有效抑制了 DGS 缺陷的发生。 该项研究为提高氧化物 TFT 良率和性能提供了参考。


参 考 文 献:

- [1] LIU D, HUANG Z H, WU X, *et al.* Suppression of I_{on} drop of ITO-decapped a-Si:H TFT for ADS pro display [J]. *SID Symposium Digest of Technical Papers*, 2023, 54(S1): 700-703.
- [2] LIU D, HUANG Z H, WU X, *et al.* Effect of gate materials and stack structure on threshold voltage of ADS Pro TFT [J]. *SID Symposium Digest of Technical Papers*, 2024, 55(S1): 1106-1109.
- [3] 刘丹, 欧忠文, 方亮, 等. 大尺寸高端显示器件用薄膜晶体管 Al-Mo 复合电极坡度的形成过程与可控调节[J]. *中国科学: 化学*, 2023, 53(10): 2079-2088.
LIU D, OU Z W, FANG L, *et al.* Formation process and adjustment of the profile angle of Al-Mo composite electrodes in thin-film transistors for large-size premium displays [J]. *Scientia Sinica Chimica*, 2023, 53(10): 2079-2088. (in Chinese)
- [4] MURARKA S P, HYMES S W. Copper metallization for ULSL and beyond [J]. *Critical Reviews in Solid State and Materials Sciences*, 1995, 20(2): 87-124.
- [5] 刘丹, 陈国良, 黄中浩, 等. 湿法刻蚀条件对 TFT 中 Cu 电极坡度角和均一性的影响及工艺参数优化[J]. *表面技术*, 2024, 53(2): 213-220.
LIU D, CHEN G L, HUANG Z H, *et al.* Effect of wet etching conditions on profile and uniformity of Cu electrode in TFT and optimization of process parameters [J]. *Surface Technology*, 2024, 53(2): 213-220. (in Chinese)
- [6] 解海艇. 掺氮非晶氧化物半导体薄膜晶体管物理机理及制备工艺的研究[D]. 上海: 上海交通大学, 2018.
XIE H T. Mechanism investigation and process development of nitrogen-doped amorphous oxide semiconductor thin film transistors [D]. Shanghai: Shanghai Jiao Tong University, 2018. (in Chinese)
- [7] 李强, 葛春桥, 陈露, 等. 高迁移率金属氧化物半导体薄膜晶体管的研究进展[J]. *液晶与显示*, 2024, 39(4): 447-465.
LI Q, GE C Q, CHEN L, *et al.* Research progress of high mobility metal oxide semiconductor thin film transistors [J]. *Chinese Journal of Liquid Crystals and Displays*, 2024, 39(4): 447-465. (in Chinese)
- [8] 刘浩, 常维, 王志强, 等. 8 光罩 BCE 结构 IGZO-TFT 的钝化层通孔柱状不良的改善[J]. *液晶与显示*, 2020, 35(12): 1234-1239.
LIU H, CHANG W, WANG Z Q, *et al.* Columnar defect in the hole of BCE structured IGZO-TFT in 8-mask process [J]. *Chinese Journal of Liquid Crystals and Displays*, 2020, 35(12): 1234-1239. (in Chinese)
- [9] LIANG L Y, ZHANG H B, LI T, *et al.* Addressing the conflict between mobility and stability in oxide thin-film transistors [J]. *Advanced Science*, 2023, 10(14): 2300373.
- [10] ABLIZ A, WANG J L, XU L, *et al.* Boost up the electrical performance of InGaZnO thin film transistors by inserting an ultrathin InGaZnO:H layer [J]. *Applied Physics Letters*, 2016, 108(21): 213501.
- [11] KIM C H, RIM Y S, KIM H J. Chemical stability and electrical performance of dual-active-layered zinc-tin-oxide/indium-gallium-zinc-oxide thin-film transistors using a solution process [J]. *ACS Applied Materials & Interfaces*, 2013, 5(13): 6108-6112.
- [12] HUO W X, MEI Z X, LU Y C, *et al.* Effects of active layer thickness on performance and stability of dual-active-layer amorphous InGaZnO thin-film transistors [J]. *Chinese Physics B*, 2019, 28(8): 087302.
- [13] KIM J, CHOI P, LEE N, *et al.* Optimization of solution-processed ITZO/IGZO dual-active-layer thin-film transistors [J]. *Journal of Nanoscience and Nanotechnology*, 2016, 16(10): 10373-10379.
- [14] KIM M H, KO Y S, CHOI H S, *et al.* Negative bias illumination stress stability of dual-active layer amorphous indium-gallium-zinc-oxide thin-film transistor [J]. *Physica Status Solidi (a)*, 2016, 213(7): 1873-1877.
- [15] TIWARI N, CHAUHAN R N, LIU P T, *et al.* Modification of intrinsic defects in IZO/IGZO thin films for reliable bilayer thin film transistors [J]. *RCS Advances*, 2016, 6(79): 75693-75698.
- [16] TSAI M Y, CHANG T C, CHU A K, *et al.* A mobility enhancing method adopting a multi-active layer structure

- in thin film transistors [J]. *SID Symposium Digest of Technical Papers*, 2015, 46(1): 772-774.
- [17] HUANG X D, SONG J Q, LAI P T. Improved stability of α -InGaZnO thin-film transistor under positive gate bias stress by using fluorine plasma treatment [J]. *IEEE Electron Device Letters*, 2017, 38(5): 576-579
- [18] 刘同海,梁晓桐,高章飞,等. 双侧GOA驱动TFT-LCD的常见线不良研究[J]. 电子世界, 2018(5): 186-188.
LIU T H, LIANG X T, GAO Z F, *et al.* A study of typical line defects in bilateral GOA-driven TFT-LCDs [J]. *Electronics World*, 2018(5): 186-188. (in Chinese)
- [19] 林敏,刘子源,魏炎,等. 大尺寸、高分辨率TFT-LCD TV产品短路型线不良原理与分析方法[J]. 电子世界, 2019(7): 31-32, 35.
LIN M, LIU Z Y, WEI Y, *et al.* Principles and analysis methods of short-circuit defects in large-size and high-resolution TFT-LCD TV products [J]. *Electronics World*, 2019(7): 31-32, 35. (in Chinese)
- [20] 李砚秋,林鸿涛,颜京龙,等. 介电损耗在TFT性能提升中的应用[J]. 创新创业理论研究与实践, 2023, 6(20): 1-6.
LI Y Q, LIN H T, YAN J L, *et al.* Application of dielectric loss in TFT performance improvement [J]. *The Theory and Practice of Innovation and Entrepreneurship*, 2023, 6(20): 1-6. (in Chinese)
- [21] 马群刚,周刘飞,喻玥,等. InGaZnO薄膜晶体管背板的栅极驱动电路静电释放失效研究[J]. 物理学报, 2019, 68(10): 108501.
MA Q G, ZHOU L F, YU Y, *et al.* Electro-static discharge failure analysis and design optimization of gate-driver on array circuit in InGaZnO thin film transistor backplane [J]. *Acta Physica Sinica*, 2019, 68(10): 108501. (in Chinese)
- [22] 马群刚,王海宏,张盛东,等. InGaZnO薄膜晶体管背板的层间Cu互连静电保护研究[J]. 物理学报, 2019, 68(15): 158501.
MA Q G, WANG H H, ZHANG S D, *et al.* Electro-static discharge protection analysis and design optimization of interlayer Cu interconnection in InGaZnO thin film transistor backplane [J]. *Acta Physica Sinica*, 2019, 68(15): 158501. (in Chinese)
- [23] HWANG S S, JUNG S Y, JOO Y C. The electric field dependence of Cu migration induced dielectric failure in interlayer dielectric for integrated circuits [J]. *Journal of Applied Physics*, 2007, 101(7): 074501.
- [24] 托列吾别克·马杰尼. 集成电路铜互连可靠性研究[D]. 成都:电子科技大学, 2016.
MAJENI T. Research on reliability of copper interconnects in integrated circuits [D]. Chengdu: University of Electronic Science and Technology of China, 2016. (in Chinese)
- [25] RAGHAVAN G, CHIANG C, ANDERS P B, *et al.* Diffusion of copper through dielectric films under bias temperature stress [J]. *Thin Solid Films*, 1995, 262(1/2): 168-176.
- [26] ZHAO Y K, ZHANG G Q, GUO R R, *et al.* The breakdown characteristics of thermostable insulation materials under high-frequency square waveform [J]. *IEEE Transactions on Dielectrics and Electrical Insulation*, 2019, 26(4): 1073-1080.
- [27] 钟力生,李盛涛,徐传骧,等. 工程电介质物理与介电现象[M]. 西安:西安交通大学出版社, 2013.
ZHONG L S, LI S T, XU C X, *et al.* *Engineering Dielectric Physics and Dielectric Phenomena* [M]. Xi'an: Xi'an Jiaotong University Press, 2013. (in Chinese)
- [28] 肖和平,孙如剑,马祥柱,等. PECVD法制备SiO₂薄膜致密性的特性[J]. 激光与光电子学进展, 2016, 53(12): 123101.
XIAO H P, SUN R J, MA X Z, *et al.* Characteristics of compactness of SiO₂ thin films prepared by PECVD method [J]. *Laser & Optoelectronics Progress*, 2016, 53(12): 123101. (in Chinese)
- [29] 张富,荣丽梅,袁之光,等. SiO₂薄膜致密性的表征[J]. 微电子学, 2011, 41(5): 759-762.
ZHANG F, RONG L M, YUAN Z G, *et al.* Characterization of densification for SiO₂ film [J]. *Microelectronics*, 2011, 41(5): 759-762. (in Chinese)
- [30] KOLODZEY J, CHOWDHURY E A, ADAM T N, *et al.* Electrical conduction and dielectric breakdown in aluminum oxide insulators on silicon [J]. *IEEE Transactions on Electron Devices*, 2000, 47(1): 121-128.
- [31] 常曙光. TFT Active层成膜Particle的分析与研究[D]. 上海:复旦大学, 2011.

- CHANG S G. Analysis and study of TFT particle in active layer deposition [D]. Shanghai: Fudan University, 2011. (in Chinese)
- [32] 罗浚涛. 研究和降低垂直型 LPCVD 制备氮化硅膜的微粒污染[D]. 上海:上海交通大学,2012.
LUO J T. Reduce particles on vertical LPCVD for silicane-nitride process [D]. Shanghai: Shanghai Jiao Tong University, 2012. (in Chinese)
- [33] PADOVANI A, GAO D Z, SHLUGER A L, *et al.* A microscopic mechanism of dielectric breakdown in SiO₂ films: an insight from multi-scale modeling [J]. *Journal of Applied Physics*, 2017, 121(15): 155101.
- [34] RODRIGUEZ O R, CHO W, SAXENA R, *et al.* Mechanism of Cu diffusion in porous low- κ dielectrics [J]. *Journal of Applied Physics*, 2005, 98(2): 024108.

作者简介:



刘 丹,男,博士研究生,高级工程师,2014年于四川大学获得硕士学位,主要从事表面工程、微纳加工、TFT性能优化、新产品开发等工作。E-mail: ld54400398@163.com



陈 威,男,学士,联想集团高级经理,质量技术委员会秘书长,2003年于天津理工大学获得学士学位,主要从事输入输出类产品质量管理方面的研究。E-mail: chenweiw@lenovo.com



樊小军,男,硕士,联想集团技术总监,质量技术委员会副主席,2003年于哈尔滨工业大学获得硕士学位,主要从事质量创新与数字化方面的研究。E-mail: fanxjb@lenovo.com



黄中浩,男,博士,正高级工程师,2014年于中国科学院合肥物质科学研究院获得博士学位,主要从事新技术和新产品开发、氧化物技术研究等工作。E-mail: huangzhonghao@boe.com.cn