***2017***



**计算机组成原理 课程设计报告**

|  |  |
| --- | --- |
| 题 目： | 5段流水CPU设计 |
| 专 业： | 计算机科学与技术 |
| 班 级： | CS1409 |
| 学 号： | U201414797 |
| 姓 名： | 张丹朱 |
| 电 话： | 13297920602 |
| 邮 件： | [1240864213@qq.com](mailto:1240864213@qq.com) |
| 完成日期： | 2017-03-26 周日下午 |

目 录

[1 课程设计概述 3](#_Toc478351018)

[1.1 课设目的 3](#_Toc478351019)

[1.2 设计任务 3](#_Toc478351020)

[1.3 设计要求 3](#_Toc478351021)

[1.4 技术指标 4](#_Toc478351022)

[2 总体方案设计 6](#_Toc478351023)

[2.1 单周期CPU设计 6](#_Toc478351024)

[2.2 中断机制设计 8](#_Toc478351025)

[2.3 流水CPU设计 9](#_Toc478351026)

[2.4 数据转发流水线设计 10](#_Toc478351027)

[2.5 气泡式流水线设计 10](#_Toc478351028)

[3 详细设计与实现 11](#_Toc478351029)

[3.1 单周期CPU 实现 11](#_Toc478351030)

[3.2 中断机制实现 16](#_Toc478351031)

[3.3 流水CPU实现 21](#_Toc478351032)

[3.4 数据转发流水线实现 22](#_Toc478351033)

[3.5 气泡式流水线实现 24](#_Toc478351034)

[4 实验过程与调试 25](#_Toc478351035)

[4.1 测试用例和功能测试 25](#_Toc478351036)

[4.2 流水线FPGA实现 28](#_Toc478351037)

[4.3 性能分析 28](#_Toc478351038)

[4.4 主要故障与调试 29](#_Toc478351039)

[4.5 实验进度 32](#_Toc478351040)

[5 设计总结与心得 33](#_Toc478351041)

[5.1 课设总结 33](#_Toc478351042)

[5.2 课设心得 33](#_Toc478351043)

[参考文献 35](#_Toc478351044)

# 课程设计概述

## 课设目的

计算机组成原理是计算机专业的核心基础课。该课程力图以“培养学生现代计算机系统设计能力”为目标，贯彻“强调软/硬件关联与协同、以CPU设计为核心/层次化系统设计的组织思路，有效地增强对学生的计算机系统设计与实现能力的培养”。课程设计是完成该课程并进行了多个单元实验后，综合利用所学的理论知识，并结合在单元实验中所积累的计算机部件设计和调试方法，设计出一台具有一定规模的指令系统的简单计算机系统。所设计的系统能在LOGISIM仿真平台和FPGA实验平台上正确运行，通过检查程序结果的正确性来判断所设计计算机系统正确性。

课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行中央处理器底层电路的实现、故障分析与定位、系统调试等环节的综合锻炼，进一步提高学生分析和解决问题的能力。

## 设计任务

本课程设计的总体目标是利用FPGA以及相关外围器件，设计五段流水CPU，要求所设计的流水CPU系统能支持自动和单步运行方式，能正确地执行存放在主存中的程序的功能，对主要的数据流和控制流通过LED、数码管等适时的进行显示，方便监控和调试。尽可能利用EDA软件或仿真软件对模型机系统中各部件进行仿真分析和功能验证。在学有余力的前提下，可进一步扩展相关功能。

## 设计要求

1. 根据课程设计指导书的要求，制定出设计方案；
2. 分析指令系统格式，指令系统功能。
3. 根据指令系统构建基本功能部件，主要数据通路。
4. 根据功能部件及数据通路连接，分析所需要的控制信号以及这些控制信号的有效形式；
5. 设计出实现指令功能的硬布线控制器；
6. 调试、数据分析、验收检查；
7. 课程设计报告和总结。

## 技术指标

1. 支持表 1.1前27条基本32位MIPS指令；
2. 支持教师指定的4条扩展指令；
3. 支持多级嵌套中断，利用中断触发扩展指令集测试程序；
4. 支持5段流水机制，可处理数据冒险，结构冒险，分支冒险；
5. 能运行由自己所设计的指令系统构成的一段测试程序，测试程序应能涵盖所有指令，程序执行功能正确。
6. 能运行教师提供的标准测试程序，并自动统计执行周期数
7. 能自动统计各类分支指令数目，如不同种类指令的条数、冒险冲突次数、插入气泡数目、load-use冲突次数、动态分支预测流水线能自动统计预测成功与失败次数。

表 1.1 指令集

| **#** | **指令助记符** | **简单功能描述** | **备注** |
| --- | --- | --- | --- |
| 1 | ADD | 加法 | 指令格式参考MIPS32指令集，最终功能以MARS模拟器为准。 |
| 2 | ADDI | 立即数加 |
| 3 | ADDIU | 无符号立即数加 |
| 4 | ADDU | 无符号数加 |
| 5 | AND | 与 |
| 6 | ANDI | 立即数与 |
| 7 | SLL | 逻辑左移 |
| 8 | SRA | 算数右移 |
| 9 | SRL | 逻辑右移 |
| 10 | SUb | 减 |
| 11 | OR | 或 |
| 12 | ORI | 立即数或 |
| 13 | NOR | 或非 |
| 14 | LW | 加载字 |
| 15 | SW | 存字 |
| 16 | BEQ | 相等跳转 |
| 17 | BNE | 不相等跳转 |
| 18 | SLT | 小于置数 |
| 19 | STI | 小于立即数置数 |
| 20 | SLTU | 小于无符号数置数 |
| 21 | J | 无条件转移 |
| 22 | JAL | 转移并链接 |
| 23 | JR | 转移到指定寄存器 | If $v0==10 halt(停机指令)  else 数码管显示$a0值 |
| 24 | SYSCALL | 系统调用 |
| 25 | MFC0 | 访问CP0 | 中断相关，可简化，选做 |
| 26 | MTC0 | 访问CP0 | 中断相关，可简化，选做 |
| 27 | ERET | 中断返回 | 异常返回，选做 |
| 28 | SRAV | 算术可变右移 |  |
| 29 | XOR | 异或 |  |
| 30 | SH | 存储半字 |  |
| 31 | BGTZ | 大于0转移 |  |

# 总体方案设计

## 单周期CPU设计

本次实验采用指令存储器和中断处理程序存储器不共用一个存储器的方式完成方案的设计。用控制器生成所有的控制信号，在一个周期内完成指令的执行。

所有电路全部在logisim上进行实现并测试。

总体结构图如图 2.1所示。



图 . 总体结构图

### 主要功能部件

运算器部分，具体设计思路如下：采用上学期实验所完成的运算器，即利用自己设计的32位快速加法器以及logisim平台上已有的相关部件构建运算器。

#### 程序计数器PC

使用一个32位寄存器实现程序计数器PC，触发方式为上升沿触发，输入为下一条将要执行的指令的地址，输出为当前执行指令的地址。Halt为停机信号，当需要进行停机时，Halt控制信号为0，屏蔽时钟信号，使整个电路停机。

#### 指令存储器IM

使用一个只读存储器ROM实现指令存储器（IM）。设置该只读存储器的地址位宽为10位，数据位宽为32位。因为PC中存储的指令地址有32位，而ROM地址线宽度有限，仅为10位，故将32位指令地址高位部分和字节偏移部分直接屏蔽，使用分线器只取32位指令地址的2-11位作为指令存储器的输入地址。

#### 运算器

表 2.1算术逻辑运算单元引脚与功能描述

| 引脚 | 输入/输出 | 位宽 | 功能描述 |
| --- | --- | --- | --- |
| X | 输入 | 32 | 操作数X |
| Y | 输入 | 32 | 操作数Y |
| ALU\_OP | 输入 | 4 | 运算器功能码，具体功能见下表 |
| Result | 输出 | 32 | ALU运算结果 |
| Result2 | 输出 | 32 | ALU结果第二部分，用于乘法指令结果高位或除法指令的余数位，其他操作为零 |
| OF | 输出 | 1 | 有符号加减溢出标记，其他操作为零 |
| UOF | 输出 | 1 | 无符号加减溢出标记，其他操作为零 |
| Equal | 输出 | 1 | Equal=(x==y)?1:0, 对所有操作有效 |

#### 寄存器堆RF

使用32个32位寄存器实现相应功能。

### 数据通路的设计

表 2.2指令系统数据通路框架

| 指令 | PC | IM | RF | | | | ALU | | | DM | | Tube |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| R1# | R2# | W# | Din | A | B | OP | Addr | Din |
|  |  |  |  |  |  |  |  |  |  |  |  |  |

### 控制器的设计

首先对于控制信号进行统计，包括各个主要部件所需要输入的控制信号，以及数据通路合并表中所示的具有多输入的主要部件需要进行输入选择的控制信号，并且对各个统计信号的各种取值情况进行定义，统计得到的控制信号以及说明如表 2.3。

表 2.3主控制器控制信号的作用说明

| 控制信号 | 取值 | 说明 |
| --- | --- | --- |
| R1 | 0 | 寄存器堆R1口读取rs字段指示寄存器的值 |
| 1 | 寄存器堆R1口读取2号寄存器的值 |
|  |  |
|  |  |  |
|  |  |
|  |  |  |

对照所有控制信号，依次分析各条指令，分析该指令执行过程中需要哪些控制信号，对于与本条指令无关的控制信号，控制信号的取值一律为0，以简化控制器电路的设计。该控制信号表的框架如表 2.4所示。

表 2.4主控制器控制信号框架

| 指令 | R | RW | WE | X | EXT | Y | ALUop | MemWrite | MemRead | Din | Branch | SYSCALL |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|
|  |  |  |  |  |  |  |  |  |  |  |  |  |

## 中断机制设计

### 总体设计

本次实验需要设计一个支持多级嵌套的中断机制。

当中断请求产生时将请求信号暂存寄存器，通过中断屏蔽电路后获得有效的中断请求信号，当下一个时钟上升沿来临时才进行信号的输出，进入中断相应部分。

中断响应时使用硬件完成对旧EPC的存储和对新的屏蔽字的加载（同时使用硬件清除对应的中断请求信号），然后使用软件依次完成对旧屏蔽字的存储，对使用到的寄存器进行保存，接着开始执行中断，执行完成之后恢复现场、恢复pc并重新回到中断点继续执行上一段程序。

由于中断屏蔽电路的存在，可以实现多级嵌套。

### 硬件设计

硬件电路主要实现以下功能：

1. 产生中断信号后由当前程序跳转到中断处理程序；
2. 保存EPC；
3. 中断屏蔽；

中断处理机制主要依靠简易的CP0进行实现，简易CP0包含三个寄存器：EPC保存旧的PC值，STATUS的最后一位保存中断使能信号，CAUSE寄存器保存中断号。

在产生中断请求信号之后使EPC寄存器使能信号有效以保存断点的PC值，并通过数据选择器进入到中断响应程序的起始地址。

中断屏蔽电路则是根据CAUSE的值（低两位）通过与、或门产生对应的屏蔽信号再与中断请求信号经过与门后获得有效的请求信号。

### 软件设计

通过编程，首先关中断，将EPC寄存器中的值存放到内存中（以栈的方式），然后保护现场，将要用到的寄存器入栈，接着存屏蔽字即中断号（此处判断是否是从主程序进入，若是则存0，否则存上一轮中断的中断号），然后转入中断服务程序，将CAUSE寄存器中的值转入一个通用寄存器（存屏蔽字时存该寄存器的值），根据中断号跳转到响应的地址进行中断服务，处理完后开中断，恢复屏蔽字，恢复现场，恢复PC，开中断，执行eret，回到断点继续执行。

## 流水CPU设计

### 总体设计

采用5段流水线，将一条指令分为取指、译码、执行、访存、写回五个周期，每段之间增添缓冲接口（寄存器实现），通过接口传递与指令相关的数据信息、控制信息、反馈信息，后续部件对数据的加工处理依赖于前段传递过来的信息。故在ID段译码生成该指令的所有控制信号并向后传递，后续部件控制信号不再单独生成。

对于数据冲突和分支冲突，采用插气泡和重定向的方式消除。

### 流水接口部件设计

不同阶段之间设置缓冲接口部件，接口部件采用寄存器实现，上一阶段的数据信息、控制信息等全部传递到接口部件，在下一个时钟上升沿到来时就将数据传递到下一阶段。

### 理想流水线设计

理想流水线不考虑分支和数据冲突，只需在ID阶段将指令所需的所有控制信号全部生成并向后传递，同时将所需的数据也向后传递即可。将原单周期电路拉开分成5个阶段并在各段间插入缓冲接口，相应数据与控制信号通过缓冲接口传递，直到后续不再使用就停止传递。

## 数据转发流水线设计

为避免冗余的插气泡（除load\_use外其余的数据冲突皆可以通过数据转发解决）首先进行数据转发流水线的设计，在ID段译码的时候解析出该条指令是否需要读取寄存器，将所要读取的寄存器与EX段和MEM所要写入的寄存器进行比较，若是相同的（0号寄存器除外），则给出选择信号，在下一周期EX段直接选择上一周期EX段（或MEM段）的数据代替从寄存器读出的值。

## 气泡式流水线设计

在ID段检测load\_use冲突，当ID段的指令需要读某寄存器而EX段正执行LW指令会写入该寄存器时则产生LOADUSE信号，将EX段之前的段全部暂停并在下一个时钟沿到来之时清空EX段，即插入一个气泡，之后便可通过重定向的方式解决冲突。

本次设计在EX阶段进行分支跳转，故当在EX阶段发现跳转时同样清空ID和EX段，删除误取指令。

# 详细设计与实现

## 单周期CPU 实现

### 主要功能部件实现

1. 程序计数器（PC）
2. Logism实现：

使用一个32位寄存器实现程序计数器PC，触发方式为上升沿触发，输入为下一条将要执行的指令的地址，输出为当前执行指令的地址。Halt为停机信号，当需要进行停机时，Halt控制信号为0，屏蔽时钟信号，使整个电路停机。如图 3.1所示。




图 3.1程序计数器（PC）

1. FPGA实现：

程序计数器PC的Verilog代码如下：

assign pc\_4 = pc+4;

assign pc\_en = halt & (~LOADUSE);

assign pc\_next = E\_jr?E\_R1:E\_addr;

reg\_pos pc\_reg(clk,1'b0,pc\_en,pc\_next,pc);

1. 指令存储器（IM）
2. Logism实现：

使用一个只读存储器ROM实现指令存储器（IM）。设置该只读存储器的地址位宽为10位，数据位宽为32位。因为PC中存储的指令地址有32位，而ROM地址线宽度有限，仅为10位，故将32位指令地址高位部分和字节偏移部分直接屏蔽，使用分线器只取32位指令地址的2-11位作为指令存储器的输入地址。如图 3.2所示。



图 3.2指令存储器（IM）

1. FPGA实现：

在Vivado中编写ROM。选择ROM的数据位宽为32位，因为该ROM的地址位宽为10位，所以选择ROM的大小选择为1024。

指令存储器IM的Verilog代码如下：

module ROM(raddr,dout);

parameter DWIDTH = 32; //数据宽度

parameter AWIDTH = 10; //地址宽度

input [AWIDTH-1:0] raddr;

output [DWIDTH-1:0] dout;

reg [DWIDTH-1:0] ROM\_ [0:2\*\*AWIDTH-1];

initial

begin $readmemh("D:\\MIPS\_CPU\\test\\benchmark.hex",ROM\_,0,2\*\*AWIDTH-1);

end

assign dout = ROM\_[raddr];

endmodule

&

ROM u\_ROM(pc[11:2],rom\_out);

直接调用自己编写的ROM作为指令存储器，输入为指令地址的2-11位，输出为该指令。

### 数据通路的实现

本次课程设计采用的工程化的设计模式，一次性构建所有的数据通路。主要实现方法为，对于每一条指令，将其改写成RTL（Register Transfer Level），忽略控制类信号，仅保留数据类信号，根据RTL功能填写对应指令的数据通路表，描述五大部件之间的连接关系，记录各部件输入端数据来源。

根据总体方案设计中数据通路设计那一小节的详细内容，具体分析每一条指令在执行过程中各个主要部件的输入和输出端口的连接，完成指令系统数据通路表的填写，如表 3.1所示。

表 .指令系统数据通路表

|  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 指令 | PC | IM | RF | | | | S\_ext | ALU | | DM | |
| R1# | R2# | W# | Din | A | B | Addr | Din |
| add | pc+4 | pc | rs | rt | rd | alu |  | Rf.d1 | Rf.d2 |  |  |
| addi | pc+4 | pc | rs |  | rt | alu | Imm\_16 | Rf.d1 | S\_ext |  |  |
| addiu | pc+4 | pc | rs |  | rt | alu | Imm\_16 | Rf.d1 | S\_ext |  |  |
| addu | Pc+4 | pc | rs | rt | rd | alu |  | Rf.d1 | Rf.d2 |  |  |
| and | Pc+4 | pc | rs | rt | rd | alu |  | Rf.d1 | Rf.d2 |  |  |
| andi | Pc+4 | pc | rs |  | rt | alu | Imm\_16 | Rf.d1 | S\_ext |  |  |
| sll | Pc+4 | pc |  | rt | rd | alu |  | Rf.d2 | sa |  |  |
| sra | Pc+4 | pc |  | rt | rd | alu |  | Rf.d2 | sa |  |  |
| srl | Pc+4 | pc |  | rt | rd | alu |  | Rf.d2 | sa |  |  |
| sub | Pc+4 | pc | rs | rt | rd | alu |  | Rf.d1 | Rf.d2 |  |  |
| or | Pc+4 | pc | rs | rt | rd | alu |  | Rf.d1 | Rf.d2 |  |  |
| ori | Pc+4 | pc | rs |  | rt | alu | Imm\_16 | Rf.d1 | S\_ext |  |  |
| nor | Pc+4 | pc | rs | rt | rd | alu |  | Rf.d1 | Rf.d2 |  |  |
| lw | Pc+4 | pc | rs |  | rt | Dm\_out | Imm\_16 | Rf.d1 | S\_ext | alu |  |
| sw | Pc+4 | pc | rs | rt |  |  | Imm\_16 | Rf.d1 | S\_ext | alu | Rf.d2 |
| beq | Pc+4+offset/pc+4 | pc | rs | rt |  |  | Imm\_16 | Rf.d1 | Rf.d2 |  |  |
| bne | Pc+4+offset/pc+4 | pc | rs | rt |  |  | Imm\_16 | Rf.d1 | Rf.d2 |  |  |
| slt | Pc+4 | pc | rs | rt | rd | alu |  | Rf.d1 | Rf.d2 |  |  |
| slti | Pc+4 | pc | rs |  | rt | alu | Imm\_16 | Rf.d1 | S\_ext |  |  |
| sltu | Pc+4 | pc | rs | rt | rd | alu |  | Rf.d1 | Rf.d2 |  |  |
| j | (PC+4)[31..28],address,0,0 | pc |  |  |  |  |  |  |  |  |  |
| jal | PC <- (PC+4)[31..28],address,0,0 |  |  |  | 31 | Pc+4 |  |  |  |  |  |
| jr | Rf.d1 | pc | rs |  |  |  |  |  |  |  |  |
| syscall |  |  |  |  |  |  |  |  |  |  |  |
| srav | pc+4 | pc | rs | rt | rd | ALU |  | rf.d2 | rf.d1 |  |  |
| xor | pc+4 | pc | rs | rt | rd | ALU |  | rf.d1 | rf.d2 |  |  |
| sh | pc+4 | pc | rs | rt |  |  | imm\_16 | rf.d1 | s\_ext | ALU | 拼出的 |
| bgtz | Pc+4+offset/pc+4 | pc | rs |  |  |  | imm\_16 | 0 | rf.d1 |  |  |
| 合并 | 4输入 | pc | rs | rt | 3输入 | 3输入 | Imm\_16 | 3输入 | 4输入 | alu | Rf.d2 |

在完成指令系统数据通路表的填写之后，根据列出的数据通路表，进行多指令数据通路的合并输入数，表，将各个主要功能部件进行连接，根据数据通路合并表的最终结果，对于所有的多输入部件使用多路选择器进行输入选择。最终便可以完成数据通路的搭建。




图 3.3 单周期CPU数据通路（Logism）

### 控制器的实现

根据总体方案设计中控制器的设计那一小节的相关内容，分别在Logism和Vivado上进行主控制器的具体实现。

主控制器

对照表 3.2所示。

表 3.2主控制器控制信号

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 控制信号 | add | addi | addiu | addu | and | andi | sll | sra | srl | sub | or | ori | nor | lw | sw | beq | bne | slt | slti | sltu | j | jal | jr | syscall |
| ADD | 1 | 1 | 1 | 1 |  |  |  |  |  |  |  |  |  | 1 | 1 |  |  |  |  |  |  |  |  |  |
| SUB |  |  |  |  |  |  |  |  |  | 1 |  |  |  |  |  | 1 | 1 |  |  |  |  |  |  |  |
| AND |  |  |  |  | 1 | 1 |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| OR |  |  |  |  |  |  |  |  |  |  | 1 | 1 |  |  |  |  |  |  |  |  |  |  |  |  |
| NOR |  |  |  |  |  |  |  |  |  |  |  |  | 1 |  |  |  |  |  |  |  |  |  |  |  |
| SLL |  |  |  |  |  |  | 1 |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| SRA |  |  |  |  |  |  |  | 1 |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| SRL |  |  |  |  |  |  |  |  | 1 |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| SLT |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 | 1 |  |  |  |  |  |
| SLTU |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 |  |  |  |  |
| jr |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 |  |
| shift |  |  |  |  |  |  | 1 | 1 | 1 |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| RegDst | 1 |  |  | 1 | 1 |  | 1 | 1 | 1 | 1 | 1 |  | 1 |  |  |  |  | 1 |  | 1 |  |  |  |  |
| jal |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 |  |  |
| RegWrite | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |  |  |  | 1 | 1 | 1 |  | 1 |  |  |
| 控制信号 | add | addi | addiu | addu | and | andi | sll | sra | srl | sub | or | ori | nor | lw | sw | beq | bne | slt | slti | sltu | j | jal | jr | syscall |
| ALUSrc |  | 1 | 1 |  |  | 1 |  |  |  |  |  | 1 |  | 1 | 1 |  |  |  | 1 |  |  |  |  |  |
| MenWrite |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 |  |  |  |  |  |  |  |  |  |
| MentoReg |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 |  |  |  |  |  |  |  |  |  |  |
| j |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 | 1 |  |  |
| beq |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 |  |  |  |  |  |  |  |  |
| bne |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 |  |  |  |  |  |  |  |
| syscall |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  | 1 |

1. FPGA实现

根据在Logism实现中得到的各个控制信号的表达式，直接使用数据流建模，首根据opt与funct获得代表各条指令的信号，然后根据各控制信号关于各指令的表达式生成信号。

由于使用assign的Verilog代码过于冗长，故只取指令信号srav和控制信号的生成代码举例如下：

assign srav = ({op,funct}==12'b000000000111)?1:0;

….

assign RegDst = xor\_|add|addu|and\_|sll|sra|srl|sub|or\_|nor\_|slt|sltu|srav;

以此类推，最终便可以实现整个主控制器中所有控制信号的生成。

## 中断机制实现

### 硬件实现

中断屏蔽电路的实现由CAUSE寄存器的低两位引出后通过基本的与、或门获得对应的屏蔽电路。具体实现上由于优先级3>2>1,故当中断号为01或10或11时中断请求信号1被屏蔽，即第0位与第1位取或后得1号中断的屏蔽信号。同理，第1位作为中断2的屏蔽信号，最低2位通过与门后得到3号中断的屏蔽信号。具体电路实现如下图 3.4所示。




图 3.4 中断屏蔽电路

有效的中断请求信号的产生通过与门，经由中断使能信号与eret信号控制获得。该中断请求信号通过寄存器在下一个时钟上升沿来临时获得中断响应信号，该信号获得后的下一个时钟下降沿清除，同时清除对应的中断请求。具体实现如下图 3.5所示。




图 3.5 中断信号产生与反馈电路

EPC的保存和中断号的保存同样使用硬件电路完成，当有效的中断请求信号产生后，在下一个时钟上升沿来临时即进行相关信息的保存。具体的电路实现如下图 3.6所示。




图 3.6 EPC与CAUSE保存电路

中断处理程序有固定的入口地址，当中断响应信号产生后即进入中断处理程序。具体在电路上采用主指令存储器与中断处理程序存储器分开的方式，中断响应信号作为片选信号进行主程序与中断程序的选择。具体实现电路如下图 3.7所示。




图 3.7 中断进入电路

### 软件实现

软件处理流程为：

1.关中断

由于IE信号即为STATUS的最低位，故关中断时只需将寄存器STATUS的值赋为1即可。具体代码如下：

addi $k0,$zero,1

mtc0 $k0,$2

2.设置栈顶指针

addi $gp,$zero,0x800

add $fp,$gp,$sp

3.保存PC

由于断点pc值在CP0的EPC中，而要存入内存目前只有SW对通用寄存器进行操作可以实现，故要使用mfc0指令先将EPC存入通用寄存器再入栈。具体代码如下：

mfc0 $k0,$1

sw $k0,($fp)

addi $fp,$fp,-4

addi $sp,$sp,-4

4.保护现场

将中断处理程序所需寄存器全部入栈，避免现场被破坏。以下仅以一个寄存器的保存为例：

sw $a0,($fp)

addi $sp,$sp,-4

addi $fp,$fp,-4

5.保护屏蔽字

由于屏蔽字的加载采用硬件电路实现，当中断程序执行到此处时就的屏蔽字已经不在CP0的CAUSE寄存器中了，又由于每次中断都会将中断号（相当于屏蔽字）存在t0寄存器中，故保护屏蔽字其实只需将to的值保存。考虑到主程序初次进入中断这一特殊事件需要单独考虑，故程序中需要进行相应判断，若是从主程序进来直接保存00即可。而判断是否从主程序进入中断只需比较栈顶指针的值即可。具体代码如下：

addi $t1,$zero,-24

beq $sp,$t1,init

sw $t0,($fp)

addi $fp,$fp,-4

addi $sp,$sp,-4

bne $t1,$zero,open

init:

addi $t1,$zero,0

sw $t1,($fp)

addi $fp,$fp,-4

addi $sp,$sp,-4

6.开中断，进入中断处理程序

中断程序中需要根据中断号进行相应的服务（1、2好中断皆为跑马灯，3号中断用于测试扩展指令），故在进行中断处理前需要有判断与跳转的部分。具体代码如下（省略开中断）：

mfc0 $t0,$3 # get cause number

addi $v0,$zero,3

beq $t0,$v0,mypro

addi $t1,$zero,8

add $a0,$zero,$t0

addi $t2,$zero,1

loop:

syscall

sll $a0,$a0,4

sub $t1,$t1,$t2

bne $t1,$zero,loop

beq $t1,$zero,close

mypro:

addi $a0 $zero 16384

addi $t1 $zero 1

addi $t2 $zero 0x804

loop1:

syscall

add $t2 $t2 2

srav $a0 $a0 $t1

sh $a0 1($t2)

bgtz $a0 loop1

addi $a0 $zero 0x00000aaa

addi $t1 $zero 0x00000555

xor $a0 $a0 $t1

syscall

addi $a0 $zero 0x00000aaa

addi $t1 $zero 0x00000aaa

xor $a0 $a0 $t1

syscall

7.恢复与返回

按照前面相反的顺序依次进行关中断，恢复屏蔽字（即重新加载中断号），恢复现场（同样以与前面相反的顺序进行），恢复PC，开中断，返回（eret）。

## 流水CPU实现

### 流水接口部件实现

流水接口部件采用寄存器实现，有多少信号需要传递便使用多少个寄存器，另外要有清零信号与使能信号以实现插气泡与暂停的功能。以IF/ID为例，电路实现如下图 3.8所示。




图 3.8 IF/ID电路

### 理想流水线实现

由于理想流水线不需考虑数据冲突与分支冲突，故只需将原单周期流水线按分段拉开，各段之间加上缓冲接口部件完成数据与信号的传递工作即可。

## 数据转发流水线实现

在ID段译码的时候解析出该条指令是否需要读取寄存器，控制单元中增添readRs与readRt信号标识是否需要读相应寄存器，将所要读取的寄存器与EX段和MEM所要写入的寄存器进行比较，若是相同的（0号寄存器除外），则给出选择信号，在下一周期EX段直接选择上一周期EX段（或MEM段）的数据代替从寄存器读出的值。封装一个冒险处理单元进行冲突处理，其中Rs与Rt的值是否需要重定向以及从何处重定向的信号产生电路如下图 3.9所示。

在电路中值得注意的是0号寄存器的值由于一直为0，为防止出现写入0好寄存器指令的出现导致错误的重定向，在此电路中使用比较器判断所需读的寄存器是否为0号寄存器，若是则可以直接使用，忽略重定向相关内容。

判断EX段与MEM段是否存储相应编号的寄存器时使用的信号皆是传递到EX与MEM的信号。




图 3.9 重定向信号产生电路

重定向信号用于在EX段作为数据选择器的选择端进行寄存器读数与重定向数据的选择。如下图 3.10所示。




图 3.10 重定向数据选择电路

## 气泡式流水线实现

在重定向电路的基础上，解决load\_use与分支冲突都需要插气泡（或是清空，实现上都相同）。在冒险处理单元中增添LOADUSE与BRANCH信号的生成，通过这两个信号对相应的段进行清零或暂停操作。这两个信号的生成电路如下




图 3.11 LOADUSE与BRANCH信号产生电路

经过分析可得，当LOADUSE信号来时暂停IF、ID段，清空EX段，当BRANCH信号来时清空ID与EX段。故相应地给出指令寄存器、缓冲接口IF/ID与缓冲接口ID/EX的使能信号与清零信号即可。以缓冲接口IF/ID为例，电路如下




图 3.12 LOADUSE与BRANCH信号作用电路

# 实验过程与调试

## 测试用例和功能测试

本次测试主要包括多级嵌套中断的测试、理想流水线的测试以及解决各类冒险后的流水线测试。

### 多级嵌套中断测试

在此只给出一种中断测试用例的说明：首先在执行主程序时按2号中断，接着在2号中断执行过程中按3号中断，最后在3号中断执行过程中按1号中断。

预期会先响应2号中断，当3号中断来临后执行3号中断，当其执行完后回到2号中断的断点处继续执行，直到2号中断执行完后才执行1号中断并在结束后返回主程序的断点处继续执行。

其中，1号与2号中断皆是跑马灯，3号中断是测试扩展指令（具体代码见3.2.2节）。测试结果部分结果见下图 4.1、图 4.2和图 4.3所示




图 4.1 执行主程序时中断来临

如图 4.1所示，在执行主程序时中断2发出请求信号，此时主程序转到中断处理程序，符合预期。

在执行3号中断时1号中断请求到来，但由于优先级的限制，1号中断一直等待，图 4.2显示的是在从3号中断返回2号中断后1仍然在等待。




图 4.2 中断1等待




图 4.3 中断结束回到主程序

由以上，可见测试成功，符合预期。

### 理想流水线测试

直接采用老师所给的测试文件进行测试，得到如下图 4.4结果统计。




图 4.4 理想流水线测试统计结果

与标准比较后发现正确，符合预期。

### 冲突解决后流水线测试

直接采用老师给出的测试文件，测试结果依次见下




图 4.5 benchmark测试结果




图 4.6 B指令测试结果




图 4.7 J指令测试结果




图 4.8 排序测试结果




图 4.9 数据相关测试结果




图 4.10 移位测试结果




图 4.11 走马灯测试结果

另外，排序之后内存数据如下




图 4.12 排序后内存数据

由以上结果可见，测试成功，符合预期。

## 流水线FPGA实现

将logisim上的电路图用verilog语言重写，通过仿真后生成比特流并烧录到板子上。

上板测试通过，可以正确执行benchmark及扩展指令。

## 性能分析

由于指令本身的特点，单周期方案无疑是时钟周期数最少的，但其时钟周期受用时最长的那条指令限制，实际执行时间反而会长。

采用5段流水的设计方案，若是各段的延迟平衡合理，则能够有效解决上述问题，虽然总的时钟周期数会增加但实际用时可能会得到降低。

在5段流水线的设计中影响比较大的就属在哪一段进行分支跳转，因为在ID段跳转，误取深度为1，EX段误取深度为2，MEM段误取深度为3。故在ID段进行分支跳转性能较高，但是考虑到在ID段跳转就需提前进行比较运算获得相关运算，会增大电路实现的难度，同时分段的清晰性会降低，故选择折中的EX段进行分支跳转是一个比较好的选择。

## 主要故障与调试

### srav与xor指令故障

**故障现象：**指令执行完后rd对应的寄存器值未改变

**原因分析：**此两条指令都需要更改寄存器的值，故此时的RegWrite信号应为1使得时钟上升沿来临时更改寄存器的值。

**解决方案：**更改RegWrite控制信号的产生电路使得执行srav与xor指令时RegWrite为1，即对该产生信号的或门增添输入（srav与xor的产生信号）。

### 中断返回故障

**故障现象：**高优先级的中断处理程序在恢复屏蔽字并开中断后且返回之前，若此时被中断则无法正确返回到该返回的位置

**原因分析：**中断处理程序先获得epc再开中断，之后已经无法再恢复epc故无法跳转到正确位置。

**解决方案：**




图 4.13eret故障解决图

开中断后先将eret执行完再进行下一次中断，即在IE之外再增加eret控制信号来控制是否响应中断。如上图 4.13所示

### 屏蔽字恢复故障

**故障现象：**屏蔽字未恢复，如下图 4.14所示。




图 4.14无法恢复屏蔽字示意图

**原因分析：**CAUSE寄存器输入端漏加一个输入信号，只能保存一次中断类型而无法恢复。

**解决方案：**增添输入数据GPR[rt]，并使用数据选择器选择，当需要对CAUSE寄存器进行改写时则选择GPR[rt]

### 屏蔽字故障

中断： 屏蔽字恢复问题。

**故障现象：**从中断程序返回时屏蔽字并没有正确恢复为上一次的而是保留在刚结束的中断的屏蔽字。。

**原因分析：**用软件保存屏蔽字时保存了当前要进入的中断的屏蔽字而不是上一次的屏蔽字，故恢复的时候错误。

错误代码：

# get cause number

mfc0 $t0,$3

# store cause

sw $t0,($fp)

addi $fp,$fp,-4

addi $sp,$sp,-4

**解决方案：**修改中断处理程序，保存上一次的屏蔽字(若上一段程序为主程序则保存0)。

修改代码:

# store cause

addi $t1,$zero,-20

beq $sp,$t1,init

sw $t0,($fp)

addi $fp,$fp,-4

addi $sp,$sp,-4

bne $t1,$zero,open

init:

addi $t1,$zero,0

sw $t1,($fp)

addi $fp,$fp,-4

addi $sp,$sp,-4

### 仿真故障

**故障现象：**仿真图多处出现与预期不符的现象

**原因分析：**有一些变量的某个字母写错，但vivado自动生成了一个一位的线网变量，导致与设计不符。

**解决方案：**查看warnings，找出写错的变量并改正

## 实验进度

表 . 课程设计进度表

| 时间 | 进度 |
| --- | --- |
| 第一天 | 阅读任务书，完成了4条指令的扩充与测试 |
| 第二天 | 查阅资料完成中断机制并着手实现 |
| 第三天 | 初步设计中断电路，编写中断处理程序 |
| 第四天 | 实现多级嵌套中断机制，完善中断处理程序并进行测试，记录故障及修正，开始研究流水线 |
| 第五天 | 初步完成理想流水线并进行简单测试 |
| 第六天 | 完成重定向部分，正处理分支和load\_use |
| 第七天 | 实现logisim平台上全冒险处理机制的CPU并进行测试，开始进行FPGA平台设计 |
| 第八天 | 进行FPGA平台各模块的编写 |
| 第九天 | 大体完成verilog的编写 |
| 第十天 | 调试verilog，完成5段流水线上板实现 |

# 设计总结与心得

## 课设总结

本次组成原理课程设计，主要作了如下几点工作：

1. 实现了4条指令的扩充，完成了扩充指令的测试。
2. 实现了简易的协处理器CP0，实现了与中断相关3条指令。
3. 实现了支持多级嵌套的中断机制。
4. 完成了5段流水线的设计。
5. 实现了插气泡、重定向等方式解决数据冲突与分支冲突。
6. 完成了5段流水线的FPGA实现。

## 课设心得

本次课程设计是继上学期实验之后的一次更深层次的实践。

通过本次课设，我加深了对单周期CPU实现机制的理解，实践了单周期CPU的中断机制，对于中断机制的原理、中断屏蔽的硬件实现和中断服务程序的编写从原来的纯理论印象逐步做到能够进行实践。

将单周期CPU改为五段流水线时，首先考虑的是如何分段问题，弄清哪些事情在哪个段做，发现有些部件（如选择器）既可放在ID段也可以放在EX段，初次想的时候感觉放在哪里都无所谓并不影响功能，细想之后联系到五段流水的原理，明白了需要尽量平衡各段的延迟，不让某一段成为瓶颈。最后经历了重定向设计部分之后综合考虑各段延迟与电路实现的复杂性做出最终的分段方案。由此觉得无论做什么都应当考虑后续的扩展与修改，否则后面的更改会变得比较麻烦。

Veilog编程后仿真出现了大量错误，一查才发现有许多的变量不小心写错了一个字母但软件自动生成了一个一位的新的变量导致与原计划不符，也正因如此，这些问题并不会报错只是单纯的warning，而我完全没有看warning的习惯，导致了这次的重大错误，浪费了大量时间进行不断地仿真以查找错误变量，后来才发现warning中都有记录，自此懂得了vivado编程一定要好好注意warning，排除所有可能的错误。此次经历纠正了一直以来在vivado编程中的不足之处，同时也为别的编程提了醒，需要多留意warning

最后还是比较遗憾只做到了流水线上板，流水线中断和分支预测都未进行实现，需要更好地安排时间，提升效率，这在以后地学习与生活中都应该注意与改进。

总的来说，这次课程设计难度适中，我觉得这样的动手实践无论哪一门课都应当多多安排，最好是能够在实践过程中进行理论知识的传授，这样学习效果会得到极大的提升。

然而对于本次课程设计，我还有一些小小的建议和改进。本次课程设计的分组机制略显不合理，因为本次课程设计主要是单人实现不允许共享代码，这样分组的意义更多是在于讨论互助，而这即使不分组大家也会这么做。

最后在这里也感谢老师对于我在本次课程设计中无数问题的耐心解答，也感谢本组所有成员在课程设计中对于我的帮助和建议。我相信组成原理课程设计必将成为我整个大学生涯中一段无比难忘的回忆。

# 参考文献

DAVID A.PATTERSON(美).计算机组成与设计硬件/软件接口(原书第4版).北京：机械工业出版社.

David Money Harris(美).数字设计和计算机体系结构（第二版）. 机械工业出版社

秦磊华，吴非，莫正坤.计算机组成原理. 北京：清华大学出版社，2011年.

袁春风编著. 计算机组成与系统结构. 北京：清华大学出版社，2011年.

张晨曦，王志英. 计算机系统结构. 高等教育出版社，2008年.

|  |
| --- |
| 一、原创性声明 |
| 本人郑重声明本报告内容，是由作者本人独立完成的。有关观点、方法、数据和文献等的引用已在文中指出。除文中已注明引用的内容外，本报告不包含任何其他个人或集体已经公开发表的作品成果，不存在剽窃、抄袭行为。  特此声明！  **作者签字:** |