中国科学院大学 《计算机体系结构(研讨课)》实验报告

姓名 陈:	采、王荦	璠、张钧玮	_ 箱子号	80	专业	计算机科学与技术	
实验项目编号	3	实验名称_		添	加用户态指令	冷设计专题	

实验任务

本次实验的目标是在已有的简单流水线 CPU 基础上,添加更多的普通用户态指令。具体需要实现:

- 算术逻辑运算类指令。包括 slti、sltui、andi、ori、xori、sll、srl、sra 以及 pcaddu12i。
- 乘除运算类指令。包括 mul.w、mulh.w、mulh.wu、div.w、mod.w、div.wu 和 mod.w。
- 转移指令。包括 blt、bge、bltu 和 bgeu。
- 访存指令的扩展。包括 ld.b、ld.h、ld.bu、ld.hu、st.b 和 st.h。

表 1: 新增指令分类						
指令类型	指令说明					
算术逻辑运算类	包括立即数运算、移位操作及 PC 相对地址计算等指令					
乘除运算类	实现 32 位整数的乘法和除法运算, 支持有符号和无符号操作					
转移指令	添加条件分支指令,支持有符号和无符号比较跳转					
访存指令扩展	支持字节和半字的加载存储操作, 包含符号扩展					

设计详细分析

1 总体设计思路

在本次实验中,我们采用了模块化的设计方法,将新增指令的实现分为三个层次进行。首先,通过修改指令译 码逻辑,添加算术逻辑运算、移位操作、条件分支以及访存指令的译码支持,并完善 ALU 模块以支持这些操作。其 次,设计独立的 mul.v 和 div.v 模块,分别实现乘法和除法运算的基本功能。这些模块采用多周期执行的方式,通 过移位相加算法实现乘法,通过恢复余数法实现除法,为上层提供了清晰的接口。最后,将独立的乘除法模块集成 到流水线 CPU 中,同时协调新增指令与原有流水线结构的兼容性(核心在于处理乘除法指令的多周期执行特性 与流水线单周期推进的矛盾)。

处理器结构设计框图

- 3 关键设计模块
- 3.1 逻辑运算、转移与访存指令的实现
- 3.2 乘除法模块的设计与封装
- 3.3 乘除法指令的多周期实现

首先,将 ALU 操作码的位宽从原有的 12 位扩展到 19 位,以支持新增的乘除法指令。在 IDU 模块中,修 改 alu op 的定义,将乘除法指令编码到高位。具体实现中, alu op[12] 到 alu op[18] 分别对应 mul.w、mulh.w、 mulh.wu、div.w、mod.w、div.wu 和 mod.wu 指令:

```
assign alu_op[12] = inst_mul_w; // MUL.W: 32x32->32 (low part)
assign alu_op[13] = inst_mulh_w; // MULH.W: 32x32->32 (high part, signed)
assign alu_op[14] = inst_mulh_wu; // MULH.WU: 32x32->32 (high part, unsigned)
assign alu_op[15] = inst_div_w; // DIV.W: signed division
assign alu_op[16] = inst_mod_w; // MOD.W: signed modulo
assign alu_op[17] = inst_div_wu; // DIV.WU: unsigned division
assign alu_op[18] = inst_mod_wu; // MOD.WU: unsigned modulo
```

在指令译码方面,添加对乘除法指令类型的识别逻辑如下:

在执行阶段,由于乘除法的特殊性,需要设计多周期状态机以及握手机制来处理乘除法指令的执行。这部分工作是乘除法指令实现的核心。首先识别出哪些操作是多周期的:

```
assign is_mul_op = exe_alu_op[12] | exe_alu_op[13] | exe_alu_op[14];
assign is_div_op = exe_alu_op[15] | exe_alu_op[16] | exe_alu_op[17] | exe_alu_op[18];
assign is_multicycle_op = is_mul_op | is_div_op;
```

然后设计状态机来控制流水线的暂停和恢复。状态机通过 multicycle_executing 信号来跟踪当前是否正在执行多周期指令:

```
always @(posedge clk) begin
   if (-resetn) begin
    multicycle_executing <= 1'b0;
end else begin
   if (start_multicycle) begin
        // Start multi-cycle execution
        multicycle_executing <= 1'b1;
end else if (multicycle_executing) begin
        // Wait for completion of multi-cycle operation
        if ((is_mul_op & mul_done) | (is_div_op & div_done))
            multicycle_executing <= 1'b0;
end
end
end</pre>
```

流水线的控制逻辑也相应调整,确保在多周期指令执行期间,流水线能够正确暂停:

```
assign exe_ready_go = ~start_multicycle & ~multicycle_executing;
assign exe_allowin = ~exe_valid | (exe_ready_go & mem_allowin);
assign exe_to_mem_valid = exe_valid & exe_ready_go;
```

乘除法模块的启动信号逻辑如下。启动信号只在指令开始执行时维持一个周期:

```
always @(posedge clk) begin
   if (-resetn) begin
      mul_start <= 1'b0;
      div_start <= 1'b0;
end else begin
      // Start signal active for one cycle when new multicycle instruction arrives
      mul_start <= is_mul_op & start_multicycle;
      div_start <= is_div_op & start_multicycle;
end
end</pre>
```

对于不同的乘除法指令,根据指令类型从乘法或除法的结果中选择正确的数据:

三、 实验过程中遇到的问题

1 EXEU 多周期流水线信号问题




图 1: EXEU 多周期流水线信号问题

在设计多周期 EXEU 模块的初期,流水线 allowin、ready_go 等信号的逻辑频频出错,在波形图中反映为 多周期乘除法指令过程中 exe 阶段的 valid、allowin 等信号异常,导致与前后流水级的数据传递出现问题。仔细检查代码后发现,多周期下的 EXEU 不能继续保持原有的 ready_go 信号赋值逻辑(由于原先单周期的特性, ready_go 信号始终被设置为 1);此外,valid 等其他信号均需要根据多周期特性进行重新修正。

为了更好地区分多周期 EXEU 的执行阶段,同时避免时序逻辑常常"慢一拍"的典型问题,我们引入了 start_exe 寄存器,并通过组合逻辑定义 start_multicycle 信号,用于标记多周期执行的开始。

此后,根据 start_multicycle 信号,便可以正常对流水线控制信号进行赋值(具体见上文设计分析部分,这里不再赘述)。

- 2 XX 问题
- 3 XX 问题

四、实验结果

•••••

所有测试均通过验证,证明了我们实现的 CPU 能够正确支持所有新增的用户态指令。

五、 实验总结与心得感想

六、 小组成员分工

陈琛:

张钧玮:

王荦璠:将乘除法模块集成到流水线 CPU 中,处理乘除法指令的多周期执行特性与流水线单周期推进的矛盾,协调新增指令与原有流水线结构的兼容性。