

多周期大作业实验报告

Xuan


- (1)代码见 code 中的文件
 - (2) 修改后的 InstAndDataMemory.v 为 code 中的 InstAndDataMemory2.v,
- 仿真结果为\$a0=5,\$v0=0x1e=30=5*(5+1),与预期一致。
- 如图, 最终结果为光标处的\$2=0x1e,\$4=5;\$t0=1
- 仿真波形见 test_cpu_behav2.wcfg





\$v0 变化: 0->5->9->12->14->15->16->18->21->25->30;


\$sp 变化如下图



\$ra 变化: 0->0x0c->0x38->0x0c

- (3) LED[7:0]=PC[7:0]
- (4)BCDSrc={SW1,SW0} \$a0- BCDSrc=11; \$v0- BCDSrc=10;
- \$sp-BCDSrc=01; \$ra-BCDSrc=00;
- (5)时钟为 1Hz,上板验证结果正确
 - (6) 实验报告中要分析单周期处理器的时序性能(最高工作频率,限制最高工作频率的关


键路径是什么,路径上有哪些单元,哪些单元是最耗时的),FPGA资源消耗情况等。 FPGA资源消耗情况




时序性能:


约束文件使用的是 50MHz 的时钟,即单个周期 20ns,尚有 3.385ns 余裕量,所以最高频率为


 $\frac{1}{(20-3.385)\text{ns}} = 60.187MHz$



限制最高工作频率的关键路径是:从 B 寄存器到指令和数据存储器的通路,即 MEM 阶段的内存写入操作,符合理论







路径上有哪些单元:有 B 寄存器、指令和数据存储器 哪些单元是最耗时的: 指令和数据存储器的内存读写操作最耗时