



微机原理与接口技术

主讲：乔瑞萍

西安交通大学信通学院



微型计算机原理——复习



- 运算基础
- 微处理器CPU
- 半导体存储器
- 汇编语言
- 时序、总线
- 接口

第一部分

运算基础



内容提要
重要概念解读
典型题解析

复
习
要
点



内 容 提 要

- 数制转换
- 补码运算
- 溢出问题

下一节



重要概念解读

- 1、机器数、真值
- 2、原码、补码和反码
- 3、BCD码、ASCII码



1. 机器数、真值

机器数： 符号数字化了的数，称为机器数。

真 值： 机器数所表示的实际数值，称为真值。

2. 原码、补码和反码

原码：一个二进制数，若用最高位表示数的符号（0表示正数，1表示负数），其余各位表示数值本身，则称为该二进制数的原码表示法。

补码：一个二进制数，若以 2^n 为模，它的补码称为2的补码，书中2的补码简称补码，即 $[X]_{\text{补}} = 2^n + X$ 。

反码：一个二进制数，若以 $2^n - 1$ 为模，它的补码称为1的补码，亦称反码，即 $[X]_{\text{反}} = 2^n - 1 + X$ 。



(1) 原码、补码和反码的相同之处：

1) 原码、补码和反码的最高位均表示符号位。

2) 对于正数有： $[X]_{\text{原}} = [X]_{\text{反}} = [X]_{\text{补}}$

(2) 原码、补码和反码的相异之处:

1) 符号位为1, 负数其余位除原码外不再是真值: 对于反码, 需按位取反才是真值; 对于补码, 需按位取反加1才是真值。

2) 二进制位数相同的原码、补码和反码所表示的数值范围不完全相同, 假定字长为N, 它们所表示的真值范围分别为:

原码: $-(2^{N-1}-1) \sim +(2^{N-1}-1)$

补码: $-2^{N-1} \sim +(2^{N-1}-1)$

反码: $-(2^{N-1}-1) \sim +(2^{N-1}-1)$

3) 真值0的原码、补码和反码表示不同:

$[+0]_{\text{原}} = 000\dots 0$

$[-0]_{\text{原}} = 100\dots 0$

$[+0]_{\text{反}} = 000\dots 0$

$[-0]_{\text{反}} = 111\dots 1$

$[+0]_{\text{补}} = [-0]_{\text{补}} = 000\dots 0$



3. BCD码、ASCII码

BCD码：二进制编码的十进制数，简称BCD码。

ASCII码：ASCII码是美国信息交换标准码，它用7位二进制编码来表示128个字符和符号。



典型题解析

例1 $N=123$ ，用降幂法将其转换为二进制。

方法： . 降幂法

首先写出要转换的十进制数，其次写出所有小于此数的各位二进制权值，然后用要转换的十进制数减去与它最相近的二进制权值，如够减则减去并在相应位记以1；如不够减则在相应位记以0并跳过此位；如此不断反复，直到该数为0为止。

小于123D整数部分的二进制权为:

2^6	2^5	2^4	2^3	2^2	2^1	2^0
-------	-------	-------	-------	-------	-------	-------

64	32	16	8	4	2	1
----	----	----	---	---	---	---

对应的二进制数是

1	1	1	1	0	1	1
---	---	---	---	---	---	---

(64+ 32+ 16+ 8+ 0 +2 +1=123D)

所以N=123D=1111011B



例2 设机器字长为8位，最高位为符号位，试对下式进行二进制补码运算，并根据结果设置标志位SF、ZF、CF、AF、PF和OF。

$$(+62) + (+78) = ?$$

分析：1) 首先要注意给出的条件：字长=?，是否为有符号数运算？

2) 将各数先写出其原码，再进行补码运算，对于减负数运算，可将其变补相加。

3) 由1) 得出数的范围 $[-2^{8-1}, 2^{8-1})$ 来验证结果。



CF: 有进（借）位， $CF=1$ ；反之， $CF=0$ 。

PF: ALU结果低8位中1的个数为偶，则 $PF=1$ ；反之， $PF=0$ 。

AF: 算术运算后，它反映ALU第3位向第4位的进或借位状态。

ZF: ALU操作结果全零时， $ZF=1$ ；反之， $ZF=0$ 。

SF: 补码中数的最高位。 $SF=1$ （负数）， $SF=0$ （正数）。

OF: $OF=1$ （有溢出）， $OF=0$ （无溢出）。

解：（1） 正数的补码与原码相同。

	00111110	[+62] _补	SF	ZF	CF	OF	PF	AF
+	01001110	[+78] _补	1	0	0	1	0	1

10001100 [-116]_补

$C_S=0$, $C_P=1$, $OF= C_S \oplus C_P=1$, 两正数相加, 运算结果负, 无效。

因 $(+62) + (+78) = +140 > 127$, 超出正数范围。

例3 选择填空

(1) 一个8位二进制数，若采用补码表示，且由4个1和4个0组成，则最小值为_____。

A. -120


B. -7

C. -112

D. -121

答案：D

分析：此题是求最小值，所以必定是负数，符号位为1。补码负数的特点是数值位对应的真值越小，其绝对值越大，即负得越多，真值越小。所以，由4个1和4个0组成的补码数中，真值最小的补码数为：10000111B，即真值为：11111001 B=-121



(2) 设 $[X]_{\text{补}}=11001100\text{B}$, 则 $[-\frac{1}{2} X]_{\text{补}}=\underline{\hspace{2cm}}$, $[2X]_{\text{补}}=\underline{\hspace{2cm}}$ 。

分析：二进制的**倍增**(2^n)和**倍减**(2^{-n})可用**移位**操作实现，即倍增右移 n 位，倍减左移 n 位，用0充填最低位。对于有符号数，右移时，数值位（含符号位）依次右移，最高位用原符号位充填。将 $[2^{\pm n} X]_{\text{补}}$ 变补可得 $[-2^{\pm n} X]_{\text{补}}$ 。

解： $[\frac{1}{2} X]_{\text{补}}=[X]_{\text{补}}$ 算术右移1位==11100110B；

求 $[\frac{1}{2} X]_{\text{变补}}$ ，即得 $[-\frac{1}{2} X]_{\text{补}}=00011010\text{B}$

$[2X]_{\text{补}}=[X]_{\text{补}}$ 算术左移1位=10011000B

[评注]①区分有符号数和无符号数的移位方法。

② $[X]_{\text{补}}$ 与 $[-X]_{\text{补}}$ 的关系。

[返回](#)

第二部分 微机中的CPU



内容提要
重要概念解读
典型题解析

复
习
要
点

返回



内容提要

- 微型计算机的组成
- CPU的内部结构及寄存器组织
- 堆栈
- 物理地址的形成

信息的分段存储与段寄存器的关系

访问存储器类型	默 认 段地址	可指定段地址	段内偏移地址来源
取指令码	CS	无	IP
堆栈操作	SS	无	SP
字符串 操作源地址	DS	CS, ES, SS	SI
字符串 目的地址	ES	无	DI
BP 用作基址 寄存器时	SS	CS, DS, SS	依寻址方式求得有 效地址EA
一般数据存取	DS	CS, ES, SS	依寻址方式求得有 效地址EA



重要概念解读

- 微处理器、微型计算机、微型计算机系统
- 标志寄存器、程序计数器、堆栈指针
- 堆栈
- 逻辑地址与物理地址



1、微处理器、微型计算机、微型计算机系统

- 微处理器:简称CPU，是用来完成运算和控制功能的部件。
- 微型计算机：主要由CPU、存储器、I/O设备及其接口电路通过总线连接而成。
- 微型计算机系统：以微型计算机为主体，配上系统软件和外设之后，就构成了微型计算机系统。



2. *FLAG (PSW)*、*PC (IP)*、*SP*

- 标志寄存器FLAG：寄存ALU操作结果的某些重要状态或特征。
- 程序计数器PC：用于存放下一条要执行指令的地址码。
- 堆栈指针SP：用来指示栈顶地址的寄存器。

返回



3. 堆栈

堆栈是一种**先进后出**的数据结构。
一般主要用于**中断处理**和**过程调用**。

8086CPU中堆栈存取必须以**字**为单位。一个字**压入**（弹出）堆栈时，**SP减**（加）**2**，再把字数据存入SP所指示的字单元中。



4. 逻辑地址与物理地址

- 逻辑地址：以段地址和段内偏移地址形式表达的某存储单元地址。表示格式为：
段地址： 偏移地址。
- 物理地址：是存储单元的实际地址编码。

物理地址=（段地址×10H）+偏移地址

说明：一个存储单元的物理地址是唯一的，而其逻辑地址不是唯一的（因段地址与偏移地址有多种组合）。



典型题解析

- 例1 如果一个堆栈从地址3250H: 0000H开始, 它的最后一个字的偏移地址为0100H, SP的内容为0052H,
- 问: (1) 栈顶地址是什么?
(2) 栈底地址是什么?
(3) 存入数据1234H和5678H后, SP的内容是多少?

解：堆栈的最高地址叫**栈底**，堆栈指示器SP总是指向**栈顶**。

$$\text{栈顶地址} = (\text{SS}) \times 10\text{H} + (\text{SP}) \\ = 3250\text{H} \times 10\text{H} + 0052\text{H} = 32552\text{H}$$

$$\text{栈底地址} = (\text{SS}) \times 10\text{H} + 0100\text{H} = 32600\text{H}$$

8086CPU中堆栈存取必须以**字**为单位。

存入数据1234H和5678H，即两个字**压**入堆栈后，SP减4，SP的内容为：

$$(\text{SP}) - \text{字数} \times 2 = 0052\text{H} - 2 \times 2 = 004\text{EH}。$$

SS的内容不变。



例2 选择填空

1. 计算机的**字长越长**，一个字所能表示的数据精度就越高；在完成同样精度的运算时，则处理速度_____。

A. 越高 B. 越低 C. 不一定

答案：**A**（字长是计算机一次能同时处理的二进制数的位数）

2. 在一般微处理器中，_____包含在中央处理器（CPU）内。

A. 算术逻辑单元 B. 主内存 C. 输入/输出单元

答案：**A**

3. 微型计算机在硬件上由_____四大部分组成的。

A. 微处理器、存储器、I/O接口和总线

B. 算术逻辑单元、寄存器组、程序计数器和指令系统

C. 微处理器、存储器、输入设备和输出设备

D. 主板、硬盘、键盘和显示器

答案：**A**



例3 判断题。对的打“√”，错的打“×”。

1. 微型计算机的过程**本质**上就是**执行**一个**特定指令序列**的过程。而每执行一条指令都包括取指令、分析和执行三个阶段。

答案：√

2. 在CPU中执行的算术和逻辑运算都是**按位**进行且各位之间是**独立无关**的。

答案：×

分析：逻辑运算是按位进行且各位之间是独立无关的，但**算术运算**不是按位进行的，相邻位之间可能产生**进位**。

3. 无论什么微机，其CPU都具有**相同**的机器指令。

答案：×

第三部分

半导体存储器



内容提要
重要概念解读
典型题解析

复
习
要
点



内容提要

- 存储器的分类和分级
- 存储器芯片容量与其地址线和数据线的关系
- 静态芯片组的设计

下一节



重要概念解读

- 存储单元、存储容量、字节地址
- 寄存器、内存、外存
- ROM、RAM
- 线选法、局部译码法、全局译码法



1、存储单元、存储容量、字节地址

- **存储单元**：指存储器中每个**独立地址**所对应的**存储空间**，是计算机的基本存储器单元，一般为一个**字节**。
- **存储容量**：半导体存储器常用“**位**”容量来表示存储功能。存储容量指每个存储器芯片所能存储的二进制信息量大小。
- **字节地址**：指存储器单元对应一个**字节**数据的**地址编号**。



2. 寄存器、内存、外存


- **寄存器**：寄存器**包含在CPU**内，可暂存参加运算的操作数和运算结果，以便尽可能减少CPU对外部存取数据的次数。其**特点**是CPU读写很快，一般在一个时钟周期中完成，寄存器数量不可能很多。
- **内存**：指在**微型机内**的存储器。存放机器正在处理及运行的指令和数据。特点速度比上级要慢，容量比上级要大，CPU直接读/写。
- **外存**：指在**微型机之外**、通过**设备接口**连接的存储器。存放当前用不着的数据、程序，用作后备存储器和作为虚拟存储器的硬件支持，一旦需要时，须先将其调入内存。其特点是容量大，但速度更慢。



3. ROM、RAM

微机中的内存从功能和应用的角度分为只读**ROM**）和随机读写存储器（**RAM**）两类。

- **RAM**：使用时**可读可写**、**随机存取**的存储器。其特点是读写方便，使用灵活；但是一旦断电所存信息就会丢失（易失性）。一般用作各种二进制信息的临时或缓冲存储。如：存放当前正在运行的程序和数据；作为I/O数据缓冲存储器；用作堆栈等。



ROM: 使用时只读、不写的存储器。其特点是一旦写入，即使掉电，内容也不会丢失，主要用于保存存放永久性的数据。如：各种系统软件、应用程序和常数、表格等。



(1) ROM的分类及特点

1) 分类：掩模**ROM**、可编程**PROM**、可擦除、可编程**EPROM**、电擦除**E²PROM**和闪烁存储器**FLASH**。

2) 特点：掩模**ROM**和**PROM**只用于大批量生产的微机产品；**EPROM**和**E²PROM**适于产品研发和小批量生产；**FLASH**兼有**E²PROM**和**SRAM**的优点，**FLASH**的编程速度快，掉电后内容又不丢失。主要用作小型磁盘（如U盘）。



(1) RAM的分类及特点

1) 分类：静态**SRAM**、动态**DRAM**和准静态 **IRAM**。

2) 特点：SRAM速度高，但集成度低、成本高、功耗大，一般只用于Cache和小容量内存系统。DRAM集成度高、价格低、功耗小，一般用于组成大容量内存系统。而IRAM兼有SRAM和DRAM的优点，应用前景较广。



4. 线选法、局部译码法、全局译码法

- 线选法、局部译码法、全局译码法**共同**之处在于系统总线的**低位地址线**都是直接接存储器芯片的**片内地址线**，而其存储器**片选**控制则根据对**余下高位地址**总线的译码方案各**不相同**。



线选法：将余下高位地址总线分别作为各个存储器芯片的片选信号。

局部译码法：对余下高位地址总线中的一部分进行译码，译码输出作为各存储器芯片的片选控制信号。

全局译码法：对余下高位地址总线中的全部进行译码，译码输出作为各存储器芯片的片选控制信号。不同于上述两种方法的是译出地址连续，不存在地址重叠问题。



典型题解析

存储器如何与系统总线相连

- **方法：**当需要用静态RAM芯片组成具有一定容量的存储器时，首先要弄清楚RAM总容量与单片容量之间的关系，芯片组如何组成，然后区分片内地址线和片选地址线，最后将片内地址线、数据线和系统总线相应地一一相连，并将片选地址线译码处理后与片选信号相连。

例1 用 $1K \times 1$ RAM芯片构成 $128K \times 8$ 存储器模块，需多少片RAM芯片？多少芯片组？多少根片内地址选择线？多少根芯片组选择地址线(即片选线)？

分析：1) 搞清楚单片容量 ($M \times N$)，芯片组的容量 ($M \times 8$) 及所求总存储容量 ($L \times 8$)

2) 求出片内地址线数、总容量所需地址线数。

解：(1) 芯片数 = $\frac{\text{总存储容量}}{\text{单片容量}} = \frac{128K \times 8}{1K \times 1} = 128 \times 8 = 1024$

$$\text{芯片组数} = \frac{\text{总存储容量}}{\text{芯片组容量}} = \frac{128K \times 8}{1K \times 8} = 128$$

$$\text{片内地址线数 } P = \log_2 M = \log_2 1K = \log_2 (1 \times 1024) = 10, \\ \text{即 } 2^P = 2^{10} = 1K$$



总容量所需地址线数Q

$$= \log_2 128K = \log_2 (128 \times 1024) = 17,$$

$$\text{即 } 2^Q = 2^{17} = 128K$$

$$\text{片选地址线数 } R = Q - P = 17 - 10 = 7$$

评注：

1) 单芯片容量 ($M \times N$) 中，

M：表示芯片中所有可寻址的单元数，它决定了该器件的地址引脚位数。

N：表示每个可寻址单元的存储位数（即存储‘位’信息）。它决定了该器件的数据位数。在这里必须熟悉地址线数与地址寻址之间的关系。

2) 芯片组的构成体现了微机中的主存储器是按字节组织的。

3) 这类题所涉及概念是存储器模块设计的基础。



例2 设某微机系统须扩展**内存16KB RAM**，扩充的内存空间为**0A8000H**开始的连续存储区。存储芯片采用**8K×8**的RAM芯片，**CPU为8088**。

- (1) 试画出存储器结构的连接图（所需门电路可自选）。
- (2) 写出各片RAM的所在地址空间。



分析：（1）由RAM芯片容量 $8K \times 8$ 可得出片内地址线为13条（因 $2^{13}=8K$ ），数据线为8条。

（2）扩展内存16KB需2片这样的芯片。

（3）因CPU为8088，系统的地址线20条，数据线8条，芯片间存储地址是连续的，它是单一存储体。


（4）由内存空间的起始地址可得出片选地址线的连接。

解：1) 共需芯片数为： $(16K \times 8) / (8K \times 8) = 2$
 总容量所占地址线数为14条（因 $2^{14} = 16KB$ ）；
 片内地址线数=13条（ $2^{13} = 8KB$ ）

2) 由内存起始地址0A8000H，及单片RAM的存储容量 $8K \times 8$ ，得出其编址情况为：

A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀	
1	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0A8000H
				0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0A9FFFH
				1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0AA000H
				1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0ABFFFH

3) 我们将A15、A14、A13接在3-8译码器的A、B、C端，
 A19、A18、A17、A16接3—8译码器的译码使能端必须保证
 A19、A17及A15同时为高电平，A18、A16及A14同时为低
 电平。连接如图。方法见一、（三）。





评注：1) 注意地址的唯一性及连续性。

2) 这类题的难点在于地址线的连接。因此，要把编址情况列出来。而且要熟悉译码器的原理

3) 分清**模块选择线** (A_{19} —— A_{14})，
片选线 (A_{13}) 及**片内选择线** (A_{12} —— A_0)。

4) 依据CPU的类型来决定片选线的连接。