Topic Proposal（资格审查 · 2 页）

作品名称：基于 SMR 磁阻传感器与 FPGA 的高精度细分磁编码器 —— 把进口专用细分 SoC 软件化为可演进 IP **参赛**：2026 年第九届全国大学生嵌入式芯片与系统设计竞赛 · FPGA 创新设计赛道 · AMD 赛道 · 自主选题（初级） **平台**：正点原子 达芬奇-lite（Xilinx Artix-7 **XC7A35TFGG484-2**）+ HSEDA **AD9238** 双通道 12 bit 高速 AD 模块 **日期**：2026-10-12 ｜ 配套材料：`design_report.md`、`evidence_index.md` ｜ 标注：`[实测]` 板级读数 · `[仿真]` xsim/定点模型 · `[手册]` 数据手册 · `[设计值]` 预算（未实测）

---

1. 痛点：光电编码器怕脏，专用细分 SoC 是"黑盒"

1. **传感环节**：工业位置反馈长期由光电编码器主导，但光路对粉尘、油雾、切削液、振动高度敏感 —— 一旦污染或码盘偏心，信号幅度与正交性同时退化，表现为**细分误差突增、丢计数、整机报警**。磁阻（SMR/TMR/AMR）传感是非接触磁检测，没有光路污染问题，在这类工况下有结构性优势。
2. **细分环节**：磁阻传感器输出的原始正余弦必须**细分**才能得到角度。现有主流做法是用 iC-Haus **iC-TW28** 这类专用细分 SoC（10 bit 细分 = 0.3516°）。它性能优秀，但存在四个结构性痛点： - **算法被固化**：误差抑制/标定策略只能用它内置的那几种，用户想迭代自己的算法没有入口； - **能力有缺口**：BiSS-C 要在姊妹型号 iC-TW29 上才有，选 TW28 就拿不到； - **供应链不可控**：进口专用器件的价格、交期、长期供货风险都压在项目上； - **难以深度集成**：多轴同步、与自家上位机协议对齐，都要围着它的固定时序转。

结论：需要的不是"再买一颗更好的专用芯片"，而是把细分算法"软件化"—— 用可编程逻辑实现、寄存器级兼容、算法可迭代的自主 IP。

---

2. 方案：用一片通用 FPGA 软件化 iC-TW28，并补齐 BiSS-C

- **信号链（50 MHz 单时钟域）**：AD9238 双通道同步采样 SMR 正余弦 → 多拍流水捕获（含捕获窗口时序签核）→ IIR + 偏移/正交/幅度校正 → 反正切（定点 atan2 / CORDIC）→ 误差抑制与在线标定 → **16 bit 角度** → 输出成形。
- **寄存器级兼容 iC-TW28**：地址、位宽、默认值与手册对齐（`rtl/reg_file.v`），上游固件**可直接替换**、无需改协议。
- **五种输出接口**：**ABZ + UVW + BiSS-C + SPI + UART**（TW28 无 BiSS ⇒ 本项目一并补齐 iC-TW29 的能力）`[实测]`。
- **算法可演进**：校正系数、细分位数、ABZ 分频、Z 脉宽、BiSS 帧长全部是寄存器可配；改算法 = 改 RTL/参数，不改硬件。

2.1 工程深度示例：一次真实的"捕获时序缺陷"定位与修复

板级实测中在特定激励幅度下出现稀疏的角度毛刺。我们没有用"加滤波"掩盖，而是：

1. 用 ILA 逐拍取证，定位到 **AD9238 数据捕获窗口的相位余量**问题（旧版 50 MHz 采样时钟反相，余量只剩约 4 ns；静态时序 26 条 ADC 输入端点失败）；
2. 改为**同相采样时钟 + 配套重算输入约束**（`set_input_delay` 由 24.000/19.500 改为 14.000/9.500），时序**首次全收敛：WNS +0.821 ns、0 个失败端点**（上一版 v11；**现行 v12 为 WNS +0.959 ns / 0 个失败端点，11,275 端点**，`_synth_work/impl_timing.rpt` @2026-10-12 23:59:16）；

3. 同热点工况下做 A/B/A 与 v11→v9→v11 反向夹逼：**907 个/30 s → 0 → 681 个/30 s**（全链路抑制 >3,320×）；示波器复核 `tPD = 3–4 ns`（手册 2…6 ns 内 ⇒ 建立余量 ≈ +12.3 ns），判据闭环。

---

3. 关键指标（对照 iC-TW28）

指标	本作品	对照	类别
角度分辨率	**16 bit / 65536 增量/周期**（步长 0.0055°）	TW28 = 10 bit（0.3516°）⇒ **÷64**	[实测] + [仿真]
复合畸变抑制	**20.9839° → 0.0165°**（单周期电角度，**1273×**）	手册未给闭环数字	[仿真]
板级跟踪残差	**0.009° RMS**	—	[实测]
角度通路延迟	预算 **≈830 ns**（单时钟域）	TW28 = 1.5 µs ⇒ 快 1.9×	[设计值]
输出接口	**ABZ + UVW + BiSS-C + SPI + UART（5 种）**	TW28 无 BiSS	[实测]
资源占用	**6,298 LUT = 30.28% / 4,074 FF = 9.79%** / 16 DSP = 17.78%（2026-10-12 v12 生产版；上一版 v11 为 6,369 / 4,088）	留 2/3 资源做多轴或软件核	[实测]
静态时序	**WNS +0.959 ns / 0 失败端点（11,275 端点）**（上一版 v11 为 +0.821 ns / 11,310 端点）	全约束满足	[实测]
验证强度	**21 台 RTL 测试台 PASS 21/21**、板级一键标定 20 轮 20/20	—	[仿真] + [实测]

---

4. 为什么必须用 FPGA（而不是 MCU / 专用 SoC）

1. **硬实时的确定性**：角度通路每 20 ns 出一拍、延迟预算 ≈830 ns。MCU 的中断响应、分支与缓存抖动会让细分误差和延迟不可控；FPGA 全流水线在**单时钟域**内给出确定性延迟。
2. **接口并行不可妥协**：BiSS-C 主站时钟、ABZ 边沿生成、UVW 换相必须与角度更新**同步于同一时钟域**，任何软件 bit-banging 都会引入 µs 级抖动（对细分编码器就是丢计数）。
3. **算法要"能改"又不牺牲实时性**：把校正/标定/补偿做成寄存器与 RTL 可配 —— 这是专用 SoC 给不了的（它的算法是硅片里固定的），也是 MCU 给不了保证的（软件改得动，但实时性没保证）。
4. **平台适用度已被实测证明**：Artix-7 XC7A35T 上本设计仅用 **30.28% LUT / 9.79% FF / 16 DSP**（2026-10-12 v12 生产版；上一版 v11 为 30.62% / 9.83%），同时容纳 5 种接口与全套诊断/ILA 调试通路，剩余资源足以扩展多轴或集成 MicroBlaze 软核 —— 属于"用得起、也留得下"的 FPGA 方案。
5. **可移植性**：全 RTL 实现、无厂商 IP 依赖（除标准 ODDR/ILA 调试核），换 FPGA 只需重跑约束与实现。

---

5. 完成度

源码工程、21 台仿真回归、板级实测（UART/ILA/示波器）、静态时序签核、设计报告与证据索引均已完成并随仓库提交，板上现行位流 **v12**（生产版 `_synth_work/enc_top.bit` 1,042,208 B @2026-10-12 23:59:27、SHA256 `D93DEBF92034FF2329117CDE59EB83E0D95620306E7A944C6B0402E8C3AE7725`，WNS **+0.959** / 0 失败端点 / 11,275 端点；v11 已归档为 `_synth_work/enc_top_v11prod.bit`）。**交付物**：`design_report.md`（含 PDF）、`evidence_index.md`、`figures/`、`data/`（位流/时序/ILA 抓包/日志 + SHA256 清单）、`video/`、本说明；演示视频与作品照片按 `photo_shot_list.md` 制作中。