HSTAD9238 (华升 EDA AD9238) 双通道高速 AD 模块 — 结构化摘要

来源文档: `_tools/txt/AD9238.txt`（由 `_refs/vendor/HSTAD9238_module_manual.pdf` 提取, 28 页, 文档日期 2023-2-24；厂商手册**不随本仓库分发**，见 `NOTICE`） **引用格式**: 下文 `manual: <章节/页>` 指向该说明书。凡文档中查不到的内容一律写 `not found in document`，不做推测。

---

1. 器件与模块身份 (Part identity)

项目	内容
ADC 芯片	1 片 **AD9238**（ADI，双通道 12-bit 高速 ADC）— `manual: 第一章 (p4)`, `manual: 1. 模块的参数说明 (p5)`
速度等级 / 订购型号后缀	**not found in document**。文档只给出 "AD 采样速率：65MSPS"，因此属于 **65 MSPS 档**（`manual: 1. 模块的参数说明 (p5)`）；文档同时说芯片是"工业级"（`manual: 第五章 2 (p28)`），但**未给出完整订购型号**（如 AD9238BSTZ-65 之类）
通道数 / 分辨率	2 路（双通道），每路 12 bit — `manual: 第一章 (p4)`
模块厂商	**华升 EDA / HSEDA**（Email `hseda◎163.com`，网址 http://www.hseda.com）— `manual: 页眉/页脚 (p1-p28)`
模块名称 / 型号	"HSEDA AD9238 模块" / "华升高速 AD 模块 AD9238" / "2 通道高速 AD 模块" — `manual: 第一章 (p4)`、`manual: 封面 (p1)`
引脚兼容性	与 **华升双通道 AD9226 模块完全兼容**，"包括引脚和引出 IO 位置，控制程序都完全一样，2 种模块可以互换，不用做任何的修改" — `manual: 第一章 (p4)`
与 AD9226 模块的差别	AD9238 的 ±5V 由**板载 DC/DC 产生**，供电 4–5.5V 均可正常工作，对供电要求不严；AD9226 的 +5V 必须外部提供稳定电压 — `manual: 第一章 (p4)`
接口变体	除"华升 EDA/原子接口"外，还有 **友晶 (Terasic) 接口** 版本与 **黑金 (BlackGold) 接口** 版本；友晶版可选焊 **36PIN 母排座**（小梅哥核心板用 36PIN 排针）— `manual: 7. 模块的接口定义 (p11-p12)`

模块在芯片之外"加"了什么

功能块	器件 / 做法	出处
模拟前端放大器 + 分压	**AD8065** 运放 + 分压电阻，把输入 ±5V 压缩到 ±1V；"如果用户想输入更宽范围的电压输入只要修改前端的分压电阻的阻值"	`manual: 2. 单端输入及运放电路 (p6)`
单端转差分驱动	**AD8138** 芯片把 ±1V 单端转成差分 (VIN+ − VIN−)；差分共模电平由 AD 的 **CML** 管脚决定	`manual: 3. 单端转差分及 AD 转换 (p7)`
基准	AD9238 的 **VREF = 1V**（模块电路设计中确定）	`manual: 4. AD9238 转换 (p8)`
变压器耦合	**not found in document**（差分由 AD8138 有源器件产生，非变压器）	—

功能块	器件 / 做法	出处
抗混叠滤波器 (AAF)	**not found in document**（文档未提及任何抗混叠滤波器）	—
电平转换	数字侧为 **+3.3V CMOS** 输出（默认），文档未描述额外电平转换器件	`manual: 5. AD9238 数字输出时序 (p8)`
板载电源	板载 DC/DC 产生 **±5V**	`manual: 第一章 (p4)`
连接器	ADC 输入侧 **SMA 插座 J1(CH1) / J2(CH2)**；FPGA 侧 **标准 2.54mm 间距 40 针排母 (J6)**	`manual: 第一章 (p4)`、`manual: 2. 单端输入 (p6)`、`manual: 6. AD9238 模块的引脚分配 (p9)`
其它转接	可选**转接板**支持黑金 / 友晶接口定义；原子开发板可直接插、不需转接板；也可定制 IO 接口定义	`manual: 8. 如何连接其它公司核心板 (p13)`

2. 模拟输入 (Analog input)

参数	值	出处
连接器类型	**SMA 插座**，J1 = CH1，J2 = CH2	`manual: 第一章 (p4)`、`manual: 2. 单端输入及运放电路 (p6)`
输入方式	**单端** (single-ended)	`manual: 第一章 (p4)`、`manual: 2. (p6)`
输入电压范围	**−5V ~ +5V**（即 10Vpp，单端对地）	`manual: 1. 模块的参数说明 (p5)`
耦合方式 (AC/DC)	**not found in document** — 文档未说明 AC 或 DC 耦合。信号通路为"分压电阻 + AD8065 运放"，未出现隔直电容或变压器的描述	—
单端→差分方案	分压 + AD8065 (±5V→±1V) → **AD8138** 单端转差分，VIN+ − VIN− = ±1V；共模由 AD9238 的 CML 决定	`manual: 2./3. (p6-p7)`
幅度映射 (文档对照表)	输入 −5V → AD8065 输出 −1V → AD8138 差分 −1V → 数字输出 `000000000000`；输入 0V → 0V → 0V → `100000000000`；输入 +5V → +1V → +1V → `111111111111`	`manual: 3./4. (p7-p8)`
输入阻抗	**not found in document**	—
带宽 (−3dB)	**not found in document**	—
建议信号源幅度	文档 DEMO 中信号发生器产生 **−5V~+5V 正弦波（1 MHz）**，也用 −5V~+5V 方波验证	`manual: 二. HSEP4CE10 开发板 signaltap 测试实例 / 信号发生器设置 (p18-p19)`
测量精度	10mV 左右	`manual: 1. 模块的参数说明 (p5)`
工作温度	−40° ~ 85°	`manual: 1. 模块的参数说明 (p5)`

3. 数字输出接口 (Digital output interface)

3.1 电气与格式

项目	内容	出处
数字接口电平	**+3.3V CMOS**	`manual: 1. 模块的参数说明 (p5)`、`manual: 5. 数字输出时序 (p8)`
每通道数据位数	**12 bit**（CH1_D0…CH1_D11 / CH2_D0…CH2_D11）	`manual: 6. 引脚分配 (p9)`
双通道总线结构	**两路通道 (A 和 B) 独立的数据和时钟** → 两条独立并行总线，**不是**共享/复用总线	`manual: 5. 数字输出时序 (p8)`
输出编码	**默认配置为 offset binary（偏移二进制）** （"默认 AD 是配置成 offset binary 的"）	`manual: 4. AD9238 转换 (p7)`
数据格式	12-bit 并行 offset binary；−5V→ `000000000000`，0V→ `100000000000`，+5V→ `111111111111`（MSB 可视为符号位，DEMO 的 `volt_cal.v` 即"把高位的符号位去除，剩余的 11bit 数据再转换成电压值"）	`manual: 4. (p8)`、`manual: 一. volt_cal.v (p16)`
输出时钟 (DCO)	引出为 **CH1_CLK / CH2_CLK**（表注："AD 通道 A / 通道 B 的时钟"）。"AD 数据在时钟的上降沿转换数据，FPGA 端可用 AD 时钟的采样 AD 数据"	`manual: 6. 引脚分配 (p9)`、`manual: 5. (p8)`
OTR (overrange)	**CH1_OTR / CH2_OTR**，"AD 通道 A/B 的电压超出量程"	`manual: 6. 引脚分配 (p9)`
采样时钟 (sample clock) 输入	**模块 40 针表中没有标注为"采样时钟输入"的引脚**；表中仅 CH1_CLK/CH2_CLK 被描述为"A/B 通道的时钟"。而 DEMO 框图中 FPGA 的 PLL 输出 **65 MHz** 作为 AD 时钟（"65Mhz"），即采样时钟由 FPGA 侧产生。**FPGA 应在哪一针驱动采样时钟**：**not found in document**（原理框图/原理图为图片，未随 PDF 文本导出）	`manual: 5./6. (p8–p9)`、`manual: 一. 双通道 AD 采集… 功能框图 (p15–p16)`
待机 / 掉电 (standby / power-down) 引脚	**not found in document**（40 针定义中未引出 STBY/PWDN，仅有 3/6/7/8/19/20/25/40 标为"不用"）	`manual: 6. 引脚分配 (p9)`
采样时钟连接器	未引出独立时钟连接器（无 SMA 时钟输入）— **not found in document**	—

3.2 模块 40 针引脚分配 (J6 引出 IO) —— 忠实复刻

原文表头：*"下图是 J6 引出 IO 的信号定义具体请参考原理图,我们给了 EP4CE10 核心板引脚分配"* — `manual: 6. AD9238 模块的引脚分配 (p9)`

引脚编号	信号名称	说明
1	+5V	5V 电源输入
2	GND	地

引脚编号	信号名称	说明
3	（空）	不用
4	GND	地
5	GND	地(华升 EDA 接口使用)
6	（空）	不用
7	（空）	不用
8	（空）	不用
9	CH2_CLK	AD 通道 B 的时钟.
10	CH2_D0	AD 通道 B 的数据 DATA0
11	CH2_D1	AD 通道 B 的数据 DATA1
12	CH2_D2	AD 通道 B 的数据 DATA2
13	CH2_D3	AD 通道 B 的数据 DATA3
14	CH2_D4	AD 通道 B 的数据 DATA4
15	CH2_D5	AD 通道 B 的数据 DATA5
16	CH2_D6	AD 通道 B 的数据 DATA6
17	CH2_D7	AD 通道 B 的数据 DATA7
18	CH2_D8	AD 通道 B 的数据 DATA8
19	（空）	不用
20	（空）	不用
21	CH2_D9	AD 通道 B 的数据 DATA9
22	CH2_D10	AD 通道 B 的数据 DATA10
23	CH2_D11	AD 通道 B 的数据 DATA11
24	CH2_OTR	AD 通道 B 的电压超出量程
25	（空）	不用
26	CH1_CLK	AD 通道 A 的时钟.
27	CH1_D0	AD 通道 A 的数据 DATA0
28	CH1_D1	AD 通道 A 的数据 DATA1
29	CH1_D2	AD 通道 A 的数据 DATA2
30	CH1_D3	AD 通道 A 的数据 DATA3
31	CH1_D4	AD 通道 A 的数据 DATA4
32	CH1_D5	AD 通道 A 的数据 DATA5
33	CH1_D6	AD 通道 A 的数据 DATA6
34	CH1_D7	AD 通道 A 的数据 DATA7
35	CH1_D8	AD 通道 A 的数据 DATA8

引脚编号	信号名称	说明
36	CH1_D9	AD 通道 A 的数据 DATA9
37	CH1_D10	AD 通道 A 的数据 DATA10
38	CH1_D11	AD 通道 A 的数据 DATA11
39	CH1_OTR	AD 通道 A 的电压超出量程
40	（空）	不用

> 注意：表中 **没有** FPGA→模块的采样时钟引脚标注，也没有 STBY/PWDN。数字化共 28 根信号（12×2 数据 + 2 时钟 + 2 OTR）+ 1 个 +5V + 3 个 GND + 8 个"不用" = 40。

3.3 模块引脚 → FPGA 引脚 的映射表（文档给出的唯一映射，针对 Altera EP4CE10 V1.4 核心板）

`manual: 6. AD9238 模块的引脚分配 (p10)` — 原文并列两列：核心板 **J11** 与 **J6**。忠实复刻：

模块针	J11 (EP4CE10)	器件名	J6 (EP4CE10)	器件名
1	5V	—	5V	—
2	GND	—	GND	—
3	B11	—	F3	—
4	GND	—	GND	—
5	GND	—	GND	—
6	B12	—	D3	—
7	A13	—	E5	—
8	B13	—	C3	—
9	A14	AD2CLK	D4	AD2CLK
10	B14	AD2D0	D5	AD2D0
11	A15	AD2D1	F6	AD2D1
12	B16	AD2D2	C6	AD2D2
13	C15	AD2D3	D6	AD2D3
14	C16	AD2D4	E7	AD2D4
15	D15	AD2D5	D8	AD2D5
16	D16	AD2D6	E8	AD2D6
17	F15	AD2D7	F7	AD2D7
18	F16	AD2D8	F9	AD2D8
19	G15	—	E9	—
20	G16	—	C9	—
21	J16	AD2D9	D9	AD2D9

模块针	J11 (EP4CE10)	器件名	J6 (EP4CE10)	器件名
22	J15	AD2D10	E10	AD2D10
23	K16	AD2D11	C11	AD2D11
24	K15	AD2_OTR	D11	AD2_OTR
25	E11	—	E6	—
26	D12	AD1CLK	F8	AD1CLK
27	C14	AD1D0	B5	AD1D0
28	F10	AD1D1	A5	AD1D1
29	D14	AD1D2	B6	AD1D2
30	F11	AD1D3	A6	AD1D3
31	F13	AD1D4	B7	AD1D4
32	F14	AD1D5	A7	AD1D5
33	G11	AD1D6	B8	AD1D6
34	K9	AD1D7	A8	AD1D7
35	K10	AD1D8	C8	AD1D8
36	J11	AD1D9	A9	AD1D9
37	J12	AD1D10	B9	AD1D10
38	J13	AD1D11	A10	AD1D11
39	J14	AD1_OTR	B10	AD1_OTR
40	5V	—	（空）	—

其它 FPGA 板（含正点原子）的引脚级接线表：not found in document。 文档只说明："模块引出 IO 兼容目前市场上的正点原子开发板接口，用户可以方便的直接插到原子开发板上直接使用。**用户可以对照原子开发板接口定义和我们的模块定义进行重新分配一下 IO 就可以使用了**"，并称 "AD9238 模块直接对接正点原子 FPGA 开发板，可以完美无缝配合使用" — `manual: 7. 模块的接口定义 / 华升 EDA/原子接口 (p11)`。

> ⚠️ **接线风险（必须核对原理图/丝印）**：模块是 **2.54mm 40 针 (2×20) 排母**，而正点原子 达芬奇-lite 的 J5/J6 是 **2×26 排针**；模块针 3/6/7/8/19/20/25/40 为"不用"，而原子模块定义中相邻针位（如 pin 13 = AD_OTR、pin 14 = AD_CLK、pin 16 = DA_CLK）占用不同信号。因此**不能假设"插上即对应"**：必须先用 达芬奇-lite 的 J5/J6 原理图/背面丝印确定"模块第 N 针落在排针第几号针"，再据此写 XDC。这一点在 `ATK_board_digest.md` 中已单独标注为遗留风险。

---

4. 时序 (Timing)

项目	值	出处
最大采样率	**65 MSPS**（模块标称）；实测可超频到 **80 MSPS** 长时间连续运行无噪声/无过热，**100 MSPS** 仅有很小的噪声干扰	`manual: 1. 参数说明 (p5)`、`manual: AD9226/AD9238 模块超频到 80M 运行 (p26)`

项目	值	出处
流水线延迟 (pipeline latency, 时钟周期数)	**not found in document**（AD9238 为多级流水线架构，但说明书未给出延迟周期数）	—
数据相对输出时钟的建立/保持、输出有效窗口	**not found in document**（"AD9238 数字输出时序"仅为一张图片，未随文本导出）	`manual: 5. AD9238 数字输出时序 (p8)`
数据与时钟的边沿关系	文档仅说："AD 数据在时钟的上降沿转换数据，FPGA 端可用 AD 时钟的采样 AD 数据"（原文如此，"上降沿"疑为"上升沿"笔误）	`manual: 5. (p8)`
输出时钟占空比	**not found in document**	—
孔径抖动 (aperture jitter)	**not found in document**	—
数字接口电平 / 摆率	+3.3V CMOS	`manual: 5. (p8)`
转换数据映射（= 传递函数）	−5V→000h, 0V→800h, +5V→FFFh（offset binary）	`manual: 4. (p8)`

5. 供电与电气 (Power / electrical)

项目	值	出处
模块供电轨	**+5V**（模块 40 针 pin 1 = "+5V 5V 电源输入"），板载 DC/DC 再产生 ±5V	`manual: 6. 引脚分配 (p9)`、`manual: 第一章 (p4)`
工作电压范围	文档出现两种说法：**"4 到 5.5V 电源都可以正常工作"**（第一章 / 第五章）与参数表 **"工作电压：4 到 9V，默认 5V 工作电压"**（`manual: 1. 参数说明 (p5)`）。安全区间按 **4–5.5V @ 5V 标称** 使用	`manual: 第一章 (p4)`、`manual: 1. (p5)`、`manual: 第五章 1 (p27)`
电流	**约 0.4A**（"模块电流大概 0.4A 左右，所以供电电流要注意"）	`manual: 第五章 1 (p27)`
供电建议	"AD 模块最好**单独供电，5V 电源**，注意电源的稳定性"；若用杜邦线连接，**连线不要超过 5CM**，且要注意与目标板 **GND 连接良好**，推荐板对板连接	`manual: 第五章 1 (p27)`
跳线 / 拨码开关	**not found in document**（模块上未描述任何跳线或开关；"改变量程"靠**改焊前端分压电阻**）	`manual: 2. (p6)`
LED 指示灯	**not found in document**	—
发热	AD9238 芯片工作时较烫属正常：工业级可长期稳定工作在 **80°C** 左右，夏天约 50°C；超频到 80M/100M 可考虑加散热片	`manual: 第五章 2 (p28)`
电源/O 其它	无 I/O 电源选择引脚（数字侧固定 3.3V CMOS）	`manual: 1./5. (p5, p8)`

6. 如何与 FPGA 对接 (How to interface to an FPGA)

6.1 必须由 FPGA 驱动 的引脚

- **ADC 采样时钟**：DEMO 中由 FPGA 内部 PLL 产生 **65 MHz** 驱动 AD 时钟（框图内标注 "65Mhz"，另一路 50MHz 给 UART）— `manual: 一. 双通道 AD 采集电压通过串口到 PC 端显示 / 功能框图 (p15-p16)`。 **具体落在 40 针的哪一针：not found in document**（见 §3.1）。上板前必须用模块原理图确认。
- **使能 / 掉电 / 待机 / 复位引脚**：**无**（模块未引出 STBY、PWDN 等）— `manual: 6. (p9)`。

6.2 必须由 FPGA 采样 的引脚

信号	位宽	方向 (相对 FPGA)	说明
`CH1_D0..CH1_D11` (AD1D0..AD1D11)	12	输入	通道 A 数据
`CH2_D0..CH2_D11` (AD2D0..AD2D11)	12	输入	通道 B 数据
`CH1_CLK` (AD1CLK)	1	输入	通道 A 输出时钟 (DCO)
`CH2_CLK` (AD2CLK)	1	输入	通道 B 输出时钟 (DCO)
`CH1_OTR` / `CH2_OTR`	2	输入	超量程标志

合计 **28 根 FPGA IO**（24 数据 + 2 时钟 + 2 OTR），另需 +5V 与 GND。

6.3 推荐的 FPGA 侧采集方式

1. **源同步采集（推荐，文档明确支持）**：用 ADC 自己输出的 `CHx_CLK`（DCO）作为对应通道数据的采样时钟 —— "FPGA 端可用 AD 时钟的采样 AD 数据" `manual: 5. (p8)`，与 §3.1 一致。
2. **IO 标准**：数字侧为 **+3.3V CMOS** `manual: 1. (p5)` → Vivado 中对该组 IO 使用 `LVCMOS33`，且必须把所在 Bank 的 VCCO 通过板载拨码开关设成 3.3V（正点原子 达芬奇-lite 上对应 **J6** → **Bank16**，见 `ATK_board_digest.md` §4）。
3. **12 位并行×2 的布线建议**：严格保持同一通道的 12 根数据线 + 该通道 DCO 在**同一 IO Bank**，走线等长；手册反复强调**板对板/短排线（≤5cm）**，杜邦线会产生噪声或电压不稳 `manual: 第五章 1 (p27)`。
4. **IDDR / ISERDES**：**not found in document**（说明书未提及，也未提供任何 IDDR/ISERDES 建议）。若要在 Xilinx 7 系上用 IDDR，属于自行设计选择，需自行做时序约束。
5. **时钟资源**：把 `CHx_CLK` 接到 **MRCC/SRCC 时钟能力引脚**并加 `create_clock` 约束 —— 此建议来自正点原子指南对同类并行接口的通用做法（见 `ATK_board_digest.md` §6），**AD9238 说明书未涉及。**
6. **DEMO 程序结构（供参考）**：顶层 `ad9238_test.v` + 3 个子模块 —— `ad.v`（AD 数据采集）、`volt_cal.v`（12-bit → 20-bit 十进制电压，去掉符号位后 11bit 换算）、`uart.v`（按 **9600** 波特率发送 26 个字符显示两路电压）；另有 Signaltap/Chipscope 观察波形 `manual: 第三章 (p15-p19)`。

---

7. 已知未提供 / 需外部资料补齐的信息清单

- AD9238 **完整订购型号 / 速度等级后缀**：not found in document
- 模拟输入**阻抗、带宽、AC/DC 耦合**：not found in document
- **采样时钟输入引脚编号**、**STBY/PWDN** 引脚：not found in document
- **流水线延迟、tSU/tH、占空比、孔径抖动**：not found in document（时序图为图片）
- **跳线/开关/LED**：not found in document

- **模块尺寸结构图**（"AD9238 高速 AD 模块尺寸结构图"）：为图片，未导出
- **原理框图 / 原理图**：为图片，未导出（原文："具体原理图请看配的原理图"、"关于 AD9238 的电路具体参考设计请参考 AD9238 的芯片手册" `manual: 1. 模块原理框图 (p6)`）
- **正点原子 达芬奇-lite (XC7A35T) 的引脚接线表**：not found in document（仅有 Altera EP4CE10 的 J11/J6 映射表，见 §3.3）