Topic Proposal（资格审查 · 2 页）

作品名称：基于 FPGA 的细分磁编码器 —— 用一片 FPGA 完成正余弦细分全信号链 **参赛**：2026 年第九届全国大学生嵌入式芯片与系统设计竞赛 · FPGA 创新设计赛道 · AMD 赛道 · 自主选题（初级） **平台**：正点原子达芬奇-lite（Xilinx Artix-7 **XC7A35TFGG484-2**）+ HSEDA **AD9238** 双通道 12 bit 高速 AD 模块 **日期**：2026-11-04 ｜ 配套材料：`design_report.md`、`evidence_index.md`、`qa_prep.md` ｜ 标注：`[实测]` 板级读数 · `[仿真]` xsim/定点模型 · `[构建签核]` Vivado 报告 · `[设计值]` 预算（未实测）

---

1. 痛点

1. **传感环节怕污染**：工业位置反馈长期由光电编码器主导，但光路对粉尘、油雾、切削液与振动高度敏感——一旦码盘污染或偏心，信号幅度与正交性同时退化，表现为细分误差突增、丢计数、整机报警。磁阻（SMR/TMR/AMR）传感是非接触磁检测，没有光路污染问题，在这类工况下有结构性优势。
2. **细分环节被"固化"**：磁阻传感器输出的是原始正余弦，必须细分才能得到角度。市售专用细分芯片能给出稳定的角度输出，但算法、标定策略与滤波结构都固化在硅片里，用户只有几个配置位可用： - 想验证或替换自己的误差抑制算法，没有入口； - 多轴同步、与自家上位机/驱动器的协议对齐，只能围着芯片固定时序转； - 精度、延迟、接口能力三者被绑定，无法按应用裁剪。
3. **证据链缺失**：多数方案只给一个"转角读数"，说不清误差是来自传感头、采样、校正还是输出成形，出了问题只能换件试。

结论：需要的不是"再换一颗更好的专用芯片"，而是一条在同一片 FPGA 内、每一级都可见可改、每一级都有证据**的正余弦细分全信号链。**

---

2. 方案

一句话：双通道高速 ADC 采样 → 片内抽取与滤波 → 六参数闭式校正 → 全流水 CORDIC → PI 跟踪与多圈展开 → 16 bit 绝对角度 → 多协议输出，全部在 50 MHz 单时钟域内以全流水实现。

- **信号链（50 MHz 单时钟域，全流水）**：双通道 12 bit 同步采样（每通道 50 MSPS）→ 片内 ÷4 抽取与数字滤波 → 偏置/增益/正交相位/残余位移**六参数闭式校正**（一阶/二阶矩一次解算）→ **17 级全流水 CORDIC** 相位解算 → II 型 PI 跟踪与增量展开 → **16 bit/电周期绝对角度**（0.0055° 电角/LSB）→ 输出成形。延迟 **41.5 拍 ≈ 830 ns**（`[设计值]`）。
- **输出与诊断**：ABZ+Z、UVW、SPI 从站、UART 2 Mbaud 遥测、1 GbE UDP 抓窗，五种接口并行；另有 1024×600 触摸屏诊断界面四页（P1 总览、P2 输入波形 + 预触发环形缓冲 + AUTO 时基、P4 ABZ/UVW 时序、P6 设置）。细分比 2…256、分频、迟滞、限频、极对数、相序、极性、输出使能全部运行期寄存器可配。
- **标定**：按键长按或串口写 `0x0502 = 0x0001` 触发单窗口一键标定（约 64 个电周期），参数幂等、20 轮 20/20 一致。
- **Z 索引发生器（v90 新增）**：出 Z 后撤防，离开 ≥1/8 圈（45° 布防窗）重新布防，解决**停位抖动下的 Z 喘振**——板上实测严格 **每转 1 个 Z**（Z 频率 7.62/7.65 Hz ⇒ **457–459 rpm**）。
- **工程深度示例**：板级曾出现稀疏角度毛刺。用 ILA 逐拍取证定位到数据捕获窗口相位余量问题（旧版余量仅约 4 ns、26 条 ADC 输入端点失败），改为同相采样时钟并重算 `set_input_delay` 后时序首次全收敛。没有用"加滤波"掩盖缺陷，而是把根因、A/B/A 对照与修复写进报告。

---

3. 关键指标（v90 生产基线，2026-11-04）

指标	数值	类别
角度分辨率	**16 bit / 65536 增量每电周期**（步长 0.0055° 电角）	[实测] + [仿真]
复合畸变抑制	**20.9839° → 0.0165°**（单周期电角度，**1273×**，黄金模型）	[仿真]
板级角度内部一致性	`angle_vs_sc`：offset **1.76°** / RMS **0.71°** / max **2.88°**、|err|>5° 占比 0.03%（**无外部角度基准，不作绝对精度主张**）	[实测]
角度通路延迟	**≈830 ns**（41.5 拍 @50 MHz），无外部实测	[设计值]
转速判据	Z 频率 **7.62 / 7.65 Hz ⇒ 457–459 rpm**（每转 1 个 Z）	[实测]
UVW 六态	计数 **{5174, 4761, 4423, 4776, 4763, 4786}**，`lock = 0x0301`	[实测]
长跑	60 s **597,886 帧 / 9,964.8 fps**，不丢帧	[实测]
输出接口	**ABZ + UVW + SPI + UART + 1 GbE（5 种）**	[实测]
生产位流资源	**10,978 LUT（52.78%）** / 8,724 FF（20.97%）/ **32/50 BRAM** / **17 DSP** / 60 IOB	[构建签核]
生产位流时序	**WNS +0.199 ns** / TNS 0 / **0 失败端点（24,691）**；WHS +0.017	[构建签核]
生产位流	**1,504,220 B**，SHA-256 `A89512A5…827125`，`BUILD 0x0019`	[构建签核]
显示位流	**1,688,245 B** / 17,090 LUT（82.16%）/ 45.5 BRAM / WNS +0.221 / 已固化 Flash、冷启动通过	[构建签核] + [实测]
验证强度	仿真 **57 台全通过**（`sim/` 37/37 + `disp/` 20/20）、证据 **323 条 SHA-256**	[仿真] + [构建签核]

4. 为什么必须用 FPGA

1. **硬实时的确定性**：角度通路每 20 ns 出一拍、延迟预算 ≈830 ns。MCU 的中断响应、分支与缓存抖动会让细分误差和延迟不可控；FPGA 全流水在单时钟域内给出确定性延迟。
2. **多接口必须同拍并行**：ABZ 边沿、UVW 换相、SPI 回读、UDP 打包都要与角度更新同步于同一时钟域，任何软件 bit-banging 都会引入 μs 级抖动——对细分编码器就是丢计数。
3. **算法要"能改"又不牺牲实时性**：校正、标定、补偿做成寄存器与 RTL 可配，改算法 = 改 RTL 并重跑签核，而不是等下一代硅片；软件方案改得动，却给不了实时性保证。
4. **资源账算得清、留得下**：Artix-7 35T 上生产位流仅 52.78% LUT / 32 BRAM / 17 DSP，仍有 18 块 BRAM 余量可扩展多轴或深存储；显示位流 82.16% LUT 是这一版的上限，报告里如实写了"无余量"。
5. **可移植**：全 RTL 实现，除标准 ODDR/ILA 调试核外无厂商 IP 依赖；换器件只需重跑约束与实现。

5. 创新点

1. **六参数闭式自校准**：一阶/二阶矩一次解算偏置、增益、正交相位与残余位移，椭圆→单位圆，免迭代、免查找表、免上位机试凑；单窗口（≈64 个电周期）出参数，20 轮一键标定 20/20 一致。

2. **Z 索引防喘振设计**：45° 布防窗 + 出 Z 撤防，把"停位抖动导致每转多个 Z"这一真机缺陷在 RTL 层根治，板上严格 1 个 Z/转。
3. **无符号差分多圈展开**：以零扩展无符号差分累加替代符号扩展，消除跨半量程死锁（v66 起的缺陷修复，保留在 v90）。
4. **UVW 对称宽基分支**：正反向都走对称宽基，消除 0/5 扇区回绕吞并，六态计数均衡可在板上计数验证。
5. **全信号链证据化**：每个数字都能追到产物（位流/SHA-256/报告/仿真日志/上板日志），并明确标注 `[实测]/[仿真]/[构建签核]/[设计值]`，把"没做就说没做"写进文档。

---

6. 完成度

源码工程（`rtl/` 24 个 `.v`、`disp/` 34 个 `.v` + 20 个测试台、`host/` 57 个 `.py`）、仿真回归 57 台全通过、构建签核（生产 + 显示双位流）、真机闭环（2048 周期/转磁环、Z 判据、UVW 六态、60 s 长跑、以太网 ping/UDP）、Flash 固化冷启动、设计报告与证据索引（323 条 SHA-256）均已完成并随仓库提交。**遗留**：无外部角度基准（精度只做内部一致性）、延迟是设计值、显示位流 BRAM 91%/LUT 82% 无余量、`rtl/ddr3/` 未并入主链。演示视频与作品照片按 `photo_shot_list.md` 制作。