30 天冲刺路线图

2026-10-05 → 2026-11-04 18:00（作品提交）→ 2026-11-20~22（决赛）

> **已核实的时间节点**（来源：2026 年第九届全国大学生嵌入式芯片与系统设计竞赛 FPGA 创新设计赛道官方通知，西安邮电大学转发稿 / 武汉大学本科生院转发稿）：
>
> | 事项 | 时间 |
> |---|---|
> | 竞赛报名 | 2026-07-06 ~ **2026-09-22 24:00**（已过；请立刻确认你的队伍已完成官网 + 校内双报名） |
> | 作品设计时间 | 2026-09 ~ **2026-11-04** |
> | **作品提交截止** | **2026-11-04 18:00** |
> | 决赛 | **2026-11-20 ~ 11-22**，江苏南京江北新区 |
> | 参赛规模 | 每队 ≤3 人，≤2 名指导老师 |
> | 奖项 | 一等奖 ≤100、二等奖 ≤200、三等奖若干；专项奖：**最佳创意奖、最佳工程奖**（各 ≤3） |
> | 决赛门槛 | **必须通过"FPGA 基础编程设计能力考核"才有评奖资格** |
> | 决赛评审 | 作品介绍及演示 → 专家提问；标准为**完整度、专业性、创新性** |
> | 资格审核关注点 | 项目创新性、科学性、**工程可行性**、设计难度、FPGA 平台适用度 |
>
> **★ 进度快照（2026-11-02 更新，最新）** — 30 天计划已走完，系统进入验收阶段： - **生产位流**：`_impl_v74/enc_top_v74.bit`（1,512,664 B，BUILD `0x0018`），已上板验收：RPM ≈ 720、Z 12 Hz、UVW 六态轮转、以太网 ping/UDP 正常。 - **显示位流**：`_impl_disp_v74/enc_top_disp_v74.bit`（1,713,025 B @2026-11-02 14:07:35，含 v75 界面改动），**待上板目视**（当前板子 USB 未插、串口未枚举）。 - **仿真回归 36/36 PASS**；`tools/final_verify.ps1` ⇒ `ALL CHECKS PASSED`。 - **输出接口**：ABZ + UVW，另有 UART 遥测与 UDP 抓窗；无其它并行协议输出。 - **界面能力**：P2 波形三档时基（2.4 ms / 300 µs / 38 µs，点 P2 底部左侧窗宽文字切换）、P4 逻辑时序页双窗口（上 A/B 4 个 A 周期 · 64 箱；下 Z/U/V/W 1 个电周期 · 128 箱）、P1 倍频面板压暗、P7 曲线零线 + GAIN 显示 `1.000`。

今天 2026-10-05，距提交只剩 30 天。 下面这份计划是按"从零开始、3 人队伍、每人每天可投入 3~4 小时（含周末全天）"设计的，总人力约 **200 人•小时**。

> **★ 进度快照（2026-10-10 更新，历史）：计划里的"设计/仿真/实现"部分已经全部落地，本文中凡是以"将要/需要拿到 ILA"口径写的段落都请按"已可用"理解。** - RTL：18 个模块 + 19 个测试台（`rtl/*.v` + `sim/tb_*.v` 共 37 个文件）全部编译通过， **19/19 测试台** `TEST PASSED`（含顶层集成 `tb_enc_top`，**81 checks**；新增 `tb_uart_spi_bridge` 44 checks； `sim/logs/SUMMARY.md` 2026-10-10 16:21:05；16:03:11 那次也是 19/19）， 过程中修掉 **15 个真实 RTL 缺陷** + 9 个测试台缺陷（清单见 `docs/05` §4/§5）， 最近两个是 ILA 探针位序反转与 UART→SPI 桥的 TX 仲裁（`docs/DEV_STATUS.md` §1.20 / §1.22）。 - 实现：**生产版 bitstream 已生成**（`_synth_work/enc_top.bit`，**804,780 B @2026-10-10 16:05:29**），`Timing constraints are not met.`（`sys_clk` WNS **−3.352 ns** / TNS −85.116 / **26 个失败端点 全部是 ADC 输入端口** / 10582 端点；WHS **+0.033 ns** / WPWS 9.500）， 资源 6010 LUT（28.89%）/ 3857 FF（9.27%）/ 16 DSP / 0 BRAM / 50 IOB， DRC 43 checks（11 DPIP-1 + 16 DPOP-1 + 16 DPOP-

> 2，**全部** `Related violations: <none>`）0 error / 0 critical。 ★ **负余量不是回归，是诚实建模的结果**：2026-10-10 按 AD9238 数据手册的真实 tPD（**2~6 ns**）加上源时钟 3.762 ns、ODDR 相移半周期 10.000 ns、ODDR/OBUF 3.016 ns 与排线 1 ns 推出的**总输入延迟（19.5~24 ns）** 重写了 ADC 输入侧约束（`docs/DEV_STATUS.md` §1.19），此前 08:40 那版 `+0.923 ns / 0 失败` 是在**没有约束**这些输入时得到的，两者**不可比**；12:08 版 −3.271、16:05 版 −3.352 才是同源口径。 ★ 上一轮还补了 **14 个输出端口的输出侧约束**（此前只有 `ad_clk` / `ad_clk2` 有，见 `docs/05` §12.2）。 时序签核一律**以生产版为准**，判据与回退方案见 `docs/07` §1.8（量 `tPD_meas` ≤4 ns 继续 / ≥5 ns 改下降沿捕获）。 - 引脚：50/50 端口绑定真实引脚（载板插**达芬奇-lite 的** `J6`，不是厂商表里的 J6/J7/J11）， `tools/pinout_verify.py` 与 `tools/pinplan_check.py` 均 `RESULT: PASS`。 上电前**必须**把 `J10`(VCCIO_B16) 与 `J9`(VCCIO_B15) 都拨到 3.3 V。 - **ILA：** ✅ **已跑通、已首次上板、并已用当前 RTL 重建**（GOLD 许可证）。 `tools/ila_debug.tcl` 产出 `_synth_work/enc_top_ila.bit`（**1,445,812 B @2026-10-10 16:12:01**） + `enc_top_ila.ltx`（67,006 B @16:11:50；34 条命名探针 / 252 bit / 1024 深）， 含 **UART→SPI 桥**（§1.22）、**探针位序修复**（`tools/ila_debug.tcl:137`）与 **`0x0405[0]` OTR 软清位**（`rtl/reg_file.v`）；这一版报 **`Timing constraints are not met.`**（`sys_clk` 域 `WNS −3.329 / TNS −84.745 / 26 失败 / 18010 端点`，整体 19161 端点； 26 个失败端点全是 ADC 输入端口，与诚实约束的生产版同源，见 `docs/05` §12.1）、DRC 62 checks 全 `Related violations: <none>`（0 error / 0 critical）； 所以本文里"ILA 里能看到…"这类验收标准现在是**可执行**的，不再是规划。 注意：**时序签核只认生产版**（生产版 16:05:29 版 `sys_clk` WNS −3.352；ILA 版构建于诚实 ADC 输入约束之后，同样必然为负余量）， 且生成它的脚本必须放宽一次沙箱权限（IP 生成会派生子 vivado 进程并通过管道回传输出）。 ⚠️ 上板核验判据：下载 16:12 这一版后 `dbg_pole_pairs_eff` 应显示 **4**（13:39 首次上板用的 08:56 版显示 8）， 并可用 SPI 写 `0x0405=0x0001` 清 ADC sticky OTR；**"第一次抓到真实 ADC 波形"已在 2026-10-10 完成，但 tPD 实测与 UVW/ABZ/UART 仍未做。** - 仍未做：**上板实测**（需要真实硬件、信号源与示波器）。

---

0. 三条铁律（先看这个，比什么都重要）

铁律 1：先做"能演示的最小闭环"，再谈创新点

```
必须完成（MVP，占 70% 精力）                加分项（占 30% 精力，做不完不影响提交）
──────────────────────────────────          ──────────────────────────────────
① ADC 双通道同步采集 + ILA 可见
② 六参数自动标定 + 校正                     ⑥ 偏心 / 二次谐波补偿
③ 16bit CORDIC 角度输出                     ⑦ RS-422 线驱动 + 真实 SMR 传感头
④ ABZ + Z 输出（示波器/计数器可验）          ⑧ MicroBlaze + 上位机完整版
⑤ SPI 寄存器配置 + UVW 输出                 ⑨ 多轴并行 / 在线自适应
```

11 月 4 日交上去的必须是一个"能跑、能演、数据完整"的系统，而不是"创新点很多但只跑通一半"的半成品。评审的第一条标准是**完整度**。

铁律 2：五个"决策门"，过不了就立刻降级（不要硬扛）

决策门	日期	判定条件	过不了怎么办（立即执行）
G1	10/07	ILA 里能看到 12 位 ADC 数据随输入正弦变化	降采样率到 25 MHz → 换相位 0/90/270 → 最后退到正点原子 8bit AD9280 模块（有官方例程） **★ 该回退项已作废（2026-10-15 注）**：G1 已通过，且实测 `tPD_meas = 3–4 ns`（手册 2…6 ns 内）⇒ 50 MHz 保持、无须降频；"降到 25 MHz"再也不能当作处置手段（详见 `docs/DEV_STATUS.md` §1.27 与 `docs/09_scope_measure_log.md` §1 测量 A）
G2	10/11	`model/golden_model.py` 跑通 + ADC 数据能上传到 PC	砍掉上位机，全程用 ILA + 串口十六进制打印
G3	10/16	CORDIC 输出角度与理想值误差 < 0.05°（ILA/串口比对）	退到"象限判定 + 64 段线性插值 LUT"保底（精度 0.02° 级，资源更省）
G4	10/23	ABZ 输出能被外部计数器/示波器正确计数与测相	只保留 SPI/串口位置输出，报告里把 ABZ 写成"已验证算法、输出级待完善"
G6	11/01	全部测试数据齐（误差曲线、转速-延迟、波形图）	**冻结所有功能**，100% 精力写报告 + 剪视频

把这五个决策门写在白板上。 30 天项目最大的失败模式不是"做不出来"，而是"在一个卡住的点上耗掉 10 天"。

铁律 3：报告和视频从今天就开始写，不要留到最后

- 建一个 `docs/报告/` 目录，从 **10/05 当天**开始，每天把当天做的事、测到的数据、遇到的坑、怎么解决的**写进去**（哪怕只是 5 行）。
- 到 11/1 你会有一份 30 天的完整工程日志，改写成设计报告只需要 1 天；而如果 11/2 才开始写，一定写不完。
- **视频素材随做随拍**：每次调通一个模块就录 30 秒。最后剪辑只需要 2 小时。不要指望 11/3 一天拍完所有素材——那时系统可能刚好在崩。

第 1 周（10/05 周一 – 10/11 周日）：把数据采进来

本周目标：在 ILA 和 PC 上看到干净的、双通道严格同步的正弦波形。 本周唯一要证明的事：硬件接口是对的。

日期	任务	交付物	验收标准
10/05 一	① 确认报名状态（官网 + 校内双报名，队长操作）；② 读 `docs/04_wiring_checklist.md`；③ **拿万用表和开发板原理图，把 J6 的 52 个针号→FPGA 引脚、AD9238 模块 40 针的针号→功能，两张表抄出来对齐**	`constr/ad9238_pinmap.md`（自己填的引脚对照表）	能指着板子说出：模块哪一脚是 +5V、哪一脚是 GND、哪一脚是 CH1_D0
10/06 二	① 只给模块接 5V 和 GND，测电流（应约 0.4 A），确认不发热；② 接好 24 根数据线 + 时钟 + 2 根 OTR；③ 建 Vivado 工程（见 §附录 A）	完整接线照片 + 工程骨架	模块供电正常，无短路
10/07 三	写 `ad9238_capture.v` + 顶层：**不用 MMCM、不用 IP**，直接把板载 50 MHz 作为全系统时钟，ADC 时钟用 ODDR 转发，数据在**下降沿**捕获；把 `ch1_d/ch2_d/ch1_otr` 接 ILA	第一版能下载的 bit	**【G1】** ILA 里 CH1/CH2 数据随信号源正弦变化，OTR 常态为 0
10/08 四	扫捕获相位（0/90/180/270）与采样率（25/40/50 MHz），找最稳的工作点；用信号源给 1 kHz / 10 Vpp 正弦	相位-采样率测试记录表	连续观察 10 分钟无数据跳变/毛刺
10/09 五	写 `decim_avg.v`（抽取 4）+ 去偏置；ILA 上看抽取后的波形	抽取链路 bit	抽取后波形幅度正确、无溢出
10/10 六	① 写 UART 数据泵（115200 ~ 2 Mbps），把 `s/c` 连续上传；② 写 PC 端最小 Python 脚本收数据并画波形	`tools/uart_scope.py`	PC 上能看到实时 sin/cos 波形，两路相位差 90°±1°
10/11 日	跑通 `model/golden_model.py`（命令见 README），把输出存成 `docs/_golden_model_output.txt`；写第 1 周周报	**【G2】** 黄金模型输出 + PC 波形截图	黄金模型打印完整的误差表与结论

第 1 周周报要写进报告的：硬件接线图、引脚对照表、采样率-相位稳定性结论、PC 实时波形截图。

第 2 周（10/12 – 10/18）：把角度算出来

本周目标：从"看到波形"到"输出高精度角度"，并证明标定有效。 本周唯一要证明的事：算法是对的，且比不校正强两个数量级。

日期	任务	交付物	验收标准
10/12 一	实现 `sc_correct.v`（六参数 + 数字 AGC 移位），系数先用固定常数	校正模块 bit	注入已知偏置后，输出圆回到原点
10/13 二	实现 `cordic_atan2.v`（16 级全流水，含象限折叠 + 向零截断 + 输出四舍五入）	CORDIC 模块	在 tb 里全周扫描
10/14 三	在 Vivado xsim 里跑 `tb_sc_correct.v` 与 `tb_cordic_atan2.v` 自检	**仿真通过截图（PASS 打印）**	两个 tb 都打印 `TEST PASSED`
10/15 四	把 CORDIC 接入硬件，ILA 看 `angle[15:0]`；用信号源慢扫一个完整周期，导出数据画角度曲线	角度-时间曲线	角度单调递增，无跳变；一个输入周期恰好走满 65536

日期	任务	交付物	验收标准
10/16 五	与 PC 端 Python 计算的理论角度逐点比对，算最大/RMS 误差	误差对比图	**【G3】** 最大误差 < 0.05°（电角度）
10/17 六	实现 `calib_ctrl.v`（闭式标定状态机：累加 5 个量 → 开方 → 除法 → 写寄存器），按键触发	一键标定功能	按一下键，标定在 < 100 ms 内完成
10/18 日	**验收演示 v1**：信号源注入偏置 + 幅值失衡 + 5° 相位误差，按标定键，PC 上看到误差从 ~20° 掉到 < 0.05°；录视频	**演示视频素材 1（最有冲击力的一段）**	校正前后对比可见，数字可读

第 2 周周报要写进报告的：校正前/后误差对比表（与黄金模型的 1273× 改善呼应）、仿真 PASS 截图、误差曲线图、演示视频。

第 3 周（10/19 – 10/25）：把输出做出来

本周目标：ABZ / UVW 输出对外可用，系统闭环。 本周唯一要证明的事：这是一个真正的编码器，不是一个角度计算器。

日期	任务	交付物	验收标准
10/19 一	实现 `pole_counter.v`：跨零辨向 + 多周期计数 + Z 同步 + glitch guard	计数器模块	正反转计数正确，Z 附近抖动不误计数
10/20 二	实现 `abz_gen.v` 的插补核心（edge_idx → A/B 格雷正交）	AB 输出	A/B 严格 90°、50% 占空
10/21 三	加迟滞、后分频、AB 限频器（`tedge = 20×(ABLIMIT+1)×div ns`），跑 `tb_abz_gen.v` 自检	完整 ABZ	tb 打印 `TEST PASSED`；一周期恰好 1 个 Z
10/22 四	接外部计数器/逻辑分析仪验证 ABZ：改变 inter（2/8/64/256），核对 A 周期数 = inter × f_in	ABZ 实测记录表	误差 0；限频功能可观测
10/23 五	实现 `uvw_gen.v`（1/2/4/32 极对数），示波器看六步换相	UVW 输出	**【G4】** 六状态等宽、相序可反、相位可移
10/24 六	实现 `loop_filter.v`（PI，kp/ki 可配）+ 45° 滞后告警；测抖动与延迟	滤波效果对比	加大 kp 后 AB 抖动明显下降；用示波器测信号源→AB 的延迟
10/25 日	**验收演示 v2**：完整链路（信号源 → ADC → 校正 → CORDIC → ABZ/UVW）+ 上位机显示；录视频	**演示视频素材 2**	逻辑分析仪上同时看到 ABZ 与 UVW 与角度值

第 3 周周报要写进报告的：ABZ/UVW 时序图、inter-频率对照表、延迟实测值、滤波前后抖动对比。

第 4 周（10/26 – 11/01）：创新点 + 数据

本周目标：把配置链路做扎实，把全部测试数据补齐。

日期	任务	交付物	验收标准
10/26 一	实现 `spi_slave.v` + `reg_file.v`（统一地址表），上位机能读写寄存器	配置链路	读 `DEVICE_ID` 返回 `0x0C`

日期	任务	交付物	验收标准
10/30 五	**静态精度测试**：信号源多点扫相位（每 1° 取一点），记录误差曲线；与黄金模型对比	**误差曲线图（核心数据）**	给出 max/RMS 误差，与仿真一致（差异 < 2×）
10/31 六	**动态测试**：改变输入频率 1k/10k/50k/100k/200k/500 kHz，记录误差、延迟、丢码情况	**转速-误差-延迟表（核心数据）**	无明显丢码；延迟稳定
11/01 日	**【G6】功能冻结。**补拍所有演示镜头；整理全部数据表；开始写报告主体	数据齐 + 视频素材齐	所有表格数字可追溯到原始记录

11/02 – 11/04：报告 / 视频 / 提交

日期	任务
11/02 一	写设计报告主体（用 `docs/01_technical_solution.md` 和 `docs/02_innovation_scoring.md` 做骨架）；做系统框图、数据流图、误差曲线图
11/03 二	剪演示视频（建议 5~8 分钟：①问题与痛点 30s ②系统架构 60s ③**关键技术演示（校正前后对比）** 90s ④ABZ/UVW 演示 90s ⑤性能数据 60s ⑥应用场景与总结 30s）；报告定稿、查错
11/04 三	**上午**：报告 + 视频 + 代码打包，按官网要求命名与格式提交；**下午 18:00 前完成提交**；之后立刻备份一份到 U 盘与网盘

提交物清单（按官网要求核对）：设计报告（PDF）、演示视频、源码工程、作品照片/图纸。**留出至少 4 小时余量**——提交系统在截止前一定会堵。

11/05 – 11/19：决赛准备（15 天）

阶段	内容
11/05 – 11/08	**补强 MVP 里薄弱的部分**：把 G4 没过而放弃的功能用仿真数据补上；优化上位机界面（演示观感直接影响"专业性"评分）
11/09 – 11/12	**硬件加固**：把所有飞线改成排线/杜邦线固定、加亚克力底板、丝印标签；做一块小的输出转接板（ABZ/UVW 转接 + RS-422 驱动）
11/13 – 11/15	**"FPGA 基础编程设计能力考核"专项训练**（不过这个直接没有评奖资格）。见 §附录 B 的训练清单；至少完整做 3 套模拟题
11/16 – 11/18	**答辩演练**：按 `docs/02` 里的答辩问题清单，每人负责 1/3 问题，互相提问；演示脚本走 5 遍，掐表控制在规定时间内；准备**故障预案**（如果现场演示崩了，立刻切到备份视频 + 已导出的数据图表）
11/19	打包行李清单：开发板 ×2（一块备用）、AD9238 模块 ×2、信号源（若现场不提供）、笔记本电脑 ×2、所有线材、U 盘（含 bit 文件、源码、视频、报告）、充电器、转换头

附录 A：Vivado 工程搭建步骤（照抄即可）

1. **新建工程** - Vivado → Create Project → RTL Project（不勾 Do not specify sources） - Part: `xc7a35tfgg484-2`（**注意速度等级是 -2**；若板子是 -1 则选 `-1`） - 工程名：`enc_top`，路径：

`C:\Users\zhaoy\Desktop\FPGA\vivado\enc_top`

2. **添加源文件** - Add Sources → Add or create design sources → 把 `rtl/*.v` 全部加入（testbench 用 Add or create simulation sources）
3. **时钟（v1 极简方案，推荐）** - **不需要生成任何 IP**：板载 50 MHz 经 BUFG 作为全系统唯一时钟 `clk50` - ADC 采样时钟：用 `ODDR`（**D1=0, D2=1**，即反相 180°）把时钟转发到 `ad_clk` 引脚 （**不要**用 `assign ad_clk = clk;`） - ADC 数据保持在 `clk50` **上升沿**捕获（模块内部就是 posedge，不用改代码） - 好处：单时钟域、零 CDC、零 IP、综合实现简单 - **v2 可选升级（降延迟）**： IP Catalog → Clocking Wizard → 输入 50 MHz，输出 `clk_adc` = 50 MHz/0°、`clk_cap` = 50 MHz/180°、`clk_sys` = 100 MHz； 再用 `cdc_pulse` 把抽取器的 valid 送到 100 MHz 域（详见 `docs/01` §5.1）
4. **写约束**：把 `constr/enc_top.xdc` 加入，**先把引脚按自己核对过的表改掉**
5. **综合 → 实现 → 生成 bitstream → 下载**
6. **调试（★ ILA 现已是现成可用，不需要再从 IP Catalog 手工搭）** - **直接跑** `powershell.exe -NoProfile -ExecutionPolicy Bypass -File tools\run_vivado.ps1 -Tcl tools\ila_debug.tcl -LogFile _synth_work/ila_build.log` ⇒ 产出 `_synth_work/enc_top_ila.bit` + `enc_top_ila.ltx`（34 条命名探针、总位宽 252 bit、1024 深）， 探针清单写到 `_synth_work/ila_probe_list.txt`。探针定义在 `rtl/enc_top.v` 的 `` `ifdef ENC_TOP_ILA `` 段， 用 `(* mark_debug = "true" *)` 声明，生产版不定义该宏 ⇒ 一个探针都没有、数字不受影响。 - 已有探针覆盖了原计划要手搭的全部内容： `probe2 dbg_angle_15_0_16`、 `probe6 dbg_c_dec_15_0_16`、 `probe7 dbg_c_raw_11_0_12`、 `probe23 dbg_s_dec_15_0_16`、 `probe24 dbg_s_raw_11_0_12`、 `probe0/4/26/29/32 dbg_a/b/u/v/w_out`、 `probe33 dbg_z_window`、 `probe25 dbg_stat_byte_7_0_8` 等。 上板时 Program Device 选 `.bit`、同目录加载 `.ltx`； 建议触发 `dbg_z_window` 上升沿（⚠️ **不要用** `dbg_adc_valid`：它在非复位期间恒为 1， `rtl/ad9238_capture.v:163`； 要单脉冲就用 `dbg_dec_valid`）。 - **ILA 采样时钟必须与观测信号同频**；观测 50 MHz 数据时 ILA 用 50 MHz（当前脚本已接 `u_bufg_clk/O`） - **下载前把 Hardware Manager 的 JTAG 频率降到 ≤10 MHz**（否则可能一烧就死） - 每个 ILA 的采样深度先用 1024，跑通后再加大 - ★ 生成这条调试版流程**必须放宽一次沙箱权限**（Vivado 生成 ILA IP 时会派生一个子 vivado 进程 并通过管道收集其输出，受限沙箱下父进程会无限期挂住） - ★ **不要把全部探针位拼成一条 probe0 总线**，那会让 `place_design` 挂死；脚本已拆成多条命名探针 - ★ **时序签核只认生产版**（2026-10-10 16:05:29 版： `sys_clk` WNS **−3.352 ns** / TNS −85.116 / **26 个失败端点** / 10582 端点；ILA 版同为负余量，见 `docs/05` §12.1。失败端点全是 ADC 输入端口，与 12:08 的 −3.271 同源，根因是 §1.19 的诚实 ADC 输入建模）， 签核一律以生产版 `_synth_work/impl_timing.rpt` 为准

附录 B：决赛"FPGA 基础编程设计能力考核"训练清单

> 这是**资格线**。不要把它当成形式——每年都有人栽在这里。

必刷主题（每项至少手写一遍代码 + 仿真）： 1. **时序逻辑基础**：同步/异步复位区别、复位释放的同步化、`always @(posedge clk)` 与组合逻辑混用的陷阱 2. **跨时钟域**：两级同步器、脉冲同步（toggle + 边沿检测）、异步 FIFO 的读写指针与格雷码 3. **状态机**：一段式/两段式/三段式；摩尔 vs 米利；独热码 vs 二进制 4. **计数器与分频**：任意分频、奇偶分频、占空比 50% 的奇数分频 5. **序列检测**、**边沿检测**、**按键消抖**、**PWM 生成** 6. **FIFO / RAM 的 Verilog 实现**（不调 IP） 7. **CDC 与时序约束**： `create_clock` / `set_input_delay` / `set_false_path` / `set_clock_groups` 的基本写法 8. **常见笔试题**：Verilog 阻塞与非阻塞、 `reg` vs `wire`、 `$signed` 与位宽扩展、latch 的产生与消除

时间投入：**11/13 – 11/15 每天 3 小时**，其余时间碎片化刷题。

附录 C：风险登记册（每周复盘一次）

#	风险	概率	影响	触发信号	应对	负责人
R1	模块针号接错，上电烧板/烧 FPGA	中	致命	上电电流异常、模块发烫	上电前万用表验证；先单独给模块供电	
R2	180° 捕获相位不对，数据全错	中	阻塞 3 天	ILA 数据全是 0 或随机	扫 0/90/180/270；~~降到 25 MHz~~；必要时上 IDELAY —— ★ **"降到 25 MHz"已作废（2026-10-15）**：v11/v12 实测 50 MHz 同相捕获已收敛（WNS +0.959 / 0 失败端点），见 `docs/DEV_STATUS.md` §1.27	
R3	AD9238 速度等级不是 -65	低	降级	高温/高频下误码	先跑 25~40 MHz；看丝印确认等级	
R4	CORDIC 精度不达标	低	阻塞 2 天	误差 > 0.05°	加内部位宽 / 加迭代级数 / 退到查表插值（G3）	
R6	上位机来不及	中	演示观感差	10/24 还没出实时曲线	退到 ILA + 串口十六进制打印	
R7	真实 SMR 传感头/磁环机械件做不出来	**高**	"恶劣工况适应性"故事弱	10/20 还没定方案	①主演示用信号源；②报告里把 SMR 误差机理与标定能力讲透；③**务必借实验室的磁环/传感器拍一段 30 秒真实视频**	
R8	队员之间代码冲突 / 环境不一致	中	返工	合并后编译失败	用 Git（Gitee 私有仓库），统一 Vivado 版本，每天合并一次	
R9	报告写不完	中	直接丢分	11/01 报告还是空白	铁律 3：从 10/05 开始每天写	
R10	决赛基础编程考核不过	低	无评奖资格	模拟题做不到 70 分	附录 B 专项训练	

附录 D：每天 15 分钟的固定动作

1. **早上**：看昨天的 ILA/tb 结果，写下今天唯一要完成的一件事（只写一件）。
2. **提交代码前**：`git commit -m "..."`，message 写清"做了什么 + 测到了什么数字"。

3. **晚上**：往报告里写 5 行——今天做了什么、测到什么数字、遇到什么坑、怎么解决、明天做什么。
4. **每周日**：跑一遍本周的风险登记册，更新概率和应对；对照决策门确认没有卡住。

> 这四条看着琐碎，但它是 30 天项目和"熬到最后崩溃"之间的分界线。**第 3 条尤其重要——你的设计报告就是这 30 篇日志的汇总。**