创新点与竞赛评分策略

> 本文回答一个问题：**同样的工作量，怎么拿更高的分？** 配套：`docs/00_roadmap_30d.md`、`docs/01_technical_solution.md`、`docs/_golden_model_output.txt`

---

1. 先搞清楚评委在看什么

1.1 三道关，评价维度完全不同

关卡	谁在评	看什么（官方原文）	你要给什么
资格审查	组委会	"参赛队伍信息提交完整度、**项目创新性、科学性、工程可行性、设计难度**以及 **FPGA 平台适用度**"	一份 2 页的选题说明：痛点、方案、指标、为什么必须用 FPGA（而不是 MCU/专用芯片）
初赛（线上评审）	专家组审报告+视频	完整度、专业性、创新性	**一份数据翔实的报告 + 一段有冲击力的视频。**初赛看不到实物，**报告和视频就是你的全部**
决赛（现场）	专家组现场	① **必须通过 FPGA 基础编程能力考核**（资格线） ② 作品介绍及演示 ③ 专家提问；标准为**完整度、专业性、创新性**	能现场跑通的系统 + 会讲会答的队员 + 故障预案

三个最容易犯的错： 1. 把"创新性"当成唯一的追求，结果系统跑不起来 → 完整度直接判低。 2. 报告里全是架构图和术语，没有一个**实测数字** → 专业性判低。 3. 现场演示崩了没有预案 → 前功尽弃。

1.2 "为什么必须用 FPGA"——这是评委最爱问也最爱扣分的点

必须准备好的一段回答（背下来）：

> 正余弦细分本质上是一个**硬实时、高吞吐的信号处理问题**：输入是 50 MSPS × 2 通道 × 12 bit 的连续数据流，中间要做误差校正、反正切、环路滤波、插补、多周期计数，输出要在几百纳秒内更新 AB 边沿。 - **用 MCU**：50 MSPS 的数据率 MCU 根本收不进来，且反正切 + 滤波的软件延迟在几十微秒量级，AB 输出频率上不去； - **用专用芯片**：性能好但**分辨率固定 10 bit、接口固定、算法不可改**，无法针对国产 SMR 传感器的固有误差做定制补偿，且是进口件； - **用 FPGA**：ADC 采集、校正、CORDIC、插补、多周期计数、SPI 配置**全部并行流水**，总延迟 ≈ 830 ns（升到 100 MHz 后约 640 ns，把 CORDIC 每拍展开 4 级迭代可压到 550 ns 以内）；分辨率、倍率、接口全部可重配置；**同一套 RTL 可以参数化例化多轴**（多轴共时钟、天然同步，这是 MCU 方案做不到的）；而且**算法可迭代**——今天能补偿偏置/幅值/相位，明天加二次谐波补偿不用改硬件。
>
> 更重要的是：**它把"进口专用芯片"变成了"可自主演进的 IP"。**

这一段的杀伤力在于：它同时回答了"工程可行性""设计难度""FPGA 平台适用度"三个资格审查维度。

---

2. 九个创新点（按性价比排序）

> **排序依据 = （评审感知强度 × 实现难度倒数 × 证据可获得性）。** 标注 ★ 的是**必做**（撑住"创新性"）；标注 ○ 的是**选做**（时间富余再加）。

★ 创新点 1：把细分信号链做成可配置的 RTL IP —— 自主可控的国产替代

项	内容
一句话	用一片通用 FPGA 独立实现从双通道 ADC 采样到 ABZ/UVW/SPI 输出的完整细分信号链，分辨率、精度与接口自由度都按本项目需求重新定义，形成可参数化复用的自主 IP
技术支撑	一套面向细分信号链的寄存器映射（`MAIN_CFG / INTER0/1 / AB / UVW / ABLIMIT / ZERO0/1 / OUTPUT / FILT_K / STAT_VAL` 等字段按本设计语义定义）；`DEVICE_ID = 0x0C`、`REV = 0x10` 为本设计取值
对比优势	传统方案 10 bit 固定分辨率、算法封闭、进口；本项目 16 bit、算法可迭代、零芯片成本、可多轴复制
证据	**寄存器映射表**（`rtl/reg_file.v` + 报告附录 B）+ 上位机读 `DEVICE_ID` 返回 `0x0C` 的截图
为什么评委喜欢	"自主可控/国产替代"是当前最强的叙事，且这里有**可核对的技术细节**支撑，不是空喊

★ 创新点 2：六参数闭式标定（一阶/二阶矩），而不是极值搜索

项	内容
一句话	用**均值 + 均方 + 互相关**的闭式解一次算出偏置/失衡/正交误差，替代传统的 `(max+min)/2` + 固定步长搜索
数学	`sinΔϕ = -2·mean(s·c)/(A_s·A_c)`，`A = sqrt(2·mean(x²))`；详见 `docs/01` §3.2
实测数字	复合畸变（偏置 ±800LSB + 幅值失衡 1.25× + 正交误差 5°）：**20.9839° → 0.0165°（单周期电角度），改善 1273 倍**；此时残余已达 16 bit 角度量化底噪（3 LSB）
对比优势	①极值法受野值/谐波/非整数周期影响；矩法无偏 ②**一次解算，无需迭代搜索**，上电标定更快 ③抗噪性可量化
证据	黄金模型输出表（`docs/_golden_model_output.txt`）+ 现场演示"拨偏置 → 误差从 14° 掉到 0.02°"
加分写法	报告中给出**推导过程**（不是只给结论），并把"为什么极值法差"用一张对比曲线画出来

★ 创新点 3：16 bit 全流水线 CORDIC（专用细分 ASIC 的 1/64 量化步长、约 1/3 延迟）

项	内容
一句话	16 级全流水向量模式 CORDIC，每拍吞吐 1 个角度，量化步长从 专用细分 ASIC 的 0.3516° 提升到 **0.0055°（64 倍）**
实测数字	RTL 保真模型 1048576 点全周细网格扫描：**max 0.9375 LSB = 0.005150°（18.54 arcsec），RMS 0.3229 LSB**（NITER=17 + FEXT=4 + 定义式表 + 输出四舍五入），裕量 6.25%；8 个正交/45° 精确边界点误差**全部为 0**；无系统偏置（均值 +0.001 LSB）

项	内容
工程细节（最能体现专业性）	①象限折叠写反会引入 180° 固定误差（实测偏 100°~180°）② `>>>` 对负数是向下取整，必须**显式实现向零截断** ③输出前加半个 LSB 四舍五入，消除 -0.5~-1 LSB 系统偏置（RMS 0.597 → 0.3229 LSB）④**NITER 必须取 17**：16 级时残余项叠加量化误差后下限必然 >1 LSB（实测 1.19）⑤x/y 内部额外保留 **FEXT=4 位小数**（实测 1.50 → 0.94 LSB）⑥ATAN 表必须按定义式取整（手抄表会带来 -0.38 LSB 偏置）
证据	黄金模型的扫描表 + RTL 仿真 tb 的 PASS 打印 + 硬件上 ILA 导出的角度曲线
★ 证据可获得性	**ILA 调试版已跑通并已首次上板**（GOLD 许可证）：`tools/ila_debug.tcl` **现行**产出 `_synth_work/enc_top_ila.bit`（**1,428,064 B @2026-10-13 07:12:11，SHA256** `5CC779EE…EC52`）+ `enc_top_ila.ltx`（**71,337 B @07:12:00**），**36 条命名探针 / 总位宽 269 bit / 1024 深 capture RAM**（资源 6298 → **9234 LUT = 44.39%**，时序 WNS **+0.332** / 0 失败 / 20,165 端点，见下条）。上板可直接抓 `dbg_angle_15_0_` 观察角度单调性（实测 100.069 kHz 输入下 `dbg_angle` 线性残差 0.222° RMS），见 `docs/06` §2.2 与 `docs/DEV_STATUS.md` §1.19；**历史**（v11 = 1,458,744 B @2026-10-12 21:29:54、v9 轮 = 1,445,812 B @2026-10-10 16:12:01、34 条 / 252 bit / LUT 6010 → 8822）已归档 `_synth_work/enc_top_ila_v11.bit`

★ 创新点 4：12 bit 双通道严格同步采样 + 过采样抽取

项	内容
一句话	用 FPGA 同一根时钟驱动 AD9238 的 CLK_A/CLK_B；50 MSPS 采样后抽取 4 倍，等效 ENOB 约 13 bit
为什么关键	正余弦是同一个矢量的两个分量，**分时采样会引入与转速成正比的角度误差**——这是磁编码器最隐蔽的误差源。AD9238 有独立的 CLK_A/CLK_B，**默认接法很容易踩这个坑**
对比优势	专用细分 ASIC 是片内 10 bit ADC；本项目是 12 bit + 过采样 → 有效位数更高
证据	双通道同步的 ILA 波形（AB 两路数据在同一条时钟沿变化）+ 抽取前后噪声对比图
★ 证据可获得性	**ILA 调试版已跑通**：探针 `dbg_s_raw_11_0_` / `dbg_c_raw_11_0_`（原始 ADC）与 `dbg_s_dec_15_0_` / `dbg_c_dec_15_0_`（抽取后）可同屏对比；`dbg_z_window` 作触发（⚠️ **不要用** `dbg_adc_valid`：它恒为 1），`dbg_otr_lat` 监视削顶。另有 UART 遥测（2 Mbaud、10 kHz、18 字节帧）可导出长序列

○ 创新点 5：数字 AGC（-6 dB ~ +24 dB）+ 幅值监视

`gain` 为 Q1.15 细调（0.5×~2×）+ 2 bit 粗调移位（1×~8×），自动适应从满量程到 5% 满量程的传感器幅度，对应 公开手册"20 mV…2 V 差分输入"的两档容量。同时实时计算 s^2+c^2 做幅值越限告警（专用细分 ASIC 的 60%/120% 门限语义）。 **证据**：把信号源幅度从 10 Vpp 一路降到 1 Vpp，误差曲线保持不变。

○ 创新点 6：AB 边沿率约束下的"细分倍率-输入带宽"权衡分析

报告里给出这张表（详见 `docs/01` §5.3）：

inter	允许的最大 sin/cos 输入频率
2	700 kHz（受输入上限约束）
8	390 kHz
64	48.8 kHz

inter	允许的最大 sin/cos 输入频率
256	**12.2 kHz**

为什么这是创新点：绝大多数参赛队会写"700 kHz 输入、256 倍细分"，这是物理上不可能的。主动指出并量化这个约束，说明队伍**真正读懂了手册**（公开手册 Table 48 `tedge = 20×(ABLIMIT+1)×div ns`）。 **评委的反应会是："这队读过手册。"** 这一句话的价值超过一个花哨的功能。

○ 创新点 7：寄存器全可读写 + 上位机可视化标定/示波

上位机实时显示**李萨如图**（校正前是斜椭圆，校正后是正圆）、角度误差曲线、ABZ/UVW 相位图、寄存器读写面板。**这是决赛现场最有说服力的可视化证据**——评委一眼就能看懂"校正有效"。

○ 创新点 8：偏心 / 二次谐波补偿（同类高阶方案的偏心校正思路）

实测已证明残余误差由未补偿的二次谐波主导（0.5% 谐波 → 0.357° 残余）。**即使这一版没实现**，报告里给出误差来源分解 + 补偿方案设计（复用 `calib_ctrl` 的累加器做 3 次/5 次谐波投影），也是一个实打实的"未来工作"加分点。 **关键技巧：不要写"由于时间不足未实现"，要写"误差分解表明二次谐波是下一阶段的主要误差源，方案如下…"——展示的是分析能力，不是借口。**

○ 创新点 9：多轴同步扩展

同一套 RTL 参数化例化 2~4 轴，共用时钟与 ADC 触发，**多轴位置在同一时钟沿锁存。**这是 MCU/专用芯片方案难以做到的。 **证据**：资源占用表（单轴约 26% LUT）+ 双轴例化的时序报告。

---

3. 报告结构建议（按评委的阅读顺序，不要按你的开发顺序）

封面 / 摘要（1 页，必须含 3 个核心数字：16bit、1273×、830ns）

1. 需求与痛点分析（1.5 页）
   1.1 光电编码器在粉尘/振动/油污工况的失效机理
   1.2 进口专用细分芯片的局限（分辨率固定、算法封闭、供货风险）
   1.3 本项目目标与量化指标表　　← 用 docs/01 §1.3 的表

2. 系统方案与总体架构（2 页）
   2.1 硬件框图 + 数据流图
   2.2 关键架构决策表（每条给理由）　　← 用 docs/01 §2.2
   2.3 为什么必须用 FPGA　　← 用本文 §1.2 那段

3. 关键算法设计与验证（4 页，本文重点）
   3.1 误差模型与六参数闭式标定（含推导 + 实测 1273× 表）
   3.2 16bit 全流水 CORDIC（含六个工程细节 + 精度扫描对照表）
   3.3 PI 环路滤波与 45° 滞后告警
   3.4 跨零辨向与多周期计数
   3.5 ABZ/UVW 生成与边沿率约束分析表

4. RTL 实现与资源/时序（2 页）
   4.1 模块层次 + 接口契约
   4.2 资源占用表（表格式，含占比）
   4.3 时序收敛报告（WNS/WHS）
   4.4 延迟预算表　　← 用 docs/01 §5.4

5. 硬件设计与实现（1.5 页）
   5.1 AD9238 接口与 IO 分配（含同步采样的论证）
   5.2 模拟前端与信号源配置
   5.3 输出接口电路

6. 测试与验证（3 页，仅次于第 3 章的重点）
   6.1 三层验证体系（黄金模型 / RTL 仿真 / 实物实测）
   6.2 静态精度测试：误差曲线 + max/RMS
   6.3 动态测试：频率-误差-延迟表
   6.4 校正前后对比（李萨如图 + 误差曲线）
   6.5 与 专用细分 ASIC 手册指标的逐条对比　　← 用 docs/01 §10

7. 创新点总结（1 页，5~8 条，每条一句话 + 一个数字）

8. 应用场景与展望（0.5 页）
   伺服驱动 / 工业机床 / 机器人关节；下一步：谐波补偿、多轴、真实 SMR 传感头集成

附录：寄存器表、代码清单、测试原始数据、人员分工

报告写作的三条硬规则： 1. **每个结论后面跟一个数字。**"校正效果好" ✗ → "复合畸变下电角度误差从 20.98° 降至 0.0165°，改善 1273 倍" ✓ 2. **实测和仿真必须分开标注。**用不同的颜色或标注 `[仿真]`、`[实测]`、`[手册]`。混在一起是重灾区。 3. **图和表要能独立看懂。**图题写完整（"图 6-3 校正前后李萨如图对比：左为校正前（椭圆度 56.1%），右为校正后（0.06%）"）。

---

4. 演示视频脚本（建议 6~8 分钟）

段	时长	画面	旁白要点
① 痛点	30 s	粉尘/振动环境下的光电编码器故障示意（可用素材或动画）；专用细分 ASIC 芯片特写	"传统光电编码器怕粉尘怕振动；进口细分芯片分辨率固定、算法封闭"
② 方案	60 s	系统框图动画 → 实物全景（开发板 + AD9238 模块 + 信号源 + 逻辑分析仪 + PC）	"我们用一片 FPGA 实现了 专用细分 ASIC 的全部功能，并在分辨率与精度上超过了它"
③ **校正对比（高潮）**	90 s	**PC 屏幕特写**：先给理想的圆；然后注入偏置+失衡+5°相位误差 → 李萨如图变成斜椭圆、误差曲线飙到 20°；**按一下标定键** → 圆变正、误差掉到 0.0165°	"这是六参数闭式标定：一次解算，误差降低 1273 倍" ← **这一段是整片的核心，一定要拍清楚数字**
④ 输出接口	90 s	示波器/逻辑分析仪：ABZ 正交波形 + Z 脉冲；改变 inter 看频率变化；UVW 六步换相；SPI 寄存器读写	"ABZ 用于常规位置反馈，UVW 满足伺服换相，SPI 完成配置与数字化读取"
⑤ 性能数据	60 s	数据表动画（标注 `[实测]`）：分辨率、延迟、误差、输入带宽	"16bit 分辨率、830ns 延迟、0.0165° 细分误差"
⑥ 收尾	30 s	应用场景（伺服/机床/机器人）	"低成本、高可靠、接口全面、自主可控"

拍摄要点： - **屏幕特写必须清晰**：用录屏软件（OBS）录 PC 界面，不要用手机拍屏幕。 - **每个数字都要能被看见**：误差值、频率值放大显示。 - **测量结果要截图**：ABZ 的边沿间隔、UVW 的六态序列、SPI 的读回数据都要能看清。 - **准备 3 分钟精简版**：初赛可能限时长；决赛现场也可能只给 3 分钟讲。

---

5. 答辩问题准备（按被问概率排序）

5.1 技术性必问（准备到能当场画图）

1. **为什么用 12bit 外加 ADC，而不用 专用细分 ASIC 那样的片内 ADC?** → 12bit 比 10bit 多 2 bit；外部 ADC 可自由选型/过采样；专用细分 ASIC 的片内 ADC 不可见不可调。
2. **两个通道是怎么保证同时采样的?** → AD9238 有独立的 CLK_A/CLK_B 两个时钟**输入**。我们把 FPGA 的**同一根**输出同时接到模块的 CH1_CLK 与 CH2_CLK（硬件短接），两个通道共用同一条时钟沿，因此是严格同时采样。若分时采样，会引入与转速成正比的角度误差。
3. **AD9238 有没有输出时钟（DCO）？** → **没有**。它有 CLK_A/CLK_B 两个时钟输入，数据在时钟上升沿后 tPD=2~6 ns 有效，流水延迟 7 拍。所以网上很多"DCO 源同步捕获"的写法在这颗芯片上是不成立的。
4. **捕获相位怎么定的？会不会有跨时钟域问题?** → v1 方案里全系统只有 **一个 50 MHz 时钟域**：ADC 时钟由该时钟经 ODDR 转发，数据在**同一个时钟的下降沿**捕获（等效 180° 相移，采在数据有效窗中央，建立

余量约 3~4 ns）。因此**根本不存在跨时钟域**。若升级到 100 MHz 双频方案，跨域只是一个 toggle 型脉冲同步器，而且抽取后的样本稳定 80 ns、在 100 MHz 域有 8 个周期，绝对安全。

5. **CORDIC 的精度是多少？怎么验证的？** → 用**与 RTL 逐位一致的定点模型**做 1048576 点全周细网格扫描：**max 0.9375 LSB = 0.005150°（18.54 arcsec）、RMS 0.3229 LSB、无系统偏置**，满足 ≤1 LSB 的验收线，裕量 6.25%；8 个正交/45° 精确边界点误差为 0。达标靠四点：NITER=17、x/y 内部保留 FEXT=4 位小数、输出四舍五入、ATAN 表按定义式取整。
6. **为什么移位要"向零截断"？** → Verilog 的 `>>>` 对负数是向下取整，会累积系统性 -1 LSB 偏置；实测 RMS 从 0.597 降到 0.3229 LSB。
7. **标定为什么要用矩法而不是极值法？** → 极值受单个噪声点/野值/非整数周期影响；均值（一阶矩）和均方（二阶矩）在任意周期数上无偏。而且闭式解一次算完，不用迭代搜索。
8. **`A = sqrt(2·mean(x²))` 里的 2 是怎么来的？** → `mean(x²)` 是 RMS 的平方；正弦的 RMS = A/√2，所以 A = √2·RMS = sqrt(2·mean(x²))。（**这个坑我在建模时踩过，一定要能答**）
9. **50 MSPS 采样、700 kHz 信号，每周期 71 个点，够吗？** → 够。细分精度不由采样点数决定，由 ADC 的有效位数和信噪比决定；采样率只需保证远高于信号带宽。
10. **AB 最高输出频率是多少？和输入带宽什么关系？** → 12.5 MHz，最小边沿间隔 20 ns；`4×inter×f_in ≤ 12.5 MHz`。所以 256 倍细分时输入带宽只有 12.2 kHz，700 kHz 输入只能在 inter ≤ 8 时达到。**（主动答这个，加分）**
11. **延迟是多少？怎么测的？** → 预算 ≈830 ns（ADC 7 拍 140 + 捕获 3 拍 60 + 抽取 70 + 校正 3 拍 60 + CORDIC 19 拍 380 + 滤波 3 拍 60 + ABZ 3 拍 60，@50 MHz）；实测用示波器测信号源过零点到 A 边沿的时间差。升到 100 MHz 后约 630 ns。
12. **SPI 配置接口能跑多快？会不会丢包？** → SPI 从站按模式 0（CPOL=0 / CPHA=0）实现，32 bit 包（1 位读写 + 7 位地址 + 16 位数据 + 8 位保留），SCK 上限 20 MHz；50 MHz 系统时钟下每 bit 有 2.5 拍余量，跨时钟域用 2 级同步器 + 握手，长时间连续读写实测 0 丢包。**主动给出这个余量推导，比只说"支持 20 MHz"有说服力得多。**
13. **Z 脉冲的宽度和位置怎么保证？** → Z 宽度 = `z_width + 1` 个 AB 边沿（v9 起按 公开手册 §1.8 的口径），门控窗让 Z 只在跨零后的窗口内有效，防止装配偏心把 Z 打到错误扇区；两项都可寄存器配置。
14. **两个通道的偏置不一样怎么处理？** → 就是两个独立参数 `ofs_s` / `ofs_c`，分别由各自均值算出。

5.2 工程性常问

15. **资源占用多少？** → 生产版 **6298 LUT（30.28%）、4074 FF（9.79%）、16 DSP（17.78%）、Block RAM 0、50 IOB**；插上 ILA 的调试版 **9234 LUT（44.39%）、8937 FF（21.48%）、17 DSP、7.5 Block RAM（15.00%）**。为 MicroBlaze/多轴留了余量。（Fully Routed 实测，**2026-10-12 v12**：`_synth_work/impl_util.rpt` @23:59:14 / `impl_ila_util.rpt` @2026-10-13 07:11:57；**历史**：2026-10-12 v11 为 6369 LUT / 4088 FF + ILA 8822 / 8544，2026-10-10 16:05 v9 为 6010 LUT（28.89%）/ 3857 FF（9.27%）+ ILA 8822 / 8544）
16. **时序收敛吗？WNS 多少？** → **★ 已收敛（2026-10-13，v12，已重综合）**：生产版 `_synth_work/impl_timing.rpt` @2026-10-12 23:59:16 = `sys_clk` **WNS +0.959 ns / TNS 0.000 / 0 个失败端点（共 11,275 端点）**、WHS +0.075 / WPWS 9.500 ⇒ **`All user specified timing constraints are met.`（项目首次）**；ILA 版 `_synth_work/impl_ila_timing.rpt` @2026-10-13 07:11:57 同结论（WNS **+0.332** / 0 个失败端点 / **20,165** 端点、WHS +0.050 / WPWS 8.870）。**上一版（2026-10-12 v11，已归档）**：生产版 WNS +0.821 / 0 失败 / 11,310 端点 @21:15:26、ILA 版 @21:29:41 同结论（route 估计 WNS 0.565 / WHS 0.047）。收敛来自**改对根因**而不是放宽约束：`constr/enc_top.xdc:157-163` 两处 `create_generated_clock -invert` 去掉（同相采样时钟），ADC 输入延迟改 `-max 14.000 / -min 9.500`（v9 反相时工具把发射沿算在 +10 ns ⇒ 需求只有 10 ns ⇒ 26 条

ADC 输入端点必红；同相后需求 20 ns ⇒ 余量充足）。**历史（诚实建模阶段）**：生产版 16:05:29 `sys_clk` WNS −3.352 / TNS −85.116 / 26 失败端点（WHS +0.033）；ILA 版 16:12:01 WNS −3.329 / TNS −84.745 / 26 失败 —— 26 个失败端点**全部是 ADC 输入端口**（最差路径 `ad_ch1_d[10]` → `u_capture/ch1_meta_reg[10]/D`，`Input Delay 24.000`），是 12:08 采用"诚实 ADC 输入约束"（按 AD9238 手册真实 `tPD` **2~6 ns** 加上源时钟 3.762 ns / 半周期相移 10.000 ns / ODDR+OBUF 3.016 ns / 排线 1 ns 推出的**总输入延迟 19.5~24 ns**，写 `set_input_delay -max 24.000`，`docs/DEV_STATUS.md` §1.19）的必然结果，**不是 ILA 或桥引入的缺陷**；08:40 那版 `+0.923 ns / 0 失败` 是在这些输入**完全没有约束**时得到的，两者不可比。⚠ 口径：手册 `tPD` 是 2~6 ns，19.5~24 ns 是**总输入延迟预算**，不可混称。**实测判据**：示波器 `tPD_meas` = **3–4 ns**（v11，2026-10-12，`docs/09` §1）⇒ 手册 2–6 ns 内 ⇒ 采样沿保持上升沿，无需任何回退动作（回退方案仍见 `docs/07` §1.8）。 ★ 追问"为什么不是更高的 WNS"时的标准答案：把此前**完全没有约束**的 14 个输出端口（ABZ/UVW/SPI-MISO/LED/UART/IRQ）补上输出侧预算（`set_output_delay` + `DRIVE`/`SLEW`）后，输出裕量**第一次**被真正计入 ⇒ 当时 WNS 由 +0.686 变成 +0.512 ns 是应该的；P0-2 那版是 +0.923 ns（内部路径最差，见 `docs/05` §12.2/§12.3），随后 §1.19 的诚实 ADC 输入约束把它变成负值——**负值的边界条件已经写清楚，这正是资深评委想看的诚实**；2026-10-12 找到根因（`rtl/enc_top.v` 的 ODDR 相移与生成的采样时钟极性不匹配）后，同相 + 配套输入延迟使 WNS 从 −3.352 回到 **+0.959 / 0 失败端点（11,275 端点）**（v11 为 +0.821 / 11,310 端点）⇒ 负值里约 3 ns 是相位口径错误、其余是真实建模余量（实测 `tPD` 3–4 ns ⇒ 余量 +12.3 ns）。 16b. **有没有在线调试手段？** → 有。GOLD 许可证下 `tools/ila_debug.tcl` 能出 **ILA 调试版 bitstream**（`_synth_work/enc_top_ila.bit` + `.ltx`，**36 条命名探针 / 269 bit / 1024 深**；2026-10-13 v12 与 2026-10-12 v11 均为 36 条 / 269 bit，`.ltx` 都是 71,337 B，**34 条 / 252 bit 是 2026-10-10 16:12 那一轮**）；另有 **UART 遥测** 2 Mbaud、10 kHz 帧率、18 字节帧，Python 上位机 `tools/uart_scope.py`。

17. **如果传感器信号幅度只有满量程的 10% 会怎样？** → 数字 AGC 的粗调移位（最大 16×）+ Q1.15 细调可覆盖；但误差会因 ADC 有效位数下降而变大（实测 20% 满量程时残余 0.31°）。
18. **怎么证明在恶劣工况下比光电编码器好？** → 磁阻是非接触磁检测，不怕粉尘/油污/振动；报告里给出与商用 17bit 光电编码器的对比测试（**如果没做对比测试，就用文献/手册数据并标注来源，不要编**）。
19. **这套系统能直接用在产品上吗？** → 已有 ABZ/UVW/SPI 三种工业接口、可配寄存器、一键标定；缺的是 RS-422 线驱动芯片和 EMC 设计。
20. **成本是多少？** → 列出 BOM：FPGA 开发板（教学用，量产可换成裸片）、AD9238 模块、磁阻传感头、无源件。对比进口细分芯片方案。

5.3 送命题（提前想好）

21. **"你说用 SMR 传感器，但演示里为什么用的是信号发生器？"** → **必须诚实且提前在报告里说明**：> "系统设计为**通用正余弦细分引擎**，输入接口对 SMR / TMR / AMR / 光电 / 旋变 等任何正交信号源均兼容。信号发生器用于**可复现的定量标定与测试**（能精确控制偏置/失衡/相位误差，这是真实传感器做不到的）；SMR 传感头的实测数据见报告第 6.x 节 / 附视频。" → 然后**必须真的有一段真实传感器（哪怕是借的磁环 + 霍尔/TMR）的视频。**没有的话，这个问题会非常难看。
22. **"你做的和 专用细分 ASIC 有什么本质区别？不就是抄了一颗芯片吗？"** → "专用细分 ASIC 是 10bit 固定分辨率、算法封闭的成品器件；我们是 16bit、算法可迭代（闭式标定 + 预留谐波补偿）、寄存器全可读写、可参数化多轴例化。**本质区别是：它是一颗固定功能的芯片，我们是一个可演进的 IP。**"
23. **"这东西市面上已经有国产集成方案了，你的优势在哪？"** → "市面上的国产磁编码器多是**单芯片集成方案**，分辨率与接口固定、算法与传感头绑定；本方案是**开放可配置的细分引擎**，可以配不同厂家的传感头、可以针对具体机械结构做误差补偿、可以在同一片 FPGA 上做多轴同步。定位是**面向定制化与多轴场景的差异化方案。**"

6. 加分点 / 扣分点清单（提交前逐条打勾）

6.1 加分点

- [ ] 报告里有**寄存器级与 专用细分 ASIC 的逐条对照表**
- [ ] 报告里**主动指出**"700 kHz 输入与 256 倍细分不能同时成立"并给出量化约束表
- [ ] 报告里明确标注 `[仿真]` / `[实测]` / `[手册]`
- [ ] 有三层验证体系（黄金模型 → tb → 实物），且**第一层的数字在硬件做出来之前就已经有了**
- [ ] 有 SPI 寄存器的**读写一致性测试**（全地址遍历 + 回读比对）
- [ ] 有**误差来源分解**（说明残余误差由什么主导、下一步怎么改）
- [ ] 有**资源与时序报告**的具体数字
- [ ] 有**故障预案**（现场演示崩了切备份视频）
- [ ] 代码有 Git 历史 + 每个模块有自检测试台
- [ ] 有一键标定（对标 专用细分 ASIC 的 xCALIB 按钮）
- [ ] 硬件做了底板/排线整理/丝印标签（"工程性"的直观体现）
- [ ] 有**真实传感器**的实测片段

6.2 扣分点（自查）

- [ ] ❌ 报告里出现"700 kHz 输入 + 256 倍细分"这种自相矛盾的指标
- [ ] ❌ 把仿真数字写成实测数字
- [ ] ❌ 用了信号发生器但报告里只字不提，被问到才解释
- [ ] ❌ 声称 AB 输出能跑满 50 MHz
- [ ] ❌ 只有一个"能跑"的整体演示，没有任何误差/延迟/频率的定量数据
- [ ] ❌ 现场演示依赖网络/特定电脑，没有本地备份
- [ ] ❌ 三人里只有一个人能答技术问题
- [ ] ❌ 报告里图片模糊、代码截图当代码清单、表格没有单位
- [ ] ❌ 提到"借鉴/参考/复现"某论文却不标注来源

---

7. 关于"最佳创意奖 / 最佳工程奖"

这两个专项奖从一、二等奖里选，**各不超过 3 个名额，可以空缺。**它们的取向不同：

奖项	评委在找什么	你该怎么打
最佳创意奖	想法新、别人没想到	主打"**把专用细分 ASIC 的固定功能做成可演进 IP + 闭式矩法标定**"这个组合。这两个点在细分编码器方向上是新的
最佳工程奖	做得完整、扎实、像产品	主打"**寄存器全可读写的细分 IP + 三层验证 + 一键标定 + 三/四种工业接口 + 资源与延迟数据齐全 + 硬件做工**"。这一项更看重细节和完整性，**是更现实的目标**

建议：主攻"最佳工程奖"。 理由是： 1. 它和"完整度、专业性"高度重合，而完整度是初赛/决赛的第一条标准； 2. 你的优势恰恰是**算法可证明、指标可量化、寄存器可对照**——这些都是"工程"的体现； 3. 创意奖拼运气（要和 AI/图像/高速接口类项目抢），工程奖拼扎实，性价比更高。

---

8. 最后：一句话记住这个项目的卖点

> **一片 FPGA 承载原本由两颗专用细分芯片完成的信号链；16 bit 分辨率、830 ns 延迟、1273 倍误差抑制、四种工业接口；算法可迭代、可多轴复制、寄存器全可读写——把"买芯片"变成"造 IP"。**