HBM4 仿真参数资料需求表

2026-11-09　LLM 推理仿真项目

为什么需要

我们的仿真器按 JEDEC HBM4 命令级建模，但公开规范中大部分 AC 时序是空白，目前十几项关键时序只能靠假设，GPU 侧控制器和地址映射也是假设。这些资料能把仿真从“自洽”推进到“与真实器件一致”。

怎么填

- 只需填写「清单」页中黄色的列。
- 不确定的写“不确定”；无法提供的写“无法提供”，有原因请写在备注。
- 资料一次给不全时，请先给 P0；其中 B 类 P0 和 C1 地址映射最重要。

优先级

P0	直接影响现有结论
P1	用于校准，提高可信度
P2	补充，有则更好

仿真当前的假设

项目	当前值	依据
规范	HBM4，JESD270-4A	JEDEC 规范
组织	24 Gb × 12H，每 stack 36 GB	由论文容量反推
HBM4 方案（每 GPU）	8 stack，288 GB，12.8 TB/s	论文 Table I
HBF / CONV 方案（每 GPU）	1 stack，36 GB，1.6 TB/s，存放中间数据	论文 Table I
Prefill 副本	与 HBM4 方案相同（五种方案都用）	项目设定
速度	等效 6.25 Gb/s，tCK 0.64 ns	由带宽反推，非确认值

拿到资料后我们做什么

拿到	用途
A + B	建立 HBM4 设计参数组，在真实值附近做敏感性分析，检查 30 个部署点的结论是否改变
C	修正地址映射与调度，这是目前最大的结构性不确定
D	真正的校准：仿真带宽与延迟对齐实测，并给出误差

回传给：	
期望时间：	

HBM4 仿真参数资料需求清单　　左侧为我们的现状说明，请在右侧黄色列填写

编号	优先级	项目	含义	仿真当前值	当前值来源	为什么需要	【请填】数值或答复	【请填】单位与条件（速度档、温度）	【请填】来源文档及版本	【请填】能否用于论文	【请填】备注
A 器件选型（后续各项的前提）											
A1	P0	**料号 / 厂商**	具体用哪一款 HBM4	未定	—	确定后才能对应规格书；不便透露厂商时，填下面几项即可					
A2	P0	**单 die 密度**	每层 DRAM die 的容量	24 Gb	由论文容量反推	决定每个 bank 的行数和刷新时间档					
A3	P0	**堆叠高度**	每个 stack 叠几层 die	12H（每 stack 36 GB）	由论文容量反推	决定 SID 数量和刷新时间档					
A4	P0	**每 GPU 的 stack 数**	每块 GPU 配几个 HBM stack	HBM4 方案 8 个；HBF、CONV 方案 1 个	论文 Table I	决定总带宽和容量					
A5	P0	**速度档（pin 速率）**	每个数据引脚的传输速率	等效 6.25 Gb/s（tCK 0.64 ns）	由论文 12.8 TB/s 反推，非确认值	所有以时钟周期计的时序都随它换算					
A6	P2	**定制 base die**	底层逻辑 die 是否集成了部分控制器功能	未建模	—	若集成了调度或缓存，控制器模型要相应调整					
B 对应速度档的 AC 时序表											
B1	P0	**tRCDRD**	激活一行后，多久能读	14 ns	工程假设	每次行未命中都要付的固定代价					
B2	P0	**tRCDWR**	激活一行后，多久能写	14 ns	工程假设	同上，写方向					
B3	P0	**tRP**	关闭一行后，多久能再激活	15.36 ns	JEDEC 功耗测试示例值，非时序保证	现有分析中，HBM4 的 KV 读带宽受行冲突后的 tRP 限制					
B4	P0	**tRAS**	一行最短要保持打开多久	33.28 ns	JEDEC 功耗测试示例值，非时序保证	限制同一 bank 换行的频率					
B5	P0	**tRC**	同一 bank 两次激活的最短间隔	48.64 ns	推导：tRAS + tRP	同上；若厂商单独给出，以厂商值为准					
B6	P0	**tRRDS**	不同 bank group 两次激活的间隔	4 ns	工程假设	限制激活速率，大批量随机读 KV 时起作用					
B7	P0	**tRRDL**	相同 bank group 两次激活的间隔	6 ns	工程假设	同上					
B8	P0	**tFAW**	任意窗口内最多激活四次	20 ns	工程假设	同上					
B9	P0	**tRFCab**	全 bank 刷新一次占用多久	450 ns	JESD270-4A 表值	现有分析中刷新使 TPOT 增加约 5.7%；请确认厂商值					
B10	P0	**tRFCpb**	单 bank 刷新一次占用多久	240 ns	JESD270-4A 表值	同上					
B11	P0	**tREFI**	平均多久刷新一次	3.9 µs	规范参考值，未区分温度	高温档通常要求更频繁刷新，请给出各温度档					
B12	P1	**tRREFD**	两次单 bank 刷新之间的间隔	8 ns	规范 max(3 tCK, 8 ns)	影响刷新能否分散进行					
B13	P1	**tWR**	写完后，多久能关闭该行	15 ns	工程假设	解码每一步都要写 KV					
B14	P1	**tRTP**	读完后，多久能关闭该行	6 nCK（3.84 ns）	工程假设	影响读后换行的速度					
B15	P1	**tWTRS**	写转读等待（不同 bank group）	6 nCK（3.84 ns）	工程假设	读写混合时起作用					
B16	P1	**tWTRL**	写转读等待（相同 bank group）	8 nCK（5.12 ns）	工程假设	同上					
B17	P1	**tRTW 及 PHY 项**	读转写等待；含 tDQSS、tWDQS2DQ、tDQSQ 等	18.56 ns	规范公式 + 假设的 PHY 项	PHY 项只能由设计侧给出					

编号	优先级	项目	含义	仿真当前值	当前值来源	为什么需要	【请填】数值或答复	【请填】单位与条件（速度档、温度）	【请填】来源文档及版本	【请填】能否用于论文	【请填】备注
B18	**P1**	**tCCDR**	跨 SID 连续读的间隔	4 nCK	规范允许范围内的参考值	12H 有 3 个 SID，跨 SID 读很常见					
B19	**P2**	**RL**	读命令到数据返回	32 nCK	合法编码中选的参考值	主要影响时延，对吞吐影响小；请给出支持的范围					
B20	**P2**	**WL**	写命令到写数据	8 nCK	合法编码中选的参考值	同上					
B21	**P2**	**tCCDS / tCCDL / tPPD**	列命令、预充电命令的最小间隔	2 / 4 / 2 nCK	规范下限	仅需确认厂商值是否更大					
C GPU 侧内存控制器与地址映射（不属于 JEDEC，由 GPU 设计决定）											
C1	**P0**	**地址映射**	物理地址如何对应到 stack / channel / bank / row	线性映射，无 XOR 散列	仿真假设	决定行命中率；HBM4 TP8 配置命中率仅 0.557，主要由映射和请求次序造成					
C2	**P0**	**交织粒度**	连续地址每隔多少字节换一个通道	64 B	仿真假设	决定一次 KV 块读取分散到多少个 bank					
C3	**P0**	**调度策略**	控制器如何选择下一条命令	每伪通道 FR-FCFS，只在同一批请求内重排	仿真假设	决定能否把同一行的请求合并执行					
C4	**P1**	**页策略**	访问后是否保持行打开	保持打开（open page）	仿真假设	影响命中与冲突的比例					
C5	**P1**	**读 / 写队列深度**	每个伪通道能缓存多少请求	32 / 64	gem5 默认值	决定可重排的范围					
C6	**P1**	**写排空与读写切换**	写队列多满时转去写、切换前至少读几次	高水位 0.85 / 低水位 0.50，至少读 16 次	gem5 默认值	读写混合时的切换频率					
C7	**P1**	**刷新策略**	全 bank 还是单 bank 刷新，可延后几次	单 bank 刷新，按顺序，最多延后一个 tREFI	仿真假设	决定刷新能否藏在空闲期					
C8	**P2**	**Row-hammer 缓解**	RFM / ARFM / DRFM 的触发频率	未建模	—	高激活率下可能占用带宽					
C9	**P2**	**ECC / 数据奇偶校验**	是否占用有效数据带宽	未建模	—	若占用，需从带宽中扣除					
D 实测或表征数据（用于校准）											
D1	**P1**	**单 stack 带宽实测**	顺序读、随机读、读写混合下，实测带宽占峰值的比例	无实测；仿真已通过自洽检查	—	与仿真对齐的直接依据					
D2	**P1**	**负载-延迟曲线**	不同负载下的访问延迟	无实测	—	检验排队与调度模型					
D3	**P1**	**刷新开销实测**	常温与高温下有效带宽的损失	无实测	—	检验刷新模型					
D4	**P1**	**周期精确模型 / RTL 仿真**	设计侧是否有控制器的周期精确模型	—	—	最有价值的一项：我们导出 LLM 的真实 HBM 请求序列，由对方模型运行后逐条对比，可同时检验 B、C 两类参数					