

封装、组装与测试

## 裸芯片封装技术的发展与挑战

吴少芳<sup>1,2</sup>, 孔学东<sup>2</sup>, 黄云<sup>2</sup>

(1. 广东工业大学, 广州 510075; 2. 电子元器件可靠性物理及其应用技术国家级重点实验室, 广州 510610)

**摘要:** 随着 IC 制造技术的发展, 传统的封装形式已经不能够满足集成电路对于高性能、高集成度、高可靠性的要求。裸芯片由于其本身具有的特点而被广泛应用于 HIC/MCM 等新型的封装形式中。文章的目的在于分析使用裸芯片所带来的技术优势和存在的一些不足之处, 使得人们能够更加客观地看待一种新的技术, 并且扬长避短地利用好它。一方面裸芯片的引入能够提高系统集成度和速度, 这是裸芯片应用技术发展的必然性; 另一方面针对裸芯片应用技术存在的问题, 文章着重介绍了两种解决方法, 即通过发展 KGD 技术和改进工艺的方法来提高裸芯片的质量和可靠性。

**关键词:** 裸芯片; 多芯片组件; 已知良好芯片

中图分类号: TN305.94

文献标识码: A

文章编号: 1681-1070 (2008) 09-0001-03

### Development and Challenge of Bare Die Technology

WU Shao-fang<sup>1,2</sup>, KONG Xue-dong<sup>2</sup>, HUANG Yun<sup>2</sup>

(1. Guangdong University of Technology, Guangzhou 510075, China;

2. The Research & Analysis Center of China CEPREI Laboratory, Guangzhou 510610, China)

**Abstract:** With the development of IC manufacture, the traditional encapsulation technology has not to satisfy the integrate circuits anymore, which are high performance, high integration and high reliability. As a result, bare dies are widely used in the new encapsulation technology currently, such as HIC and MCM, because of their advantages. The advantages and disadvantages of bare die technology are presented in this article, so as to make people can make a most use of bare die technology. One side, the use of bare die can improve the intergration and speed of the system, it's the inevitability of bare die technology. The other side, aim at the problem of bare die technology, to improve the quality and reliability of bare die, the article introduced two methods, that is develop KGD and ameliorate technics measure.

**Key words:** bare die; MCM (Mutl Chip Module); KGD (Know Good Die)

### 1 引言

自从 1947 年世界上第一只晶体管诞生以来, 特别是随着 LSI、VLSI 及 ASIC 的飞速发展随之形成的各种先进微电子封装技术, 如 QFP、BGA、CSP、MCM、TAB、FC 等, 极大地影响并推动着以电子计算机为核心、IC 产业为基础的现代信息产业的发展,

使当前 IC 及封装产业已成为衡量一个国家国力强盛的重要标志之一, 直接影响着一个国家国民经济的进步与发展。现代微电子封装技术已形成与 IC 相适应的高新技术产业。如今 IC 的设计、工艺制作及封装三者已密不可分, 并相互促进协同发展。但随着现代便携式电子产品对微电子封装提出了更高的要求, 其对更轻、更薄、更小、高可靠性、低功耗的不断追求推动微电子封装朝着密度更高、尺寸更小的封装

方式发展。微电子封装将从有封装、少封装向无封装方向发展,因此裸芯片封装技术便应运而生。

## 2 裸芯片应用的必然性

人们对于电子产品的小型化、高速度以及高可靠度的追求推动着 MCM 技术的不断发展,传统的封装元件由于其体积往往比芯片体积大好几倍,因而无法实现其对于高集成度系统的目标。MCM 技术正是由于直接引入具有最小原始芯片体积的裸芯片而得到了快速的发展及应用。此外,裸芯片的直接使用减少了互连,使得系统的速度大大提高。

### 2.1 减小体积提高系统集成度

受限于空间制约的系统设计者同时面临如何及时将市场不断增加的功能需求、尺寸的减小和节省成本全面兼顾的挑战。根据摩尔定律,芯片的特征尺寸在不断减小,芯片的实际尺寸也在不断缩小,因此想要通过改变芯片尺寸来达到减小体积的目的,这条路已经变得不再实际,而最行之有效的方法只有通过引入裸芯片才有可能改善系统的封装体积。将标准的半导体封装芯片换成无封装的裸芯片,使系统设计者有机会提高对有限空间的使用效率。

通过直接使用裸芯片使得系统的尺寸及重量显著减小,大大节省了由于芯片封装而引入的体积,实现了更高的集成度。这是直接使用裸芯片封装与其他封装形式相比,在物理上获得的最大优势。一个典型应用案例是使用常规的裸芯片,如图1,18M的同步 SRAM 至少可以节省 50% 的空间<sup>[1]</sup>。




图1 节省空间示意图

### 2.2 减小延迟提高系统速度及性能

由于技术的不断进步,芯片的工作速度越来越快,但是由于封装和电路基板的传输延迟使得系统的速度得不到相应的提高,因此封装延迟成为决定系统速度提高的关键因素。传统的SMT封装技术已经无法确保系统在高速领域具有良好的传输特性。解决传输延迟问题的有效手段之一就是采用以裸芯片封装为主体的MCM技术。

MCM 中直接使用裸芯片缩短了用于电路连接的键合引线长度,使得系统中的通电路径长度缩短了许多,从而提高了速度。裸芯片的应用在重量和体积都减小的同时还提供电气性能的改善,这是直接使用裸芯片封装与其他封装形式相比在电性能上获得的最大优势。

## 3 使用裸芯片存在的问题及解决措施

为了更好地说明直接使用裸芯片所带来的一系列问题,先简单介绍传统封装的作用:

(1) 为芯片提供机械保护,防止芯片受到机械损伤;

(2) 为芯片提供隔离保护,抵制来自腐蚀环境的各种侵蚀;

(3) 给元件和其他子系统之间提供电气互连,这是封装必须实现的最基本目标。然而在去掉这些封装外壳之后,在无任何保护的情况下,直接使用裸芯片带来的不良后果是MCM成品率的下降和可靠性的降低。

### 3.1 KGD提高裸芯片可靠性

虽然市场预测表明MCM和裸芯片具有巨大的市场增长潜力,但是裸芯片的未知质量问题所导致的MCM成品率和可靠性的降低却使得MCM在获得巨大应用的同时受到极大的限制。裸芯片代替封装芯片并不是点对点可代替的,将多个裸芯片放置到同一封装中不可避免会存在一些新的技术问题。同一封装系统中含有多个裸芯片会增加器件的失效率,当组件中有任何一个裸芯片出现失效即意味着整个系统发生失效。图2示出MCM的成品率与裸芯片质量的关系,由图可知,随着MCM中使用裸芯片数目的增加,芯片的合格率对组件合格率的影响非常大。例如当MCM中包含有30个芯片时,当芯片合格率为99%时,组件合格率为80%;而当芯片合格率为98%时,组件合格率仅为60%。我们获知芯片合格率仅相差1%,组件合格率却降低了20%。因此,裸芯片的质量保障问题是提高MCM成品率的关键。

针对这一问题,国外有些公司推出了所谓KGD (Known Good Die) 裸芯片产品,即被确认的优质管芯,或称已知良好芯片。国外将KGD芯片定义为“与等效的封装元件具有相同质量等级和可靠性水平的裸芯片”<sup>[2]</sup>。KGD质量与可靠性保障技术是对裸芯片进行常温、高温、低温测试和高温老化筛选等试验,

再经过功能测试和参数测试剔除掉早期失效或存在缺陷的芯片, 保证最后挑选出来的芯片在质量与可靠性水平上都能达到封装成品的质量与可靠性等级要求。

图3为普通封装产品与KGD产品生产流程图, 由图可知, 两类产品的生产流程既有相同的地方, 也有不同之处。获得KGD芯片的过程要比获得普通封装品的过程复杂得多, 主要的不同点在于普通芯片的封装过程在KGD流程中被芯片临时封装载体代替, 因此在经过对裸芯片进行临时加载、老化、测试等一系列工序后, 必须将芯片从临时封装载体中取出。这“一进一出”的装/卸载过程对裸芯片产生的影响是不能低估的, 原因有二: 一是装/卸载过程可能损坏芯片, 尤其对那些既脆又薄的芯片; 二是这种临时封装的技术刚处于发展阶段, 对于临时封装载体的材料及其他可能对裸芯片的性能造成影响的各种因素缺乏充分的考虑。相反, 传统的封装芯片由于其技术的成熟性, 封装厂家已经能够很好地处理及解决此类问题, 把封装可能给芯片造成的影响程度降到最低。




图2 MCM的成品率与芯片质量的关系




图3 封装芯片与KGD流程图

因此, 利用KGD技术来提高裸芯片的可靠性水

平还存在不少尚待解决的问题。生产KGD裸芯片产品面临的最大的挑战是如何开发无害生产程序来对普通裸芯片进行老化和筛选测试。虽然如此, KGD技术仍然是目前获取高可靠性裸芯片最为实用和行之有效的途径。随着技术的不断发展与改进, 相信KGD技术在未来的封装领域将具有巨大的市场及发展空间。

### 3.2 改进工艺提高裸芯片质量

以上所介绍的KGD技术是在不改变原来工艺水平的基础上对裸芯片进行质量筛选, 提前剔除掉不合格以及可能存在早期失效的裸芯片, 从而使得最后留下来的裸芯片质量都能符合客户要求。要确保芯片质量必须想方设法地改进各种测试方法, 或者通过施加各种应力对芯片进行老化筛选等等。这些途径似乎是到目前为止绝大部分芯片生产者和裸芯片使用者千方百计用以保证裸芯片质量的出发点。除了不断地对测试方法或老化筛选的方法进行改进之外, 希望能够从芯片本身出发来寻找到解决质量问题的方法。

下面从工艺改进的角度出发寻求提高裸芯片质量的出路。在无任何封装保护的情况之下, 意味着裸芯片必须能够承受住来自各种恶劣环境的严峻考验。在传统的器件中, 互连线主要是采用铜和铝, 但是由于铜和铝在空气中易被腐蚀, 因此必须对其进行封装, 以起到隔离保护的作用。当在系统中直接使用裸芯片时, 由于芯片可能在封装过程或使用过程中直接暴露在空气中, 很容易受到来自空气中水汽的侵入而发生腐蚀。为了解决这个问题, Semiconix公司发明了一项“金芯片技术”(Gold Chip Technology)<sup>[31]</sup>, 该技术是通过改进互连材料, 采用金互连来提高互连线的抗腐蚀能力, 这样芯片即使无外加任何保护, 直接暴露于空气中也不易被腐蚀, 从而达到提高芯片质量和可靠性的目的。这样便很好地解决了集成度提高同质量及可靠性降低之间的矛盾, 使系统的体积大大缩小的同时, 其质量及可靠性水平依然能达到用户所需的要求。Semiconix公司生产的用于倒装凸点组装的裸芯片采用100%纯金, 可以完全无需任何保护暴露于空气中。

## 4 结束语

裸芯片的直接使用是各种电子系统小型化的必  
(下转第7页)

器件的热阻与很多因素有关: 有源区面积  $S$ 、所使用的载体、芯片与载体的接触状况、器件结构、制作工艺以及封装等。在建模过程中, 主要讨论的是器件的热沉材料、焊料及焊料的厚度对 HP-SOA 热场的影响。其模拟结果表明, 采用 Cu 为热沉、In 焊料为  $3\ \mu\text{m}$  时, 有源区温度最低, 此种情况下 SOA 的散热情况最好, 所产生的热阻也最小, 通过公式 (1) 可以得出此时的相应热阻:

$$R_{th}=5.05\ \text{W}^{-1}\quad(2)$$

#### 4 结论

随着注入电流的增加, HP-SOA 的热耗散功率也随之增大。如果不及及时消除因耗散功率所转化的热量, 必将影响器件的工作性能。因此如何及时消除因耗散功率所转化的热量, 解决散热冷却问题就成为研制大功率 SOA 必须攻克的技术之一。

通过以上模拟可知, 为提高 HP-SOA 器件的散热性能, 需选用高热传导率的热沉材料和焊料; 采用较薄的焊料厚度。我们采用 Cu 制作的热沉及  $3\ \mu\text{m}$  的 In 焊料进行工艺实验时, 得到了输出光功率为 400mW、传输速率 1.25Gb/s 的实验结果。可见利用模拟结果对大功率 SOA 进行温度分析, 是研究其性能的有效手段, 为大功率 SOA 封装材料匹配等提供一定的参照, 对改进器件设计和工

(上接第3页)

然要求, 但是任何事物都具有两面性, 在裸芯片获得巨大应用的同时也面临着一系列新的问题及挑战, 这主要来自于裸芯片的质量与可靠性问题。于是人们发展了 KGD 技术来解决裸芯片的未知质量问题, 但 KGD 技术只能在裸芯片的质量保障上发挥作用, 却不能提高裸芯片质量本身。Semiconix 公司通过改进互连工艺, 使用金互连线来提高裸芯片的抗腐蚀能力, 从而提高了裸芯片的质量和可靠性。

总之, 一项新技术的发展与应用过程总是一个不断发现问题、解决问题和完善自身的过程。除了本文提到的之外, 裸芯片的应用技术在发展的过程中还将不断面临其他问题, 但科学总是向前发展的, 相信在不久的将来裸芯片技术将获得成熟的应用。

艺十分重要。

#### 参考文献:

- [1] 李保海, 吴重庆, 付松年, 等. 半导体光放大器的研究进展与新应用[J]. 光通信技术, 2004, 4: 18-21.
- [2] Verdicll J M, Lang R J, Dzurko K, et al. Monolithically integrated high-speed, high-power, diffraction limited semiconductor sources for space-telecommunications [J]. Pro.SPIE, 1996:108-117.
- [3] 张永刚, 何友军, 等. 半导体激光器的热场分析及热特性表征[J]. 稀有金属, 2004, 28: 551-553.
- [4] 秦贤满. 热阻的概念和测试方法[J]. 半导体技术, 1996, (6): 32-34.
- [5] Nakwaski W, Kontkiewicz A M. Thermal resistance of light-emitting diodes[J]. IEEE Transactions on Electron Devices, 1985, 32 (11): 2282-2291.



#### 作者简介:

阳英 (1982-), 女, 湖南涟源人, 2005年毕业于杭州电子科技大学, 现为深圳大学在读研究生, 研究方向为半导体材料与器件;

柴广跃 (1959-), 男, 天津人, 教授级研究员, 长期从事半导体光电子

器件和封装技术研究。

#### 参考文献:

- [1] Universal Enterprise. Bare Die for Multi Chip Module and Hybrid Circuits [EB/OL]. (2008-04-08) [2006-07-14]. <http://www.ue.com.hk/cn/index.php/>.
- [2] Larry Gilg. Known Good Die[J]. JOURNAL OF ELECTRONIC TESTING, 1997, 8: 15-25.
- [3] Semiconix Corporation. Gold Chip Technology [EB/OL]. (2008-04-11) [2007-09-04]. <http://www.semiconix.com/>.

#### 作者简介

吴少芳 (1983-), 女, 广东潮州人, 广东工业大学微电子学与固体电子学专业在读硕士研究生, 实习于信息产业部电子第五研究所, 主要从事半导体器件与集成电路的可靠性研究。

