




半导体物理

张光祖 博士,副教授,博士生导师 光学与电子信息学院 zhanggz@hust.edu.cn



- 1 半导体中的电子状态
 - 2 半导体中载流子的统计分布

半导体物理学

(第7版)


The Physics of Semiconductors



- 3 载流子输运与导电
- 4 非平衡载流子
- 5 p-n结
- 6 金属和半导体的接触
- 7 半导体表面与MIS结构
- 8 半导体异质结
- 9 半导体的光、热、磁效应

表面: 固体与真空之间的分界面。


界面:不同相或不同类的物质之间的分界面。



7 半导体表面与MIS结构

本章内容提要

- ■表面态
- ■表面电场效应
- MIS结构C-V特性
- ■硅一二氧化硅系统
- ■表面电导



7.1 表面态

1. 理想表面和实际表面

理想表面:表面层中原子排列的对称性与体内原子完全相同,

且表面不附着任何原子或分子的半无限晶体表面。

"理想表面"实际上并不存在,实际的晶体表面是

一个结构比体内复杂得多的系统。

"表面"并不是一个几何平面,它包括了所有不具有体内三维周期性的原子层。

7

清洁表面:一个没有杂质吸附和氧化层的洁净表面


(超高真空中短暂存在)

实际表面

真实表面:



由于环境的影响,实际接触的表面往往生成 氧化物或其他化合物,还可能有物理吸附层 ,甚至还有与表面接触过的多种物体留下的 痕迹。



硅清洁表面示意图



2. 表面态

<u>体内</u>:周期性势场因晶体的不完整性(杂质原子或晶格缺陷)的存在而受到破坏时,会在禁带中出现附加能级。

表面:

- 类似上述体内的情形因杂质原子或晶格缺陷等禁带中有附加能级,形成表面态;
- 由于表面的特殊性质(悬挂键、物理吸附、化学吸附、氧化等),也会使得在禁 带中出现附加能级,从而形成表面态。

分类:

本征表面态(达姆表面能级):即没有外来杂志的清洁表面,因表面处的晶格不完整,势场的周期性遭到破坏,在禁带中产生附加能级。


外诱表面态: 表面杂质,吸附原子和其他不完整性产生

表面态特性:

①表面施主态和受主态

回忆:金属半导体接触及其能级图(钉扎效应)

表面中性能级以上为类受主能级,以下为类施主能级



- ② 可以成为半导体少数载流子有效的产生和复合中心,决定了表面 复合的特性。(回忆复合理论)
- ③ 对载流子起散射作用,降低表面迁移率,影响表面电导(回忆)
- ④ MIS等结构可产生垂直半导体表面的电场,引起表面电场效应。

r.

7.2 表面电场效应

外加电场作用下半导体表面层内发生的现象(MOSFET,CCD....)

1. 表面电场的产生

比如,表面态与体内能量态之间交换电子,引起表面势垒 (回忆巴丁模型)

再如,金属与半导体接触时,功函数不同,形成接触电势差(回忆肖特基模型)


Now: MOS或MIS结构中,在金属栅极和半导体间施加电压

2. 空间电荷层和表面势(金属与半导体间加电压)

金 属(M)

绝缘层(I)

半导体(S)




理想MIS结构

假设:金属与半导体间功函数差为零

绝缘层内无电荷

绝缘层与半导体界面处不存在任何界面态



绝缘体

 d_{sc}

(b)

半导体自由载流子密度要低得多半导体表面形成有一定厚度的带电的表面层——空间电荷区,其宽度从零点几微米到几个微米。

·金属中自由电子 密度高

•电荷基本分布在


一个原子层的厚度

ho 沿电场方向电势降低 $(表面势V_s)$

 $V_{\rm g} = V_{\rm o} + V_{\rm s}$ ($V_{\rm o}$ 为绝缘层压降)

ightharpoonup 表面空间电荷区内能带的弯曲(弯曲量 qV_s)






表面势:空间电荷区内的电场从表面到体内逐渐减弱直到为零, 表面电势比内部高时取正值。

• "表面势 V_s "就是为描述<u>表面能带相对于体内弯曲</u>的方向和程度而引入的,它与半导体类型无关。

 $V_s>0$,下弯; $V_s<0$,上弯(回忆金半接触肖特基模型)

● 表面势及空间电荷区内电荷的分布情况随金属与半导体间所加 电压V_g而变化,分为<mark>堆积、耗尽和反型</mark>三种情况。



理想MIS结构(p型)在各种 V_G 下的表面势和空间电荷分布(a)多子堆积;(b)多子耗尽;(c)反型

 $V_{\rm G} = V_{\rm 0} + V_{\rm S}$ ($V_{\rm 0}$ 为绝缘层压降)




- $V_{
 m G} < 0$ · 能带上弯 · 热平衡时半导体内 E,为定值



表面处价带顶向 $E_{\rm F}$ 靠近甚至超过 因此, 价带空穴浓度增加



半导体表面层空穴堆积 (多子堆积)





$$\left\{ egin{array}{c} V_{
m G} > 0 \ V_{
m S} > 0 \end{array}
ight\}$$
 。 能带下弯


热平衡时半导体内 E,为定值



表面处价带顶离 E_{F} 越远 因此,价带空穴浓度降低



半导体表面层空穴耗尽 (多子耗尽)





$$\left. egin{array}{c} V_{
m G} > 0 \ V_{
m s} > 0 \end{array}
ight\}$$
 进一步增加


能带进一步下弯



表面处 $E_{\rm F}$ 高于 $E_{\rm i}$ 费米能级更靠近导带




表面处电子浓度超过空穴浓度 (少子反型层)




强反型条件

p型半导体表面反型时的能带图 表面处 E_F 高于 E_i



弱反型

$$qV_{B}=E_{i}-E_{F}$$
 $V_{B}< V_{s}< 2V_{B}$



强反型 $V_s \ge 2V_B$



表面处少子浓度超过了体内多子浓度 强反型条件: $V_s=2V_B$, 此时 $V_G=V_T$ (开启电压)



n型半导体如何讨论?请画出能带图及空间电荷分布

提示: n型半导体的MIS


当金属与半导体间加正电压时,表面层内形成(多子堆积)

当金属与半导体间加不太高的负电压时,半导体表面内形成(多子耗尽)

当负电压进一步增大时,表面层内形成有(少子反型)

(1) 多子堆积(V_s <0) —— Q_s 随 $|V_s|$ 急剧增加

(2) 平带 (
$$V_s=0$$
) —— $Q_s=0$



p型硅中, $|Q_s|$ 与表面势 V_s 的关系 室温下, $N_A = 4 \times 10^{15} \text{ cm}^{-3}$

(3)多子耗尽($0 < V_s < V_B$) —— $|Q_s|$ 正比于 $(V_s)^{1/2}$

反型 $(V_s > V_B)$

(4)弱反 $V_{B} < V_{s} < 2V_{B}$


 $---|Q_s|$ 正比于 $(V_s)^{1/2}$

(5)强反 V_s≥2V_B

 $---|Q_{\rm s}|$ 随 $V_{\rm s}$ 指数增长



表面电荷随V。指数增长



表面出现高电导层


表面反型层中迅速增长的电子浓度屏蔽电场往半导体内继续延伸


表面耗尽层的厚度将达到一个最大值 x_{dm} $\rho(x)$

不再随外电场增大而加宽

$$Q_{\rm s} = Q_{\rm A} + Q_{\rm n} = -qN_{\rm A}x_{\rm dm} + Q_{\rm n}$$

MOSFET工作的基础







x_{dm}受半导体材料的性质和掺杂浓度影响

- y 对一定的材料,掺杂浓度越大时 x_{dm} 越小
- lacktriangle 对于一定的衬底杂质浓度,禁带越宽的材料 $x_{
 m dm}$ 越大

 x_{dm} 一般为微米或亚微米级,而反型层要薄得多(1-10nm)





Depletion Region

n沟道MOS场效应晶体管结构示意图

 $S\rightarrow D$: n^+ -p- n^+ 结, $V_G=0$ 时,加电压 V_{DS} 时总有一个pn结反偏,电流很小 Gate栅上 $V_G>0$: $S\rightarrow D$ 之间二氧化硅以下的p型硅可出现反型层导电沟道

栅极电场强度


沟道宽窄 ——


调制半导体导电能力

强反型后形成 $n沟(V_T)$,施加 V_{DS} 有电子从源流向漏,形成漏电流 I_D

7.3 MIS结构的电容一电压特性 (C-V) (研究表面和界面的重要手段)

1. 理想MIS结构的C-V特性






MIS结构的等效电路


绝缘层电容和半导体空间电荷层 电容的串联

×

仍以p型半导体为例,讨论MIS结构的C-V特性



表面层空间电荷密度 Q_s ~表面势 V_s



$$C_{s} = \left| \frac{1}{dV_{s}} \right|$$

$$C = \frac{1}{\frac{1}{C_{0}} + \frac{1}{C_{s}}}$$

MIS结构C-V曲线


(1) $V_{G} < 0$, 多子堆积

● 负偏压较大时, $C=C_0$ AB段(半导体内部到表面导通,电容不随V变化)

● 负偏压较小时,C随|V|减小而减小,BC段

(2) $V_{\rm G}$ =0,平带 $C_{\rm FR}$,平带电容

(3) $V_G > 0$,<u>耗尽至反型</u>



 $V_{\rm G}$ 增加, $V_{\rm s}$ < $V_{\rm B}$ 时为耗尽状态, $x_{\rm d}$ 增大, $C_{\rm s}$ 减小,C减小($C_{\rm min}$),CD段


绝缘层两边聚(堆)集电荷

● 低频时:

 $V_s > V_B$ 弱反型: x_d 增大,但反型电子开始增多,总体上C增加,DE段 $V_s > 2V_B$ 强反型: x_{dm} 不变,大量反型电子堆积,如同导通,EF段

• 频率较高时:反型层中电子数量不能随高频信号而变,对电容无贡献,还是由耗尽层的电荷变化决定(强反型达到 x_{dm} 不随 V_{G} 变化,电容保持最小值 C'_{min}),DGH段

不同频率下MIS的C-V特性(p型)




$$\frac{C_{\min}}{C_0} = \frac{1}{1 + \frac{2\varepsilon_{r0}}{q\varepsilon_{rs}d_0} \left[\frac{\varepsilon_{rs}\varepsilon_0 k_0 T}{N_A} \ln(\frac{N_A}{n_i}) \right]^{1/2}}$$



半导体表面的杂质浓度

可利用MIS结构C-V特性判断导电类型




n型半导体MIS结构的C-V特性

2. 非理想因素对MIS结构C-V特性的影响(自学)

金 属(M)

绝缘层(I)

半导体(S)



理想MIS结构

假设: a) 金属与半导体间功函数差为零

- b) 绝缘层内无电荷
- c) 绝缘层与半导体界面处不存在任何界面态

a) 金属与半导体功函数差对MIS结构C-V特性的影响

Al/SiO₂/p-Si


p型硅的功函数>金属Al (p型阻挡层,表面多子耗尽)

电子从金属流向半导体

产生指向半导体的内部电场

达到平衡, 费米能级相等

$$V_{\rm ms} = \frac{W_{\rm s} - W_{\rm m}}{q} (> 0)$$




金属与半导体功函数差 对MIS结构中电势分布的影响

$$V_{\rm ms} = \frac{W_{\rm s} - W_{\rm m}}{q}$$

$$V_{\rm G} = V_{\rm FB} = -V_{\rm ms}$$
时为平带

C-V特性平移




功函数对C-V特性曲线的影响

金属铝和半导体硅间加一定的负电压(平带电压),抵消功函数不同产生的电场和能带弯曲。

b) 绝缘层中电荷对MIS结构C-V特性的影响

同理,当MIS结构的绝缘层中存在电荷时,同样可引起C-V曲线沿电压轴平移 V_{FR}




7.4 硅一二氧化硅系统的性质(了解)

存在的电荷或能量状态

- ① 二氧化硅层中的可动离子 (Na+ K+ H+),一定温度和 偏压下迁移,稳定性影响最大
- ②二氧化硅层中的固定电荷 (位于Si-SiO₂界面附近20nm附近)
- ③ 界面态

(位于禁带中,与半导体交换电荷)

④ 二氧化硅层中电离陷阱电荷 (各种辐射引起)




硅一二氧化硅系统中的电荷和态

7.5 表面电导(了解)


表面电导

表面层载流子数量: $\Delta p, \Delta n$ 与表面势 V_s 有关 (MOS原理)

表面有效迁移率:与表面电荷密度有关,比相应体内迁移率约低一半,由表面散射引起







空穴迁移率与总表面电荷的关系