

Ultra-Small, Ultra-Low-Power SPI, 16-Bit, High-Precision SD ADC With Internal Reference and Oscillator

1. 特性

AEC-Q100 (仅限 ADX112Q)

• 超小型 QFN 封装: 2mm x 1.5mm x 0.4mm

• 小型 3mm × 3mm MSOP 封装

• 宽电源范围: 2V 至 5.5V

低电流消耗:

连续模式: 仅 145μA单次模式: 自动关机

可编程数据速率: 8SPS 至 860SPS

• 单周期稳定

• 内部低漂移参考电压

• 内部振荡器

SPI 兼容接口

内部 PGA

• 四个单端或两个差分输入

• 工作温度范围: -40°C 至 125°C

2. 应用

温度测量:

热电偶测量

- 冷端补偿

- 热敏电阻测量

• 便携式仪器

• 电池电压和电流监测

• 工厂自动化和过程控制

3. 说明

ADX112(Q)是一款精密、低功耗、16 位模数转换器 (ADC),提供测量 MSOP-10 封装或超小型无引线封装中最常见传感器信号所需的所有功能 QFN-10 封装。ADX112(Q)集成了可编程增益放大器(PGA)、电压基准、振荡器和高精度温度传感器。这些特性以及 2V 至 5.5V 的宽电源范围使 ADX112(Q)非常适合功率受限和空间受限的传感器测量应用。

ADX112(Q)可以以高达每秒 860 个样本(SPS)的数据速率执行转换。PGA 提供从±256mV 到±6.144V 的输入范围,允许以高分辨率测量大信号和小信号。输入多路复用器(MUX)允许测量两个差分或四个单端输入。高精度温度传感器可用于系统级温度监测或热电偶冷端补偿。

ADX112(Q)可以在连续转换模式下工作,也可以在转换后自动关断的单次模式下工作。单次模式显着降低了空闲期间的电流消耗。数据通过串行外设接口(SPI™)传输。ADX112(Q)的额定温度范围为-40°C至125°C。有关订购信息,请参见Table 1。

K-Type Thermocouple Measurement Using Integrated Temperature Sensor for Cold-Junction Compensation






Table 1 lists the order information.

Table 1. Order Information

ORDER NUMBER ⁽¹⁾	CH (#)	BITS	PACKAGE	BODY SIZE (mm)	MARK	ODR (SPS)	INTERFACE	COMPARATOR	TEMP SENSOR	50/60 REJECTION	OP. TEMP (°C)	PKG. OPTION
ADX112AMSOP10	2(4)	16	MSOP-10	3 × 3	ADX112	860	SPI	No	Yes	No	-40-125	T/R-3000
ADX112QAMSOP10	2(4)	16	MSOP-10	3 × 3	ADX112Q	860	SPI	No	Yes	No	-40-125	T/R-3000
ADX112AQFN10	2(4)	16	QFN-10	2 × 1.5	112	860	SPI	No	Yes	No	-40-125	T/R-4000


Table 2. Family Selection Guide

ORDER NUMBER ⁽¹⁾	CH (#)	BITS	PACKAGE	BODY SIZE (mm)	MARK	ODR (SPS)	INTERFACE	COMPARATOR	TEMP SENSOR	50/60 REJECTION	OP. TEMP (°C)	PKG. OPTION
ADX111AMSOP10	2(4)	16	MSOP-10	3 × 3	ADX111	860	I ² C	Yes	No	No	-40-125	T/R-3000
ADX111QAMSOP10	2(4)	16	MSOP-10	3 × 3	ADX111Q	860	I ² C	Yes	No	No	-40-125	T/R-3000
ADX111AQFN10	2(4)	16	QFN-10	2 × 1.5	111	860	I ² C	Yes	No	No	-40-125	T/R-4000
ADX113AMSOP10	2(4)	16	MSOP-10	3 × 3	ADX113	860	I ² C	Yes	No	Yes	-40-125	T/R-3000
ADX114AMSOP10	2(4)	16	MSOP-10	3 × 3	ADX114	3571	SPI	No	Yes	Yes	-40-125	T/R-3000
ADX121AMSOP10	2(4)	20	MSOP-10	3 × 3	ADX121	3571	I ² C	Yes	No	Yes	-40-125	T/R-3000
ADX121AQFN10 ⁽²⁾	2(4)	20	QFN-10	2 × 1.5	121	3571	I ² C	Yes	No	Yes	-40-125	T/R-4000
ADX122AMSOP10	2(4)	20	MSOP-10	3 × 3	ADX122	3571	SPI	No	No	Yes	-40-125	T/R-3000
ADX122QAMSOP10	2(4)	20	MSOP-10	3 × 3	ADX122Q	3571	SPI	No	No	Yes	-40-125	T/R-3000
ADX122AQFN10 ⁽²⁾	2(4)	20	QFN-10	2 × 1.5	122	3571	SPI	No	No	Yes	-40-125	T/R-4000
ADX128AMSOP10 ⁽²⁾	2(4)	20	MSOP-10	3 × 3	ADX128	7143	SPI	No	No	Yes	-40-125	T/R-3000
ADX128AQFN10 ⁽²⁾	2(4)	20	QFN-10	2 × 1.5	128	7143	SPI	No	No	Yes	-40-125	T/R-4000
ADX125AMSOP10	2(4)	20	MSOP-10	3 × 3	ADX125	3571	I ² C	Yes	Yes	Yes	-40-125	T/R-3000
ADX126AMSOP10	2(4)	20	MSOP-10	3 × 3	ADX126	3571	SPI	No	Yes	Yes	-40-125	T/R-3000
ADX125AQFN10 ⁽²⁾	2(4)	20	QFN-10	2 × 1.5	125	3571	I ² C	Yes	Yes	Yes	-40-125	T/R-4000
ADX126AQFN10 ⁽²⁾	2(4)	20	QFN-10	2 × 1.5	126	3571	SPI	No	Yes	Yes	-40-125	T/R-4000
ADX131AQFN10 ⁽²⁾	2(4)	20	QFN-10	2 × 1.5	131	440	I ² C	Yes	No	Yes	-40-125	T/R-4000
ADX132AQFN10 ⁽²⁾	2(4)	20	QFN-10	2 × 1.5	132	440	SPI	No	No	Yes	-40-125	T/R-4000
ADX123AMSOP10 ⁽²⁾	2(4)	20	MSOP-10	3 × 3	ADX123	3571	Daisy Chain	No	No	Yes	-40-125	T/R-3000

Devices can be ordered via the following two ways:

- 1. Place orders directly on our website (www.analogysemi.com), or;
- 2. Contact our sales team by mailing to sales@analogysemi.com.

Note 1:



Note 2: Available in the future.

4. PIN CONFIGURATION AND FUNCTIONS

Figure 1 illustrates the pin configuration.




Figure 1. Pin Configuration

Table 3 lists the pin functions.

Table 3. Pin Functions

NAME	POSITION	TYPE	DESCRIPTION
SCLK	1	Digital input	Serial clock input
CS	2	Digital input	Chip select; active low. Connect to GND if not used.
GND	3	Supply	Ground
AIN0	4	Analog input	Analog input 0. Leave unconnected or tie to VDD if not used.
AIN1	5	Analog input	Analog input 1. Leave unconnected or tie to VDD if not used.
AIN2	6	Analog input	Analog input 2. Leave unconnected or tie to VDD if not used.
AIN3	7	Analog input	Analog input 3. Leave unconnected or tie to VDD if not used.
VDD	8	Supply	Power supply. Connect a 100nF power supply decoupling capacitor to GND.
DOUT/DRDY	9	Digital output	Serial data output combined with data ready; active low.
DIN	10	Digital input	Serial data input

5. SPECIFICATIONS

5.1 ABSOLUTE MAXIMUM RATINGS

Table 4 lists the absolute maximum ratings of the ADX112(Q).

Table 4. Absolute Maximum Ratings

PARAMETER	DESCRIPTION	MIN	MAX	UNITS
Power-Supply Voltage	VDD to GND	-0.3	7	٧
Analog Input Voltage	AINO, AIN1, AIN2, AIN3	GND - 0.3	VDD + 0.3	V
Digital Input Voltage	DIN, DOUT/DRDY, SCLK, CS	GND - 0.3	VDD + 0.3	V
Input Current, Continuous	Any pin except power supply pins	-10	10	mA
	Operating ambient, T _A	-40	125	
Temperature	Junction, T _J	-40	150	°C
	Storage, T _{stg}	-60	150	

Note: Stresses beyond those listed under Table 4 may cause permanent damage to the device. These are stress ratings only, which do not imply functional operation of the device at these or any other conditions beyond those indicated under Table 6. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

5.2 ESD RATINGS

Table 5 lists the ESD ratings of the ADX112(Q).

Table 5. ESD Ratings

PARAMETER	SYMBOL	DESCRIPTION	VALUE	UNITS
Electrostatic V _(ESD)		Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±6000	V
Discharge	▼ (ESD)	Charged-device model (CDM), per JEDEC specification JESD22-C101 ⁽²⁾		•

Note 1: The JEDEC document JEP155 indicates that 500V HBM allows safe manufacturing with a standard ESD control process.

Note 2: The JEDEC document JEP157 indicates that 250V CDM allows safe manufacturing with a standard ESD control process.

5.3 RECOMMENDED OPERATING CONDITIONS

Table 6 lists the recommended operating conditions for the ADX112(Q).

Table 6. Recommended Operating Conditions

PARAMETER	SYMBOL	MIN	NOM	MAX	UNITS
POWER SUPPLY					
Power Supply, VDD to GND	VDD	2		5.5	٧
ANALOG INPUTS(1)					
Full-Scale Input Voltage Range ⁽²⁾ , $V_{IN} = V_{(AINP)} - V_{(AINN)}$	FSR	See Table 13			
Absolute Input Voltage	V _(AINx)	GND		VDD	>
DIGITAL INPUTS					
Input Voltage		GND		VDD	٧
TEMPERATURE RANGE					
Operating Ambient Temperature	T _A	-40		125	ů

- Note 1: AIN_P and AIN_N denote the selected positive and negative inputs. AINx denotes one of the four available analog inputs.
- Note 2: This parameter expresses the full-scale range of the ADC scaling. No more than VDD + 0.3V or 5.5V (whichever is smaller) must be applied to the analog inputs of the device.

5.4 THERMAL INFORMATION

Table 7 lists the thermal information for the ADX112(Q).

Table 7. Thermal Information

PARAMETER	SYMBOL	MSOP-10	QFN-10	UNITS
Junction-to-Ambient Thermal Resistance	$R_{\Theta JA}$	150	119	°C/W
Junction-to-Case (Top) Thermal Resistance	$R_{\theta JC(top)}$	54	60	°C/W
Junction-to-Board Thermal Resistance	$R_{\Theta JB}$	90	39	°C/W
Junction-to-Top Characterization Parameter	τιΨ	3	4	°C/W
Junction-to-Board Characterization Parameter	Ψлв	86	39	°C/W
Junction-to-Case (Bottom) Thermal Resistance	R _{0JC(bot)}	90	45	°C/W

5.5 ELECTRICAL CHARACTERISTICS

Table 8 lists the electrical characteristics of ADX112(Q). Maximum and minimum specifications apply from $T_A = -40^{\circ}\text{C}$ to 125°C. Typical specifications are at $T_A = 25^{\circ}\text{C}$. All specifications are at VDD = 3.3V, data rate = 8SPS, and full-scale range (FSR) = ± 2.048 V, unless otherwise noted.

Table 8. Electrical Characteristics

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
ANALOG INPUTS	Т	1	T	Т	T		
		$FSR = \pm 6.144V^{(1)}$		9			
Common-Mode Input		$FSR = \pm 4.096V^{(1)}$		7			
Impedance		FSR = ±2.048V		6		МΩ	
mpodanoo		FSR = ±1.024V		5			
		$FSR = \pm 0.512V$, $FSR = \pm 0.256V$		6			
		$FSR = \pm 6.144V^{(1)}$		26			
DW Hadda d		$FSR = \pm 4.096V^{(1)}$		17		140	
Differential Input Impedance		$FSR = \pm 2.048V$		3		ΜΩ	
Impedance		$FSR = \pm 1.024V$		1.5			
		$FSR = \pm 0.512V$, $FSR = \pm 0.256V$		0.9			
SYSTEM PERFORMANCE							
Resolution (No Missing Codes)			16			Bits	
Data Rate	DR		8, 16, 32,	64, 128, 250	, 475, 860	SPS	
Data Rate Variation		All data rates	-10%		10%		
Output Noise			See NC	Section	MANCE		
Integral Nonlinearity	INL	$DR = 8SPS, FSR = \pm 2.048V^{(2)}$		0.5	1	LSB	
		FSR = ±2.048V, differential inputs		±0.1	±1.5		
Offset Error		FSR = ±2.048V, single-ended inputs		-0.5		LSB	
Offset Drift ⁽³⁾		FSR = ±2.048V		0.002		LSB/°C	
Offset Power-Supply Rejection		FSR = ±2.048V, DC supply variation		0.2		LSB/V	
Offset Channel Match		Match between any two inputs		0.5		LSB	
Gain Error ⁽⁴⁾		FSR = ±2.048V, T _A = 25°C		0.01%	0.1%		
		FSR = ±0.256V		8			
Gain Drift(3)(4)		FSR = ±2.048V	8 30		ppm/°C		
		$FSR = \pm 6.144V^{(1)}$		8			
Gain Power-Supply Rejection		VDD = 3.3V to 5V		70		ppm/V	
Gain Match ⁽⁴⁾		Match between any two gains		0.01%	0.1%		
Gain Channel Match		Match between any two inputs		0.01%	0.1%		
		At DC, FSR = ±0.256V		> 110			
		At DC, FSR = ±2.048V		> 105			
Common-Mode	CMRR	At DC, FSR = $\pm 6.144V^{(1)}$		100		dB	
Rejection Ratio		f _{CM} = 50Hz		103			
		f _{CM} = 60Hz		104			
TEMPERATURE SENSOR	ı	1	1	1	I		
Temperature Range			-40		125	°C	
Temperature Resolution			1	0.03125		°C/LSB	
F		T _A = 0°C to 70°C		0.2	±0.5		
Accuracy		$T_A = -40^{\circ}\text{C to } 125^{\circ}\text{C}$	†	0.4	±1	°C	
· /				0.03125		°C/V	
		vs. supply		0.03125	±0.25	°C/	

Ultra-Small, Ultra-Low-Power SPI, 16-Bit, High-Precision SD ADC with Internal Reference and Oscillator

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DIGITAL INPUTS/OUTPUTS						
High-Level Input Voltage	V _{IL}		0.7 VDD		VDD	V
Low-Level Input Voltage	V _{IL}		GND		0.3 VDD	V
High-Level Output Voltage	V _{OH}	I _{OH} = 1mA	0.8 VDD			V
Low-Level Output Voltage	V _{OL}	I _{OL} = 1mA	GND		0.2 VDD	V
Input Leakage, High	I _H	V _{IL} = 5.5V	-10		10	μA
Input Leakage, Low	ΙL	V _{IL} = GND	-10		10	μA
POWER SUPPLY						
		Power down, T _A = 25°C		0.65	1	
Cumply Current		Power down			3.5	
Supply Current	I_{VDD}	Operating, T _A = 25°C		145	170	μΑ
		Operating			300	
		VDD = 5V		0.9		
Power Dissipation	P_{D}	VDD = 3.3V		0.5		mW
		VDD = 2V		0.3		

Note 1: This parameter expresses the full-scale range of the ADC scaling. No more than VDD + 0.3V or 5.5V (whichever is smaller) must be applied to this device.

Note 2: Best-fit INL; covers 98% of full-scale.

Note 3: Maximum value specified by characterization.

Note 4: Includes all errors from onboard PGA and voltage reference.

5.6 TIMING REQUIREMENTS: SERIAL INTERFACE

Table 9 lists the timing requirements for the serial interface. VDD = 2.0V to 5.5V, unless otherwise noted.

Table 9. Timing Requirements: Serial Interface

PARAMETER	SYMBOL	MIN	MAX	UNITS
Delay Time, CS Falling Edge to First SCLK Rising Edge(1)	t _{CSSC}	100		ns
Delay Time, Final SCLK Falling Edge to $\overline{\text{CS}}$ Rising Edge	t _{sccs}	100		ns
Pulse Duration, CS High	t _{CSH}	200		ns
SCLK Period	t _{SCLK}	250		ns
Pulse Duration, SCLK High	t _{SPWH}	100		ns
Pulse Duration, SCLK Low ⁽²⁾	4	100		ns
Pulse Durdhori, SCER LOW-9	† _{SPWL}		28	ms
Setup Time, DIN Valid before SCLK Falling Edge	† _{DIST}	50		ns
Hold Time, DIN Valid after SCLK Falling Edge	t _{DIHD}	50		ns
Hold Time, SCLK Rising Edge to DOUT Invalid	t _{DOHD}	0		ns

Note 1: $\overline{\text{CS}}$ can be tied low permanently in case the serial bus is not shared with any other device.

Note 2: Holding SCLK low longer than 28ms resets the SPI interface.

5.7 SWITCHING CHARACTERISTICS: SERIAL INTERFACE

Table 10 lists the switching characteristics of serial interface.

Table 10. Switching Characteristics: Serial Interface

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Propagation Delay Time, CS Falling Edge to DOUT Driven	t _{CSDOD}	DOUT load = $20pF \mid \mid 100k\Omega$ to GND			100	ns
Propagation Delay Time, SCLK Rising Edge to Valid New DOUT	t _{DOPD}	DOUT load = $20 pF \mid \mid 100 k\Omega$ to GND	0		50	ns
Propagation Delay Time, CS Rising Edge to DOUT High Impedance	t _{CSDOZ}	DOUT load = $20 pF \mid \mid 100 k\Omega$ to GND			100	ns

Figure 2 shows the serial interface timing.




Figure 2. Serial Interface Timing

5.8 TYPICAL CHARACTERISTICS




Figure 3. Operating Current vs. Temperature




Figure 5. Single-Ended Offset Error vs. Temperature




Figure 7. Gain Error vs. Temperature




Figure 4. Power-Down Current vs. Temperature




Figure 6. Differential Offset vs. Temperature




Figure 8. Gain Error vs. Supply Voltage

5.9 TYPICAL CHARACTERISTICS (CONTINUED)




Figure 9. INL vs. Supply Voltage




Figure 11. Noise vs. Supply voltage




Figure 13. Gain Error Histogram




Figure 10. INL vs. Temperature




Figure 12. Data Rate vs. Temperature




Figure 14. Offset Histogram

5.10 TYPICAL CHARACTERISTICS (CONTINUED)




Figure 15. Digital Filter Frequency Response




Figure 17. Temperature Sensor Error Histogram -40°C




Figure 19. Temperature Sensor Error Histogram 25°C




Figure 16. Temperature Sensor Error vs. Temperature




Figure 18. Temperature Sensor Error Histogram 0°C




Figure 20. Temperature Sensor Error Histogram 80°C

5.11 TYPICAL CHARACTERISTICS (CONTINUED)




Figure 21. Temperature Sensor Error Histogram 125°C

6. 参数测量信息

6.1 噪声性能

Delta-sigma ($\Delta\Sigma$)模数转换器(ADC)基于过采样原理。 $\Delta\Sigma$ ADC 的输入信号以高频(调制器频率)采样,随后在数字域中进行滤波和抽取,以产生相应输出数据速率的转换结果。调制器频率与输出数据速率之间的比率称为过采样率(OSR)。通过增加 OSR,从而降低输出数据速率,可以优化 ADC 的噪声性能。换句话说,当降低输出数据速率时,输入参考噪声会下降,因为内部调制器的更多样本被平均以产生一个转换结果。增加增益还可以降低以输入为参考的噪声,这在测量低电平信号时特别有用。

Table 11 和 Table 12 总结了器件噪声性能。数据代表 $T_A = 25$ °C 且输入在外部短接在一起时的典型噪声性能。Table 11 显示了所示条件下以 μV_{RMS} 为单位的输入参考噪声。请注意, μV_{PP} 值显示在括号中。Table 12 显示了使用 Equation 1 从 μV_{RMS} 值计算的有效位数(ENOB)中的相应数据。使用 Equation 2 从峰峰值噪声值计算的无噪声位显示在括号中。

$$ENOB = In (FSR / V_{RMS-Noise}) / In(2)$$
 (1)

Noise-Free Bits =
$$\ln (FSR / V_{PP-Noise}) / \ln (2)$$
 (2)

Table 11. Noise in μV_{RMS} (μV_{PP}) at VDD = 3.3V

		- (1)								
DATA RATE		FSR (FULL-SCALE RANGE)								
(SPS)	±6.144V	±4.096V	±2.048V	±1.024V	±0.512V	±0.256V				
8	187.5 (187.5)	125 (125)	62.5 (62.5)	31.25 (31.25)	15.625 (15.625)	7.8125 (7.8125)				
16	187.5 (187.5)	125 (125)	62.5 (62.5)	31.25 (31.25)	15.625 (15.625)	7.8125 (7.8125)				
32	187.5 (187.5)	125 (125)	62.5 (62.5)	31.25 (31.25)	15.625 (15.625)	7.8125 (7.8125)				
64	187.5 (187.5)	125 (125)	62.5 (62.5)	31.25 (31.25)	15.625 (15.625)	7.8125 (13.889)				
128	187.5 (187.5)	125 (125)	62.5 (62.5)	31.25 (31.25)	15.625 (17.333)	7.8125 (15.625)				
250	187.5 (375)	125 (250)	62.5 (125)	31.25 (62.5)	15.625 (31.25)	7.8125 (23.4375)				
475	187.5 (375)	125 (250)	62.5 (125)	31.25 (62.5)	15.625 (31.25)	7.8125 (32.986)				
860	187.5 (520.8)	125 (319.4)	62.5 (152.7)	31.25 (90.2)	15.625 (38.19)	8.6799 (45.138)				

Table 12. ENOB from RMS Noise (Noise-Free Bits from Peak-to-Peak Noise) at VDD = 3.3V

DATA RATE	FSR (FULL-SCALE RANGE)								
(SPS)	±6.144V	±4.096V	±2.048V	±1.024V	±0.512V	±0.256V			
8	16 (16)	16 (16)	16 (16)	16 (16)	16 (16)	16 (16)			
16	16 (16)	16 (16)	16 (16)	16 (16)	16 (16)	16 (16)			
32	16 (16)	16 (16)	16 (16)	16 (16)	16 (16)	16 (16)			
64	16 (16)	16 (16)	16 (16)	16 (16)	16 (16)	16 (15.17)			
128	16 (16)	16 (16)	16 (16)	16 (16)	16 (15.85)	16 (15)			
250	16 (15)	16 (15)	16 (15)	16 (15)	16 (15)	16 (14.41)			
475	16 (15)	16 (15)	16 (15)	16 (15)	16 (15)	16 (13.92)			
860	16 (14.52)	16 (14.64)	16 (14.7)	16 (14.47)	16 (14.71)	15.9 (13.47)			

7. 详细说明

7.1 概述

ADX112(Q)是一款非常小的低功耗 16 位 Δ -Σ (Δ Σ)模数转换器(ADC)。ADX112(Q)由增益可调的 Δ Σ ADC 内核、内部电压基准、时钟振荡器和 SPI 组成。该器件也集成了高度线性和精确的温度传感器。所有这些功能都旨在减少所需的外部电路并提高性能。FUNCTIONAL BLOCK DIAGRAM 显示了 ADX112(Q)功能框图。

ADX112(Q) ADC 内核测量差分信号 V_{IN} ,它是 $V_{\text{(AINP)}}$ 和 $V_{\text{(AINN)}}$ 之差。转换器核心由一个差分开关电容 $\Delta\Sigma$ 调制器和一个数字滤波器组成。这种架构具有非常强的抑制共模干扰的能力。输入信号与内部参考电压进行比较。数字滤波器从调制器接收高速比特流并输出与输入电压成比例的代码。

ADX112(Q)有两种可用的转换模式:单次模式和连续转换模式。在单次模式下,ADC 根据请求对输入信号执行一次转换,并将值存储到内部转换寄存器中。然后器件进入断电状态。该模式旨在为仅需要定期转换或转换之间有较长空闲时间的系统提供显著的节能效果。在连续转换模式下,ADC 在前一次转换完成后立即自动开始转换输入信号。连续转换的速率等于编程的数据速率。数据可以随时读取并始终反映最近完成的转换。

7.2 功能模块框图




Figure 22. Functional Block Diagram

7.3 特性描述

7.3.1 多路复用器

ADX112(Q)包含一个输入多路复用器(mux),如 Figure 23 所示。可以测量四个单端或两个差分信号。此外,AIN0、AIN1和 AIN2可以与 AIN3进行差分测量。多路复用器由 CONFIG REGISTER中的位 MUX(2:0)配置。测量单端信号时,ADC的负输入通过多路复用器内的开关在内部连接到 GND。




Figure 23. Input Multiplexer

测量单端输入时,设备不输出负码。这些负码表示负差分信号;也就是说, $(V_{(AINP)} - V_{(AINN)}) < 0$ 。连接到 VDD 和 GND 的静电放电(ESD)二极管保护 ADX112(Q)输入。为防止 ESD 二极管导通,请将任何输入的绝对电压保持在 Equation 3 给出的范围内:

$$GND - 0.3V < V_{(AINx)} < VDD + 0.3V$$
 (3)

如果输入引脚上的电压可能违反这些条件,请使用外部肖特基二极管和串联电阻器将输入电流限制在安全值范围内(参见 Table 4)。

此外,过度驱动 ADX112(Q)上一个未使用的输入可能会影响当前在其他输入引脚上进行的转换。如果可能会过度驱动未使用的输入,请使用外部肖特基二极管对信号进行钳位。

7.3.2 模拟输入

ADX112(Q)使用开关电容器输入级,其中电容器连续充电然后放电以测量 AIN_P和 AIN_N之间的电压。输入信号的采样频率称为采样频率或调制器频率($f_{(MOD)}$)。ADX112(Q)有一个 1MHz 的内部振荡器,该振荡器进一步除以 4 以产生 250kHz 的调制器频率。此输入级中使用的电容器很小,对于外部电路而言,平均负载呈电阻性。这种结构如 Figure 24 所示。电阻由电容器值和它们的切换速率设置。Figure 25 显示了 Figure 24 中所示开关的设置。在采样阶段,开关 S₁ 闭合。该事件对 C_{A1} 充电至 V_(AINP),C_{A2} 充电至 V_(AINN),C_B 充电至($V_{(AINP)} - V_{(AINN)}$)。在放电阶段,S₁ 首先打开,然后 S₂ 关闭。然后 C_{A1} 和 C_{A2} 放电至大约 0.7V,C_B 放电至 0V。这种充电从驱动 ADX112(Q)模拟输入的源吸取非常小的瞬态电流。该电流的平均值可用于计算有效阻抗(Z_{eff}),其中 $Z_{eff} = V_{IN}$ / $I_{AVERAGE}$ 。




Figure 24. Simplified Analog Input Circuit




Figure 25. S₁ and S₂ Switch Timing

共模输入阻抗是通过将共模信号施加到短路的 AIN_P 和 AIN_N 输入并测量每个引脚消耗的平均电流来测量的。共模输入阻抗根据满量程范围而变化,但默认满量程范围约为 $6M\Omega$ 。在 Figure 24 中,共模输入阻抗为 Z_{CM} 。

差分输入阻抗是通过向 AIN_P 和 AIN_N 输入施加差分信号来测量的,其中一个输入保持在 0.7V。流过连接到 0.7V 的引脚的电流是差分电流,并与满量程范围成比例。在 Figure 24 中,差分输入阻抗为 Z_{DIFF} 。

务必考虑输入阻抗的典型值。除非输入源具有低阻抗,否则 ADX112(Q)输入阻抗可能会影响测量精度。对于具有高输出阻抗的源,可能需要缓冲,然而有源缓冲器会引入噪声,还会引入偏移和增益误差。在高精度应用中系统及设计中请考虑所有这些因素。

时钟振荡器频率随温度轻微漂移;因此,输入阻抗也会漂移。对于大多数应用,这种输入阻抗漂移可以忽略不计。

7.3.3 满量程(FSR)和 LSB 大小

可编程增益放大器(PGA)在 ADX112(Q) $\Delta\Sigma$ 内核之前实现。满量程范围由 CONFIG REGISTER 中的三个位(PGA(2:0))配置,可以设置为 \pm 6.144V、 \pm 4.096V、 \pm 2.048V、 \pm 1.024V、 \pm 0.512V 和 \pm 0.256V。Table 13 显示了 FSR 以及相应的 LSB 大小。LSB 大小是通过 Equation 4 中所示的公式从满量程电压计算得出的。但是,模拟输入电压绝不能超过 ELECTRICAL CHARACTERISTICS 中给出的模拟输入电压限制。如果使用大于 4V 的 VDD 电源电压,则 \pm 6.144V 满量程范围允许输入电压扩展至电源电压。请注意,在这种情况下,或者只要电源电压低于满量程范围(例如,VDD = 3.3V 且满量程范围 = \pm 4.096V),就无法获得满量程 ADC 输出代码。这种无能意味着失去了一些动态范围。

$$LSB = FSR / 2^{16}$$
 (4)

Table 13. Full-Scale Range and Corresponding LSB Size

FSR	LSB SIZE
±6.144V ⁽¹⁾	187.5μV
±4.096V ⁽¹⁾	125µV
±2.048V	62.5µV
±1.024V	31.25μV
±0.512V	15.625μV
±0.256V	7.8125µV

注:此参数表示 ADC 缩放的满刻度范围。不得向该器件施加超过 VDD + 0.3V 的电压。

模拟输入电压绝不能超过 ABSOLUTE MAXIMUM RATINGS 中给出的模拟输入电压限制。如果 VDD 电源电压低于选定的满量程范围,则无法获得满量程 ADC 输出代码。例如,当 VDD = 3.3V 且 FSR = $\pm 4.096V$ 时,只能测量高达 V_{IN} = $\pm 3.3V$ 的信号。表示 $|V_{IN}|$ > 3.3V 的电压代码范围在这种情况下不能使用。

强烈建议使用比 VDD 电源电压高一级的满量程范围作为最大满量程范围。例如,VDD = 2V 和±2.048V 是最大满量程范围的最佳设置。大于±2.048V 的满量程范围没有任何好处。

7.3.4 参考电压

ADX112(Q)具有集成电压基准。该设备不能使用外部参考。与初始电压参考精度和参考温度漂移相关的误差包含在 ELECTRICAL CHARACTERISTICS 的增益误差和增益漂移规范中。

7.3.5 振荡器

ADX112(Q)有一个运行频率为 1MHz 的集成振荡器。操作设备不需要外部时钟。请注意,内部振荡器会随温度和时间漂移。输出数据速率将与振荡器频率成比例。

7.3.6 输出数据速率和转换时间

ADX112(Q)提供可编程输出数据速率。使用 CONFIG REGISTER 中的 DR(2:0)位选择 8SPS、16SPS、32SPS、64SPS、128SPS、250SPS、475SPS 或 860SPS 的输出数据速率。

ADX112(Q)中的转换在单个周期内稳定下来;因此,转换时间等于 1 / DR。

7.3.7 温度传感器

ADX112(Q)提供集成的精密温度传感器。通过在 CONFIG REGISTER 中设置位 TS_MODE = 1 来启用温度传感器模式。温度数据表示为在 16 位转换结果中左对齐的 14 位结果。数据从最高有效字节(MSB)开始输出。读取这两个数据字节时,前 14 位用于表示温度测量结果。一个 14 位 LSB 等于 0.03125℃。负数以二进制补码格式表示,如 Table 14 所示。

Table 14. 14-Bit Temperature Data Format

TEMPERATURE (°C)	DIGITAL OUTPUT (BINARY)	HEX
128	01 0000 0000 0000	1000
127.96875	00 1111 1111 1111	OFFF
100	00 1100 1000 0000	0C80
75	00 1001 0110 0000	0960
50	00 0110 0100 0000	0640
25	00 0011 0010 0000	0320
0.25	00 0000 0000 1000	0008
0.03125	00 0000 0000 0001	0001
0	00 0000 0000 0000	0000
-0.25	11 1111 1111 1000	3FF8
-25	11 1100 1110 0000	3CE0
-40	11 1011 0000 0000	3B00

7.3.7.1 从温度转换为数字代码

对于正温度:

二进制补码不对正数执行。因此,只需将数字转换为 14 位左对齐格式的二进制代码,MSB = 0 表示正号。

示例: 50°C / (0.03125°C / 计数) = 1600 = 0640h = 00 0110 0100 0000

对于负温度:

通过对绝对二进制数求补加 1 生成一个负数的补码,然后用 MSB = 1 表示负号。

示例: I-25°CI / (0.03125°C / 计数) = 800 = 0320h = 00 0011 0010 0000

二进制补码格式: 11 1100 1101 1111 + 1 = 11 1100 1110 0000

7.3.7.2 从数字代码转换为温度

要将数字代码转换为温度,首先检查 MSB 是 0 还是 1。如果 MSB 是 0,只需将十进制代码乘以 0.03125 ℃ 即可获得结果。如果 MSB = 1,则从结果中减去 1 并对所有位取反。然后将结果乘以-0.03125 ℃。

示例:设备回读 0960h: 0960h 的 MSB = 0。

 $0960h \times 0.03125$ °C = 2400×0.03125 °C = 75°C

示例: 设备回读 3CE0h3: CE0h 的 MSB = 1。

减 1 补码结果: 3CE0h 至 0320h

 $0320h \times (-0.03125^{\circ}C) = 800 \times (-0.03125^{\circ}C) = -25^{\circ}C$

7.4 器件功能模式

7.4.1 复位和上电

当 ADX112(Q)上电时,执行复位。作为复位过程的一部分,ADX112(Q)将其在 CONFIG REGISTER 中的所有位设置为各自的默认设置。默认情况下,ADX112(Q)在启动时进入关断状态。设备接口和数字块处于工作状态,但不执行任何数据转换。ADX112(Q)的初始关断状态旨在减轻对电源要求严格的系统在上电期间遇到浪涌的情况。从上电到准备就绪需要 500μs。

7.4.2 操作模式

ADX112(Q)以两种模式之一运行:连续转换或单次。CONFIG REGISTER 中的模式位选择相应的操作模式。

7.4.2.1 单次模式和关断

当 CONFIG REGISTER 中的 MODE 位设置为 1 时,ADX112(Q)进入关断状态,并在单次模式下工作。这种关断状态是 ADX112(Q)首次上电时的默认状态。尽管处于关断状态,设备仍然响应命令。ADX112(Q)保持此关断状态,直到将 1 写入 CONFIG REGISTER 中的单次(SS)位。当 SS 位有效时,ADC 启动,将 SS 位重置为 0,并开始单次转换。当转换数据准备好检索时,设备再次关断。在转换过程中向 SS 位写入 1 无效。要切换到连续转换模式,请将 0 写入 CONFIG REGISTER中的模式位。

7.4.2.2 连续转换模式

在连续转换模式(MODE 位设置为 0)下, ADX112(Q)连续执行转换。转换完成后, ADX112(Q)将结果放入 CONVERSION REGISTER 并立即开始另一次转换。要切换到单次模式,请将 1 写入 CONFIG REGISTER 中的 MODE 位,或复位器件。

7.4.2.3 针对低功耗的占空比周期循环

当降低输出数据速率时,ΔΣ ADC 的噪声性能通常会提高,因为可以对内部调制器的更多样本进行平均以产生一个转换结果。在功耗至关重要的应用中,可能不需要降低数据速率来提高噪声性能。对于这些应用,ADX112(Q)支持占空比周期循环,通过以比较低的频率定期请求一次高数据速率转换,可以显著节省功耗 。例如,数据速率设置为 860SPS 的处于关断状态的 ADX112(Q)可以由微控制器操作,该微控制器每 125 毫秒(8SPS)指示一次单次转换。由于 860SPS 的转换仅需要大约 1.2ms,ADX112(Q)在剩余的 123.8ms 内进入关断状态。在此配置中,ADX112(Q)的功耗约为连续转换模式下功耗的 1/100。占空比完全是任意的,由主控制器定义。ADX112(Q)提供较低的数据速率,不实现占空比,还可以根据需要提供改进的噪声性能。

7.5 编程

7.5.1 串行接口

SPI 兼容串行接口由四个信号(CS、SCLK、DIN 和 DOUT/DRDY)或三个信号(在这种情况下为CS可能被绑低)。该接口用于读取转换数据、读写寄存器和控制设备操作。

7.5.2 片选(CS)

片选引脚(CS)选择 ADX112(Q)进行 SPI 通信。当多个设备共享同一<u>串行总线时,此功能很有用。在串行通信期间保持CS</u>为低电平。当CS被拉高时,串行接口复位,SCLK 被忽略,DOUT/DRDY进入高阻<u>态。在此状态下,DOUT/DRDY</u>无法提供数据就绪指示。在存在多个设备并且必须监视 DOUT/DRDY的情况下,定期降低CS。此时,DOUT/DRDY引脚要么立即变高以指示没有新数据可用,要么立即变低以指示新数据存在于 CONVERSION REGISTER 中并可用于传输。可以随时传输新数据,无需担心数据损坏。当传输开始时,当前结果被锁定在输出移位寄存器中并且在通信完成之前不会改变。该系统避免了任何数据损坏的可能性。

7.5.3 串行时钟(SCLK)


串行时钟(SCLK)具有施密特触发输入,用于将 DIN 和 DOUT/DRDY引脚上的数据输入和输出 ADX112(Q)。即使输入有迟滞,也建议尽可能保持 SCLK 干净,以防止毛刺意外移动数据。如果 SCLK 保持低电平 28ms,串行接口复位,下一个 SCLK 脉冲开始一个新的通信周期。该超时功能可用于在串行接口传输中断时恢复通信。当串行接口空闲时,保持 SCLK 为低电平。

7.5.4 数据输入(DIN)

数据输入引脚(DIN)与 SCLK 一起用于向 ADX112(Q)发送数据。该器件在 SCLK 下降沿锁存 DIN 上的数据。ADX112(Q)从不驱动 DIN 引脚。

7.5.5 数据输出和数据就绪(DOUT/DRDY)

数据输出和数据就绪引脚(DOUT/DRDY)与 SCLK 一起用于从 ADX112(Q)读取转换和寄存器数据。DOUT/DRDY上的数据在 SCLK 上升沿移出。DOUT/DRDY也用于指示转换完成并且有新数据可用。当新数据准备好检索时,此引脚变为低电平。DOUT/DRDY也能够触发微控制器开始从 ADX112(Q)读取数据。在连续转换模式下,如果没有从设备中检索到数据,DOUT/DRDY在下一个数据就绪信号(DOUT/DRDY低电平)之前 8μs 再次变为高电平。此转换如 Figure 26 所示。在DOUT/DRDY返回高电平之前完成数据传输。



Note: \overline{CS} may be held low. If \overline{CS} is low, DOUT/ \overline{DRDY} asserts low indicating new data are available.

Figure 26. DOUT/DRDY Behavior without Data Retrieval in Continuous Conversion Mode 当CS为高电平时,DOUT/DRDY默认配置弱内部上拉电阻。此功能降低了 DOUT/DRDY在电源中间附近浮动并导致主设备漏电流的风险。要禁用此上拉电阻并将设备置于高阻抗状态,请将 CONFIG REGISTER 中的 PULL UP EN 位设置为 0。

7.5.6 数据格式

ADX112(Q)提供二进制补码格式的 16 位数据。正满量程输入产生 7FFFh 的输出代码,负满量程输入产生 8000h 的输出代码。对于超过满量程的信号,输出会在这些代码处削波。Table 15 总结了不同输入信号的理想输出代码。

Table 15. Input Signal versus Ideal Output Code

· · · · · · · · · · · · · · · · · · ·	
INPUT SIGNAL, VIN (AINP - AINN)	IDEAL OUTPUT CODE (EXCLUDES THE EFFECTS OF NOISE, INL, OFFSET, AND GAIN ERRORS)
\geq +FS (2 ¹⁵ - 1) / 2 ¹⁵	7FFFh
+FS / 2 ¹⁵	0001h
0	0
-FS / 2 ¹⁵	FFFFh
≤ -F\$	8000h

Figure 27 shows code transitions versus input voltage.




Figure 27. ADX112(Q) Code Transition Diagram

7.5.7 数据检索

对于单次和连续转换模式,ADX112(Q)的数据写入和读取方式相同,无需发出任何命令。ADX112(Q)的工作模式由 CONFIG REGISTER 中的 MODE 位选择。

将 MODE 位设置为 0 可将器件置于连续转换模式。在连续转换模式下,即使CS很高,设备也会不断地开始新的转换。对于单次模式,将 MODE 位设置为 1。在单次模式下,新的转换仅通过向 SS 位写入 1 来开始。


转换数据总是被缓冲,并保留当前数据直到被新的转换数据替换。因此,可以随时读取数据而不必担心数据损坏。当DOUT/<u>DRDY</u>断言为低电平时,表明新的转换数据已准备就绪,通过在 DOUT/<u>DRDY</u>上移出数据来读取转换数据。DOUT/<u>DRDY</u>上数据的 MSB(第 15 位)在第一个 SCLK 上升沿同步输出。在转换结果从 DOUT/<u>DRDY</u>输出的同时,新的配置寄存器数据在 SCLK 下降沿锁存到 DIN 上。

ADX112(Q)还提供了在同一数据传输周期内直接回读配置寄存器设置的可能性。一个完整的数据传输周期由 32 位(当使用配置寄存器数据回读时)或 16 位(仅当CS线可控且未永久保持低电平时使用)组成。

7.5.7.1 32 位数据传输周期


一个 32 位数据传输周期中的数据由四个字节组成:两个字节用于转换结果,另外两个字节用于 CONFIG REGISTER 回读。设备始终先读取 MSB。

如 Figure 28 所示,在一个传输周期内两次写入相同的 Config 寄存器设置。如果方便,可在传输周期的前半部分写入一次 Config 寄存器设置,然后将 DIN 引脚保持为低电平(如 Figure 29 所示)或在周期的后半段处于高位。如果不需要更新 Config 寄存器,则在整个传输周期内将 DIN 引脚保持为低电平或高电平。在 32 位传输周期的前两个字节中写入的配置寄存器设置在同一周期的最后两个字节中被读回。



Note: \overline{CS} can be held low if the device does not share the serial bus with another device. If \overline{CS} is low, DOUT/ \overline{DRDY} asserts low indicating new data are available.

Figure 28. 32-Bit Data Transmission Cycle with Config Register Readback



Note: \overline{CS} can be held low if the device does not share the serial bus with another device. If \overline{CS} is low, DOUT/ \overline{DRDY} asserts low indicating new data are available.

Figure 29. 32-Bit Data Transmission Cycle: DIN Held Low

7.5.7.2 16 位数据传输周期

如果不需要回读配置寄存器数据,ADX112(Q)转换数据也可以在短短的 16 位数据传输周期内同步输出,如 Figure 30 所示。因此,CS必须在第 16 个 SCLK 周期后拉高。将CS设置为高电平可重置 SPI 接口。下一次CS变低时,数据传输在第一个 SCLK 上升沿以当前缓冲的转换结果开始。如果 DOUT/DRDY在数据检索开始时为低电平,则转换缓冲区已更新为新结果。否则,如果 DOUT/DRDY为高电平,则读取前一个数据传输周期的相同结果。




Figure 30. 16-Bit Data Transmission Cycle

8. REGISTER MAP

The ADX112(Q) has two registers that are accessible through the SPI interface. The CONVERSION REGISTER contains the result of the last conversion. The CONFIG REGISTER allows the user to change the ADX112(Q) operating modes and query the status of the devices.

8.1 CONVERSION REGISTER [RESET = 0000H]

The 16-bit CONVERSION register contains the result of the last conversion in binary twos' complement format. Following power-up, the CONVERSION register is cleared to 0, and remains 0 until the first conversion is completed. The register format is shown in Table 16.

Table 16. CONVERSION Register

15	14	13	12	11	10	9	8
D15	D14	D13	D12	D11	D10	D9	D8
R-0h							
7	6	5	4	3	2	1	0
D7	D6	D5	D4	D3	D2	D1	D0
R-0h							

LEGEND: R/W = Read/Write; R = Read only; -n = value after reset

Table 17. CONVERSION Register Field Descriptions

BIT	FIELD	TYPE	RESET	DESCRIPTION
15:0	D(15:0)	R	0000h	16-bit conversion result

8.2 CONFIG REGISTER [RESET = 058BH]

The 16-bit CONFIG register can be used to control the ADX112(Q) operating mode, input selection, data rate, full-scale range, and temperature sensor mode. The register format is shown in Table 18.

Table 18. CONFIG Register

15	14	13	12	11	10	9	8	
SS		MUX(2:0)			MODE			
R/W-0h	R/W-0h R/W-0h				R/W-2h			
7	6	5	4	3	2	1	0	
	DR(2:0)			PULL_UP_EN	NOP(1:0)		Reserved	
R/W-4h R/W				R/W-1h R/W-1h			R-1h	

LEGEND: R/W = Read/Write; R = Read only; -n = value after reset

Table 19. CONFIG Register Field Descriptions

BIT	FIELD	TYPE	RESET	DESCRIPTION
15 SS R/W		0h	Operational status or single-shot conversion start This bit determines the operational status of the device. The operational status can only be written when in power-down state and has no effect when a conversion is ongoing. When writing: 0 = No effect 1 = Start a single conversion (when in power-down state) When reading: 0 = Device is currently performing a conversion. 1 = Device is not currently performing a conversion (default).	
14:12	MUX(2:0)	R/W	0h	Input multiplexer configuration These bits configure the input multiplexer. 000 = AIN _P is AIN0 and AIN _N is AIN1 (default). 001 = AIN _P is AIN0 and AIN _N is AIN3. 010 = AIN _P is AIN1 and AIN _N is AIN3. 011 = AIN _P is AIN2 and AIN _N is AIN3. 100 = AIN _P is AIN0 and AIN _N is GND. 101 = AIN _P is AIN1 and AIN _N is GND. 110 = AIN _P is AIN2 and AIN _N is GND. 111 = AIN _P is AIN3 and AIN _N is GND.
11:9	PGA(2:0)	R/W	2h	Programmable gain amplifier configuration These bits configure the programmable gain amplifier. 000 = FSR is ±6.144V(1) 001 = FSR is ±4.096V(1) 010 = FSR is ±2.048V (default) 011 = FSR is ±1.024V 100 = FSR is ±0.512V 101 = FSR is ±0.256V 110 = FSR is ±0.256V 111 = FSR is ±0.256V
8	MODE	R/W	1h	Device operating mode This bit controls the ADX112(Q) operating mode. 0 = Continuous conversion mode 1 = Power-down and single-shot mode (default)

BIT	FIELD	TYPE	RESET	DESCRIPTION
7:5	DR(2:0)	R/W	4h	Data rate These bits control the data rate setting. 000 = 8SPS 001 = 16SPS 010 = 32SPS 011 = 64SPS 100 = 128SPS (default) 101 = 250SPS 110 = 475SPS 111 = 860SPS
4	TS_MODE	R/W	0h	Temperature sensor mode This bit configures the ADC to convert temperature or input signals. 0 = ADC mode (default) 1 = Temperature sensor mode
3	PULL_UP_EN	R/W	1h	Pullup enable This bit enables <u>a</u> weak internal pullup resistor on the DOUT/DRDY pin only when <u>CS</u> is high. When enabled, an internal 400kΩ resistor connects the bus line to supply. When disabled, the DOUT/DRDY pin floats. 0 = Pullup resistor disabled on DOUT/DRDY pin 1 = Pullup resistor enabled on DOUT/DRDY pin (default)
2:1	NOP(1:0)	R/W	1h	No operation The NOP(1:0) bits control whether data are written to the Config register or not. For data to be written to the Config register, the NOP(1:0) bits must be '01'. Any other value results in a NOP command. DIN can be held high or low during SCLK pulses without data being written to the Config register. 00 = Invalid data, do not update the contents of the Config register. 01 = Valid data, update the Config register (default). 10 = Invalid data, do not update the contents of the Config register. 11 = Invalid data, do not update the contents of the Config register.
0	Reserved	R	1h	Reserved Writing either 0 or 1 to this bit has no effect. Always reads back 1.

Note: No more than VDD + 0.3V must be applied to this device.

9. 应用与实现

注

以下应用部分中的信息不是 AnalogySemi 组件规范的一部分, AnalogySemi 不保证其准确性或完整性。AnalogySemi 的客户有责任确定组件是否适合他们的用途。客户应验证和测试他们的设计实施以确认系统功能。

9.1 应用信息

ADX112(Q)是一款精密的 16 位 ΔΣ ADC,提供许多集成功能,可简化最常见传感器类型的测量,包括各种类型的温度和桥式传感器。以下部分给出了在各种情况下使用 ADX112(Q)的示例电路和建议。

9.1.1 串行接口连接

ADX112(Q)的主要串行接口连接如 Figure 31 所示。




Figure 31. Typical Connections of the ADX112(Q)

大多数微控制器 SPI 外设都可以与 ADX112(Q)配合使用。该接口在 SPI 模式 1 下运行,其中 CPOL = 0 且 CPHA = 1。在 SPI 模式 1 下,SCLK 空闲为低电平,数据仅在 SCLK 上升沿启动或更改;数据由主机和从机在 SCLK 下降沿锁存或读取。有关 ADX112(Q)采用的 SPI 通信协议的详细信息,请参见 TIMING REQUIREMENTS: SERIAL INTERFACE 部分。

在每个数字引脚的串联路径中放置 50Ω 电阻器以提供一些短路保护是一个很好的做法。必须注意仍然满足所有 SPI 时序要求,因为这些额外的串联电阻器以及数字信号线上存在的总线寄生电容可能会压摆信号。

ADX112(Q)的全差分输入非常适合连接到具有适度低源阻抗的差分源(例如热电偶和热敏电阻)。尽管 ADX112(Q)可以读取全差分信号,但由于每个引脚上的 ESD 保护二极管,该器件无法在其任一输入端接受负电压。当输入超过电源电压或低于地电压时,这些二极管会导通以防止 ESD 对器件造成任何损坏。


9.1.2 用于通信的 GPIO 端口


大多数微控制器都具有可编程输入/输出(I/O)引脚,可以在软件中将其设置为输入或输出。如果 SPI 控制器不可用,可以将 ADX112(Q)连接到 GPIO 引脚并模拟 SPI 总线协议。使用 GPIO 引脚生成 SPI 接口只需要将引脚配置为推或拉输入或输出。此外,如果 SCLK 线保持低电平超过 28ms,则通信超时。这种情况意味着 GPIO 端口必须能够提供脉冲之间不超过 28 毫秒的 SCLK 脉冲。

9.1.3 模拟输入滤波

模拟输入滤波有两个目的: 首先,限制采样过程中混叠的影响; 其次,减少外部噪声成为测量的一部分。

对于任何采样系统,如果没有适当的抗混叠过滤,就会出现混叠。当输入信号中的频率分量高于 ADC 采样频率(也称为奈奎斯特频率)的一半时,就会发生混叠。这些频率分量折回并出现在实际感兴趣的频带中,低于采样频率的一半。数字滤波器的滤波器响应以采样频率的倍数重复,也称为调制器频率(f_(MOD)),如 Figure 32 所示。高达滤波器响应重复频率的信号或噪声被衰减到一定数量的数字滤波器取决于滤波器架构。输入信号中存在于调制器频率或其倍数附近的任何频率分量都不会衰减并混叠回感兴趣的频带,除非被外部模拟滤波器衰减。








Figure 32. Effect of Aliasing


许多传感器信号本质上是带限的;例如,热电偶的输出变化率有限。在这种情况下,当使用 $\Delta\Sigma$ ADC 时,传感器信号不会混叠回通带。但是,沿传感器布线或应用电路拾取的任何噪声都可能混叠到通带中。电源线周期频率和谐波是一种常见的噪声源。电磁干扰(EMI)或射频干扰(RFI)源也可能产生外部噪声,例如附近的电机和手机。另一个噪声源通常以时钟和其他数字信号的形式存在于印刷电路板(PCB)本身。模拟输入滤波有助于消除影响测量结果的不需要的信号。

一阶电阻电容(RC)滤波器(在大多数情况下)足以完全消除混叠,或将混叠的影响降低到传感器本底噪声内的水平。理想情况下,任何超出 $f_{(MOD)}/2$ 的信号都会衰减到低于 ADC 本底噪声的水平。ADX112(Q)的数字滤波器将信号衰减到一定程度。此外,噪声分量的幅度通常小于实际传感器信号。因此,使用截止频率设置为输出数据速率或 10 倍以上的一阶 RC滤波器通常是系统设计的良好起点。

9.1.4 单端输入

虽然 ADX112(Q)有两个差分输入,但该器件可以测量四个单端信号。Figure 33 显示了单端连接方案。ADX112(Q)配置为单端测量,方法是配置 MUX 以相对于地测量每个通道。然后根据 CONFIG REGISTER 中的选择从一个输入中读出数据。单端信号的范围可以从 0V 到正电源或+FS,以较低者为准。不能对该电路施加负电压,因为 ADX112(Q)只能接受相对于地的正电压。ADX112(Q)在输入范围内不会失去线性度。

ADX112(Q)提供±FS 的差分输入电压范围。然而,Figure 33 中所示的单端电路仅使用 ADX112(Q) FS 输入电压范围的正一半,因为不会产生差分负输入。因为只使用了 FS 范围的一半,所以会丢失一位分辨率。为获得最佳噪声性能,建议尽可能使用差分配置。差分配置最大限度地扩大了 ADC 的动态范围,并提供了对共模噪声的强大衰减。




Note: Digital pin connections omitted for clarity.

Figure 33. Measuring Single-Ended Inputs

ADX112(Q)还设计为允许 AIN3 通过调整多路复用器配置作为测量的公共点。AIN0、AIN1 和 AIN2 都可以相对于 AIN3 进行测量。在此配置中,ADX112(Q)可以使用 AIN3 作为公共点的输入工作。这种能力提高了单端配置的可用范围,因为当 GND < V_(AIN3) < VDD 时允许负差分电压;但是,不提供共模噪声衰减。

9.1.5 连接多个设备

当将多个 ADX112(Q)设备连接到单个 SPI 总线时,SCLK、DIN 和 DOUT/DRDY可以通过使用专用片选(CS)对于每个支持 SPI 的设备。默认情况下,当 ADX112(Q)的CS变高时,DOUT/DRDY被弱上拉电阻上拉至 VDD。此功能旨在防止 DOUT/DRDY在中轨附近浮动并导致微控制器输入端漏电流过多。如果 CONFIG REGISTER 中的 PULL_UP_EN 位设置为 0,则当CS转换为高电平时,DOUT/DRDY引脚进入三态模式。当CS为高电平时,ADX112(Q)无法在 DOUT/DRDY上发出数据就绪脉冲。在使用多个设备时,为了评估新转换何时从 ADX112(Q)准备就绪,主机可以定期将CS放到 ADX112(Q)。当CS变为低电平时,DOUT/DRDY引脚立即驱动为高电平或低电平。如果 DOUT/DRDY线在低CS上变低,则当前有新数据可随时输出。如果 DOUT/DRDY线变高,则没有新数据可用,ADX112(Q)返回最后读取的转换结果。可以随时从ADX112(Q)检索有效数据,无需担心数据损坏。如果在数据传输期间有新的转换可用,则在启动新的 SPI 传输之前,该转换不可用于回读。



NOTE: Power and input connections omitted for clarity.

Figure 34. Connecting Multiple ADX112(Q)

9.1.6 伪代码示例

Figure 35 中的流程图显示了一个伪代码序列,其中包含在设备和微控制器之间建立通信以从 ADX112(Q)获取后续读数所需的步骤。例如,默认的 CONFIG REGISTER 设置被更改为将器件设置为 FSR = ±0.512V、连续转换模式和 64SPS 数据速率。




Figure 35. Pseudo Code Example Flow Chart

9.2 典型应用

Figure 36 显示了使用内部高精度温度传感器进行冷端补偿时独立双通道热电偶测量系统的基本连接。除热电偶外,唯一需要的外部电路是偏置电阻、一阶低通、抗混叠滤波器和电源去耦电容器。




Figure 36. Two-Channel Thermocouple Measurement System

10. 电源供电推荐

该器件需要单个电源 VDD 来为器件的模拟和数字电路供电。

10.1 电源排序

在 VDD 稳定后等待大约 500 µs,然后再与设备通信以完成上电复位过程。

10.2 电源去耦

良好的电源去耦对于实现最佳性能非常重要。VDD 必须使用至少 0.1µF 的电容器去耦,如 Figure 37 所示。0.1µF 旁路电容器提供 ADX112(Q)转换时电源所需的瞬时突发额外电流。使用低阻抗连接,将旁路电容器放置在尽可能靠近器件电源引脚的位置。建议使用具有低等效串联电阻(ESR)和电感(ESL)特性的多层陶瓷贴片电容器(MLCC)来实现电源去耦目的。对于非常敏感的系统,或处于恶劣噪声环境中的系统,避免使用过孔将电容器连接到器件引脚可能会提供出色的抗噪声能力。并联使用多个过孔可降低整体电感,有利于接地层的连接。




Figure 37. Power Supply Decoupling

11. 布局

11.1 布局指南

建议在为模拟和数字组件布置印刷电路板(PCB)时采用最佳设计实践。此建议通常意味着布局将模拟组件(例如 ADC、放大器、参考、数模转换器(DAC)和模拟 MUX)与数字组件(例如微控制器、复杂可编程逻辑设备(CPLD)、场-可编程门阵列(FPGA)、射频(RF)收发器、通用串行总线(USB)收发器和开关稳压器)。Figure 38 显示了一个良好的元件放置示例。虽然Figure 38 提供了一个很好的元件放置示例,但每个应用的最佳放置对于所采用的几何形状、元件和 PCB 制造能力都是独一无二的。也就是说,没有适合每种设计的单一布局,在使用任何模拟组件进行设计时必须始终仔细考虑。




Figure 38. System Component Placement

不必使用分离的模拟和数字接地层来改善噪声性能(尽管对于热隔离来说,这个选项是值得考虑的)。但是,在没有组件的 PCB 区域中使用实心接地层或接地填充对于实现最佳性能至关重要。如果所使用的系统采用分开的数字和模拟地平面,通常建议将地平面连接在一起,并尽可能靠近设备。双层板可以使用模拟地和数字地的公共地。可以添加额外的层以简化 PCB 走线布线。地面填充还可以减少 EMI 和 RFI 问题。

还强烈建议数字组件,尤其是射频部分,在给定系统中尽可能远离模拟电路。此外,尽量缩短数字控制走线穿过模拟区域的距离,并避免将这些走线放置在敏感模拟元件附近。数字返回电流通常流经尽可能靠近数字路径的接地路径。如果平面的牢固接地连接不可用,这些电流可能会找到返回源的路径,从而干扰模拟性能。布局对温度传感功能的影响比对 ADC 功能的影响要大得多。

必须使用低 ESR 陶瓷电容器将电源引脚旁路到地。旁路电容器的最佳位置是尽可能靠近电源引脚。旁路电容器的接地侧连接必须是低阻抗连接,以实现最佳性能。电源电流首先流过旁路电容端子,然后流向电源引脚,使旁路最有效。

具有差分连接的模拟输入必须在输入端以差分方式放置一个电容器。差分电容必须是高质量的。最好的陶瓷贴片电容是 COG(NPO),具有稳定的特性和低噪声特性。热隔离热电偶输入连接周围的铜区域,以创建热稳定的冷端。只要遵循上述准则,就可以使用替代布局方案获得可接受的性能。

11.2 布局示例


请参考 EVM 或者咨询 AnalogySemi 销售支持。


12. PACKAGE INFORMATION

The ADX112(Q) is available in the MSOP-10 and QFN-10 packages.

12.1 MSOP-10 PACKAGE

Figure 39 shows the MSOP-10 package view.








Figure 39. MSOP-10 Package View

Table 20 provides detailed information about the dimensions of the MSOP-10 package.

Table 20. Dimensions of the MSOP-10 Package

SYMBOL	DIMENSIONS I	n millimeters	DIMENSIONS IN INCHES				
STIVIDOL	MIN	MAX	MIN	MAX			
A	_	1.100	_	0.043			
A1	0.020	0.150	0.001	0.006			
A2	0.750	0.950	0.030	0.037			
b	0.180	0.330	0.007	0.013			
С	0.090	0.230	0.004	0.009			
D	2.900	3.100	0.114	0.122			
е	0.500	(BSC)	0.020 (BSC)				
E	4.750	5.050	0.187	0.199			
E1	2.900	3.100	0.114	0.122			
L	0.400	0.800	0.016	0.031			
θ	0°	6°	0°	6°			

12.2 QFN-10 PACKAGE

Figure 40 shows the QFN-10 package view.




Figure 40. QFN-10 Package View

Table 21 provides detailed information about the dimensions of the QFN-10 package.


Table 21. Dimensions of the QFN-10 Package

SYMBOL	DIMENSIONS I	n millimeters	DIMENSIONS IN INCHES		
STIVIDOL	MIN	MIN MAX		MAX	
Α	0.500	0.600	0.020	0.024	
A1	0.000	0.050	0.000	0.002	
A3	0.152	2REF.	0.006REF.		
b	0.150	0.250	0.006	0.010	
b1	0.250	0.350	0.010	0.014	
b2	0.200	0.300	0.008	0.012	
D	1.450	1.550	0.057	0.061	
E	1.950	2.050	0.077	0.081	
е	0.500TYP.		0.020TYP.		
L	0.300	0.400	0.012	0.016	
L1	0.350	0.450	0.014	0.018	

13. TAPE AND REEL INFORMATION

13.1 MSOP-10 PACKAG€

Figure 41 illustrates the carrier tape of the MSOP-10 package.



Notes:

- 1. Cover tape width: 9.5 ± 0.10 .
- 2. Cumulative tolerance of 10 sprocket hole pitch: ±0.20 (max).
- 3. Camber: not to exceed 1mm in 100mm.
- 4. Mold#: MSOP-10 (3*3).
- 5. All dimensions: mm.
- 6. Direction of view: 🕣 🍥

Figure 41. Carrier Tape Drawing (MSOP-10 Package)

Table 22 provides information about tape and reel (MSOP-10 package).

Table 22. Tape and Reel Information (MSOP-10 Package)

						U ,		
PACKAGE TYPE	REEL	QTY/REEL	REEL/ INNER BOX	INNER BOX/ CARTON	QTY/CARTON	INNER BOX SIZE (MM)	CARTON SIZE (MM)	
MSOP-10 3*3	13''	3000	1	8	24000	358*340*50	430*380*390	

Figure 42 shows the product loading orientation—pin 1 is assigned on the upper left corner.





Figure 42. Product Loading Orientation (MSOP-10 Package)

13.2 QFN-10 PACKAG€

Figure 43 illustrates the carrier tape (QFN-10 package).



- 1. Cover tape width: 5.5 ± 0.10 . 2. Cumulative tolerance of 10 sprocket hole pitch: ± 0.20 (max).
- 3. Camber: not to exceed 1mm in 100mm.
- Mold#: QFN-10 (1.5*2).
 All dimensions: mm.
- 6. Direction of view:

Figure 43. Carrier Tape Drawing (QFN-10 Package)

Table 23 provides information about tape and reel (QFN-10 package).

Table 23. Tape and Reel Information (QFN-10 Package)

PACKAGE TYPE	REEL	QTY/REEL	REEL/ INNER BOX	INNER BOX/ CARTON	QTY/CARTON	INNER BOX SIZE (MM)	CARTON SIZE (MM)
QFN-10 1.5*2	7''	4000	10	4	160000	210*208*203	440*440*230

Figure 44 shows the product loading orientation—pin 1 is assigned on the upper left corner.




Figure 44. Product Loading Orientation (QFN-10 Package)

REVISION HISTORY

REVISION	DATE	DESCRIPTION		
Rev A	08 February 2023	Rev A release.		
Rev B	08 June 2023	1. Updated the order information.		
	00 June 2023	2. Updated Table 11 and Section 7.3.3.		