



## Práctica 3

Redes iterativas y redes en árbol

## **Objetivo**


- Implementar una red iterativa y una red en árbol para encontrar el mayor de una serie de números:
  - Ambas redes deben poder generarse para cualquier cantidad (potencia de dos) de números mediante la sentencia 'generate'
- Estudie el informe de síntesis de HDL para encontrar:
  - Los elementos combinacionales instanciados
  - El camino crítico (máximo retardo combinacional)





- Simulación
  - 16 números representados en C2 de 4 bits
- Placa
  - 4 números representados en C2 de 4 bits

#### Red en árbol





- Simulación
  - 16 números representados en C2 de 4 bits
- Placa
  - 4 números representados en C2 de 4 bits

#### Red en árbol

 Generación de una red en árbol mediante 'generate'


## Función log2

```
function Log2( input:integer ) return integer is
  variable temp,log:integer;
begin
  temp:=input;
  log:=0;
  while (temp > 1) loop
     temp:=temp/2;
     log:=log+1;
  end loop;
  return log;
end function log2;
```

- No va a generar nada hardware
- Le pasáis como parámetro el número de entradas (potencia de dos) y os devuelve el log2 que usaréis como una constante (como si estuviera definido en generic)


# Implementación





#### Informe síntesis

Después de la síntesis, en la pestaña 'Reports' (debajo), se encuentran dos informes de síntesis:




Por ejemplo (informe de recursos, obtenido de la práctica 2):

	L	L				ı
	Site Type	Used	Fixed	Available	Util%	
	Slice LUTs*  LUT as Logic  LUT as Memory  Slice Registers  Register as Flip Flop  Register as Latch  F7 Muxes	46   46   0   35   35   0	0 0 0 0 0 0	20800 20800 9600 41600 41600 41600 16300	0.22 0.22 0.00 0.08 0.08 0.00	
	F8 Muxes	0	0	8150	0.00	
П						г

## Informe temporal


 Debajo de 'Open Implemented Design', tanto en síntesis como en implementación, se puede hacer click en 'Report Timing Summary' (el resumen de tiempos después de la implementación es más preciso)



Aparece esta ventana, al hacer clic en OK, se genera el informe

## Informe temporal

 Estos informes son visibles haciendo click en la pestaña 'Timing' (debajo en la ventana principal de VIVADO):




"All user specified timing constraints are met" → ¿Cómo sabe la herramienta cuál es el período del reloj de entrada que se utiliza en este diseño? Por medio del archivo .xdc:

```
create_clock -add -name clk -period 10.00 -waveform {0 5} [get_ports clk]
```


- Esta línea caracteriza la señal clk, que se toma del oscilador que proviene del pin W5 (en la placa Basys-3).
  - Define un período de reloj (10 ns), cuando se convierte en 0 (0 ns) y cuando se convierte en 1 (5 ns)
- No es posible realizar un análisis de tiempo sin esta línea, ni la herramienta puede ubicar y enrutar el hardware de acuerdo con las restricciones temporales.
- Esta línea también es visible al hacer click en "Clock Summary" (una de las secciones del informe izquierda)

## Informe temporal

 Cuando en el diseño nos encontramos caminos combinacionales entre alguna entrada y alguna salida aparecerá su informe aquí:



 Cuando en el diseño nos encontramos caminos combinacionales entre alguna entrada y un elemento de memoria o entre un elemento de memoria y alguna salida aparecerá su informe aquí:



#### Calificación

- A TE
- Debéis acudir al laboratorio con ambas redes implementadas y simuladas desde casa
- Debéis entregar un documento donde se recoja la información proporcionada por VIVADO sobre los márgenes de setup y de hold (en síntesis e implementación) para ambas redes en la versión de simulación
- Debéis mostrar el funcionamiento de ambas redes y debéis comprender la implementación y la funcionalidad:
  - Si funciona correctamente en la FPGA o en simulación (0.15 pts)
- La práctica 3 presenta una parte avanzada (+0.15 puntos)
- La práctica 3 no se recupera