

1 Moore'sches Gesetz

- alle 18-24 Monate verdoppelt sich die Anzahl der Transistoren auf gleicher Fläche
- Exponentielles Wachstum der Transistorzahl, exponentieller Rückgange des Preises pro Transistor
- Herstellungskosten (Fixkosten, Variable Kosten, Technologiefaktor), Entwicklerproduktivität, Verlustleistungsdichte

2 Einheiten

Potenz	Vorsatz	Potenz	Vorsatz	Hz	s^{-1}
10^{12} 10^{9} 10^{6}	T G	10^{-1} 10^{-2}	d c	N J W	
10^{6} 10^{3} 10^{2} 10^{1}	M k h da	10^{-3} 10^{-6} 10^{-9} 10^{-12}	m μ n	C V F	As JC^{-1} CV^{-1}
	,	10^{-15}	f	Ω H	$\begin{vmatrix} VA^{-1} \\ VsA^{-1} \end{vmatrix}$

 $Bit \xrightarrow{\cdot 8} Byte \xrightarrow{\cdot 1024} kByte \xrightarrow{\cdot 1024} MByte$

3 Polyadische Zahlensysteme

$$Z = \sum_{i=-n}^{p-1} r^i \cdot d_i = d_{p-1}...d_1d_0.d_{-1}...d_n$$

Z:Zahl. r:Basis. d:Z:Iffer. p:#Z:Iffern vorne n:#Nachkommastellen

Binäres Zahlensystem

$$d_{i2} \in 0, 1 \qquad B = \sum_{i=-n}^{p-1} 2^i \cdot d_i \quad d_{-n} : LSB; \quad d_{p-1} : MSB$$
 Octalsystem:
$$\mid \text{ Hexadezimal system:}$$

 $d_{i8} \in 0, 1, 2, 3, 4, 5, 6, 7$ $d_{i16} \in 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F$

Benötigte Bits: N:n Bit. M:m Bit $N+M:\max\{n,m\}+1$ Bit

3.1 Umrechnung

 $N \cdot M : n + m$ Bit

	$Z \ge 1$	Z < 1
$r \rightarrow 10$	$ Z_{10} = \sum_{i=1}^{n} r^{i} \cdot d_{i} $ $ 101_{2} \to 1 \cdot 4 + 0 \cdot 2 + 1 \cdot 1 $	$Z_{10} = \sum r^{-i} \cdot d_{-i}$ 0.11 ₂ \rightarrow 1 \cdot 0.5 + 1 \cdot 0.25
	$101_2 \to 1 \cdot 4 + 0 \cdot 2 + 1 \cdot 1$	$0.11_2 \rightarrow 1 \cdot 0.5 + 1 \cdot 0.25$
$10 \rightarrow r$	$d_i=Z_{10}\%r^i$ $58/8=7~{ m Rest}~2(LSB)$ $7/8=0~{ m Rest}~7(MSB)$ (Ende wenn 0 erreicht)	
	58/8 = 7 Rest 2(LSB)	$0.4 \cdot 2 = 0.8 \ddot{U}bertrag 0(MSB)$
	7/8 = 0 Rest 7(MSB)	$0.8 \cdot 2 = 1.6$ Übertrag 1
	(Ende wenn 0 erreicht)	(Wiederholen bis 1 oder Periodizität)

3.2 Zweierkomplement Wertebereich: $-2^{n-1} \le Z \le 2^{n-1} - 1$

 $Z \rightarrow -Z$ (Umkehrung gleich)

1. Invertieren aller Bits

Addition von 1

3. Ignoriere Überträge beim MSB

Bsp: Wandle 2 in -2 um $0010 \Rightarrow 1101$

 $\begin{vmatrix} 1101 + 1 = 1110 \\ \Rightarrow -2_{10} = 1110_2 \end{vmatrix}$

3.3 Gleitkommadarstellung nach IEEE 754

Bitverteilung(single/double):					
s(1)	e(8/11)	f(23/52)			

s: Vorzeichen, e: Exponent, f: Mantisse

Spezialwerte: $Z=0 \Leftrightarrow e=0$ $Z=+(-)\infty \Leftrightarrow e=255, s=0(1)$

$\begin{array}{l} \textbf{IEEE} \rightarrow \textbf{Wert} \ Z \\ Z = (-1)^s \cdot 1.f \cdot 2^{e-127} \end{array}$	$\begin{array}{llllllllllllllllllllllllllllllllllll$
$\begin{array}{l} \textbf{Wert } Z \rightarrow \textbf{IEEE} \ (\text{Bin\"{a}rdarstellung}) \\ s = 0 (\text{positiv}), \ s = 1 (\text{negativ}) \\ Z \rightarrow Z_2 \ (\text{beim Komma teilen}) \\ Z_2 \ \text{n-mal shiften} \rightarrow 1.xxx \dots \\ \text{Exponent } e = n + 127 \rightarrow e_2 \\ \text{Mantisse} \ f_2 = xxx \dots \end{array}$	$\begin{aligned} & \text{Bsp: } Z = 11.25 \\ & s = 0 \\ & Z = 1011.01_2 \\ & Z = 1.01101_2 \cdot 2^3 \\ & e = 3 + 127 = 130 = 10000010_2 \\ & f = 01101000 \ldots_2 \end{aligned}$
$\begin{aligned} & \text{Wert } Z \to \text{IEEE (Formel)} \\ & s = 0 (\text{positiv}), s = 1 (\text{negativ}) \\ & E = \lfloor \log_2 Z \rfloor \\ & e = E + 127 \to e_2 \\ & f = \left(\frac{ Z }{2^E} - 1\right) \cdot 2^{23} \to f_2 \end{aligned}$	$\begin{array}{l} Bsp:\ Z = 11.25 \\ s = 0 \\ E = \lfloor \log_2 11.25 \rfloor = \lfloor 3, 49 \dots \rfloor = 3 \\ e = 3 + 127 = 130 = 10000010_2 \\ f = \left(\frac{ 11.25 }{2^3} - 1\right) \cdot 2^{23} = 3407872 = \\ 011010000\dots_2 \end{array}$

4 Zeichenkodierung

4.1 ASCII

American Standard Code for Information Exchange Fixe Codewortlänge (7 Bit, 128 Zeichen) 0x00-0x7F

4.2 UTF-8

Universal Character Set Transformation Format Variable Codewortlänge (1-4 Byte) \rightarrow Effizient

Schema

- MSB = 0 → 8 Bit (restliche Bit nach ASCII)
- ullet MSB =1
 ightarrow 16, 24 oder 32 Bit
 - Byte 1: Die ersten 3, 4, 5 Bit geben die Länge des Codewortes an (110, 1110, 11110)
 - Byte 2-4: Beginnen mit Bitfolge 10

5 Boolsche Algebra

5.1 Boolesche Operatoren (Wahrheitstabelle WT)

			Aout	Aout	A Dout	A Do—out	A Do—out	A Do-out
			A	ê → Y	P → F → Y	A B	P Y	А
			A — & B — Y	A 21 -Y	A ==1 =1 =Y	А — & D—Y	A ≥1 D−Y	А =1 В = 0-Y
	×	у	AND	OR	XOR	NAND	NOR	EQV
_			$x \cdot y$	x + y	$x \oplus y$	$\overline{x \cdot y}$	$\overline{x+y}$	$x \oplus y$
-	0	0	0	0	0	1	1	1
-	0	1	0	1	1	1	0	0
-	1	0	0	1	1	1	0	0
-	1	1	1	1	0	0	0	1
ŀ	Confi	guratio	on: $f = c_1 +$	$c_2 + c_3 \Rightarrow$	$cov(f) = \{$	c1, c2, c3}	•	

5.2 Gesetze der booleschen Algebra

	Boolesche Algebra	Mengenalgebra
	$(0,1;\cdot,+,\overline{x})$	$(P(G); \cap, \cup, \overline{A}; G, \emptyset)$
Kommutativ	$x \cdot y = y \cdot x$	$A \cap B = B \cap A$
	x + y = y + x	$A \cup B = B \cup A$
Assoziativ	$x \cdot (y \cdot z) = (x \cdot y) \cdot z$	$(A \cap B) \cap C = A \cap (B \cap C)$
	x + (y+z) = (x+y) + z	$(A \cup B) \cup C = A \cap (B \cup C)$
Distributiv	$x \cdot (y+z) = x \cdot y + x \cdot z$	$A \cap (B \cup C) = (A \cap B) \cup (A \cap C)$
	$x + (y \cdot z) = (x + y) \cdot (x + z)$	$A \cup (B \cap C) = (A \cup B) \cap (A \cup C)$
Indempotenz	$x \cdot x = x$	$A \cap A = A$
	x + x = x	$A \cup A = A$
Absorbtion	$x \cdot (x+y) = x$	$A \cap (A \cup B) = A$
	$x + (x \cdot y) = x$	$A \cup (A \cap B) = A$
Neutral	$x \cdot 1 = x$	$A \cap G = A$
	x + 0 = x	$A \cup \emptyset = A$
Dominant	$x \cdot 0 = 0$	$A \cap \emptyset = \emptyset$
	x + 1 = 1	$A \cup G = G$
Komplement	$x \cdot \overline{x} = 0$	$A \cap \overline{A} = \emptyset$
	$x + \overline{x} = 1$	$A \cup \overline{A} = G$
	$\overline{\overline{x}} = x$	$\overline{\overline{A}} = A$
De Morgan	$\overline{x \cdot y} = \overline{x} + \overline{y}$	$\overline{A \cap B} = \overline{A} \cup \overline{B}$
Ü	$\frac{\overline{x} + y}{\overline{x} + y} = \overline{x} \cdot \overline{y}$	$\overline{A \cup B} = \overline{A} \cap \overline{B}$

5.3 Boolesche Funktionen

$$f: \{0,1\}^n \to \{0,1\}$$
 $f(\underline{x}) = f(x_1, x_2, \dots, x_n)$

Einsmenge \overline{F} von $f \colon \overline{F} = \{\underline{x} \in \{0,1\}^n | f(\underline{x}) = 1\}$ Nullmenge \overline{F} von $f \colon \overline{F} = \{\underline{x} \in \{0,1\}^n | f(\underline{x}) = 0\}$

Kofaktor bezüglich

- $x_i: f_{x_i} = f|_{x_i=1} = f(x_1, \dots, 1, \dots, x_n)$
- $\overline{x}_i : f_{\overline{x}_i} = f|_{x_i=0} = f(x_1, \dots, 0, \dots, x_n)$

Eigenschaften von $f(\underline{x})$

- $\bullet \ \ \text{tautologisch} \Leftrightarrow f(\underline{\boldsymbol{x}}) = 1 \qquad \forall \underline{\boldsymbol{x}} \in \left\{0,1\right\}^n$
- tautologisch $\Leftrightarrow f(\mathbf{x}) = 1 \quad \forall \mathbf{x} \in \{0, 1\}^n$
- kontradiktorisch $\Leftrightarrow f(\underline{x}) = 0 \qquad \forall \underline{x} \in \{0, 1\}^n$
- unabhängig von $x_i \Leftrightarrow f_{x_i} = f_{\overline{x}_i}$
- abhängig von $x_i \Leftrightarrow f_{x_i} \neq f_{\overline{x}_i}$

5.4 Multiplexer

$$\begin{array}{ll} f=x\cdot a+\overline{x}\cdot b & \text{(2 Eingänge a,b und 1 Steuereingang x)} \\ f=\overline{x}_1\overline{x}_2a+\overline{x}_1x_2b+x_1\overline{x}_2c+x_1x_2d & \text{(Eingänge: a,b,c,d Steuerung: x_1,x_2)} \end{array}$$

5.5 Wichtige Begriffe

Wichtige Begriffe:	Definition	Bemerkung
Signalvariable	x	$\hat{x} \in \{0, 1\}$
Literal	$l_i = x_i$ oder $\overline{x_i}$	$i \in I_0 = \{1,, n\}$
Minterme,0-Kuben	$MOC ightarrow m_j = \prod_{i \in I_0} l_i$	$ M0C = 2^n$
d-Kuben	$MC\ni c_j=\prod_{i\in I_j\subseteq I_0}l_i$	$ MC = 3^n$
Distanz	$\delta(c_i, c_j) = \{l \mid l \in c_i \land \overline{l} \in c_j\} $	$\delta_{ij} = \delta(c_i, c_j)$
Implikanten	$MI = \{c \in MC \mid c \subseteq f\}$	_
Primimplikanten	$MPI = \{ p \in MI \mid p \not\subset c \ \forall c \in MI \}$	$MPI \subseteq MI \subseteq MC$

SOP (DNF)
POS (KNF)
CSOP (KDNF)
CPOS (KKNF)
VollSOP (nur 1)

eine Summe von Produkttermen
ein Produkt von Summentermen
Summe aller Minterme
Menge aller Maxterme
Menge aller Primimplikanten

MinSOP (min. 1)

Minimale Summe v. Primimplikanten

Terme sind ODER-verknüpft
Terme sind UND-verknüpft
WT: 1-Zeilen sind Minterme
WT: 0-Zeilen negiert sind Maxterme
Bestimmung siehe Quine Methode
oder Schichtenalgorithmus
durch Überdeckungstabelle

FPGA: Field Programmable Gate Array LUT: Look Up Table

6 Beschreibungsformen

6.1 Disjunktive Normalform/Sum of products (DNF/SOP)

Eins-Zeilen als **Implikanten** (UND) schreiben und alle Implikanten mit **ODER** verknüpfen: $Z=\overline{A}\cdot\overline{B}+\overline{C}\cdot D$

6.2 Konjunktive Normalform/Product of sums (KNF/POS)

Null-Zeilen negiert als Implikat (ODER) schreiben und alle Implikaten **UND** verknüpfen: $Z=(\overline{A}+\overline{C})\cdot(\overline{A}+\overline{D})\cdot(\overline{B}+\overline{C})\cdot(\overline{B}+D)$

6.3 Umwandlung in jeweils andere Form

- 1. Doppeltes Negieren der Funktion: $Z = \overline{\overline{\overline{A} \cdot \overline{B} + \overline{C} \cdot D}}$
- 2. Umformung "untere" Negation (DeMorgan) : $Z = \frac{\overline{\overline{A} \cdot \overline{B}} \cdot \overline{\overline{C} \cdot D} = \overline{(A+B) \cdot (C+\overline{D})}$
- 3. Ausmultiplizieren: $Z = \overline{(A+B)\cdot (C+\overline{D})} = \overline{A\cdot C + A\cdot \overline{D} + B\cdot C + B\cdot \overline{D}}$
- 4. Umformung "obere" Negation (DeMorgan) :
- $Z = \overline{AC} \cdot \overline{A\overline{D}} \cdot \overline{BC} \cdot \overline{B\overline{D}} = (\overline{A} + \overline{C}) \cdot (\overline{A} + D) \cdot (\overline{B} + \overline{C}) \cdot (\overline{B} + D)$

Analog von KNF (POS) nach DNF (SOP).

6.4 Shannon Entwicklung

$$\begin{array}{l} f = x_i \cdot f_{x_i} + \overline{x}_i \cdot f_{\overline{x}_i} = (x_i + f_{\overline{x}_i}) \cdot (\overline{x}_i + f_{x_i}) = (f_{x_i} \oplus f_{\overline{x}_i}) \cdot x_i \oplus f_{\overline{x}_i} \\ \overline{f} = x_i \cdot \overline{f}_{x_i} + \overline{x}_i \cdot \overline{f}_{\overline{x}_i} \end{array}$$

7 Logikminimierung

7.1 Nomenklatur

- ullet m_i Minterm: UND-Term in dem alle Variablen vorkommen (aus KDNF)
- \bullet M_i Maxterm: ODER-Term in dem alle Variablen vorkommen (aus KKNF)
- $\bullet \ \ c_i$ Implikant: UND-Term in dem freie Variablen vorkommen können
- ullet C_i Implikat: ODER-Term in dem freie Variablen vorkommen können
- p_i Primimplikant: UND-Term mit maximal freien Variablen
- \bullet P_i Primimplikat: ODER-Term mit maximal freien Variablen

7.2 Karnaugh-Diagramm

Zyk	lische G	ray-Coc	lierung:	2dim:0	00,01	11, 10 3dim:000, 001, 011, 010, 110, 111, 101, 10
	z^{xy}					
	0	1	0	0	0	Gleiche Zellen zusammenfassen: z.B. $\overline{xy} + y \cdot z$
	1	Х	1	1	0	

Don't Care Werte ausnutzen!

7.3 Quine Methode

geg.: DNF/SOP oder Wertetabelle von f(x) ges.: alle Primimplikanten p_i (VollSOP)

Spezielles Resoltuionsgesetz: $x\cdot a + \overline{x}\cdot a = a$ Absorptionsgesetz: $a+a\cdot b=a$

- 1. KDNF/CSOP bestimmen (z.B. $f(x,y,z)=xy=xyz+xy\overline{z}$)
- 2. Alle Minterme in Tabelle eintragen (Index von m ist (binär)Wert des Minterms)

- 3. 1-Kubus: Minterme die sich um eine Negation unterscheiden, zu einem Term verschmolzen (Resolutionsgesetz)
- 4. Der 1-Kubus muss zusammenhängend sein! (d.h. alle 1-Kubus Minterme müssen zusammenhängen)
- 5. Wenn möglich 2-Kubus bilden.
- 6. Wenn keine Kubenbildung mehr möglich ightarrow Primimplikanten

Beispiel (Quine Methode):

	0-Kubus	A	1-Kubus	R	Α	2-Kubus	A	
m_1	$\overline{x}_1\overline{x}_2x_3$	$ \vee $	\overline{x}_2x_3	$m_1 \& m_5$	p_1			
m_4	$x_1\overline{x}_2\overline{x}_3$	🗸	$x_1\overline{x}_2$	$m_4 \& m_5$	√	x_1	p_2	
m_5	$x_1\overline{x}_2x_3$	🗸	$x_1\overline{x}_3$	$m_4 \& m_6$	√			
m_6	$x_1x_2\overline{x}_3$	🗸	$x_{1}x_{3}$	$m_5 \& m_7$	√			
m_7	$x_1x_2x_3$		$x_{1}x_{2}$	$m_6 \& m_7$	√			

 $\Rightarrow f(x_1, x_2, x_3) = p_1 + p_2 = \overline{x}_2 x_3 + x_1$

7.4 Resolventenmethode

Ziel: alle Primimplikanten

Wende folgende Gesetze an: Absorptionsgesetz: a+ab=a allgemeines Resolutionsgesetz: $x\cdot a+\overline{x}\cdot b=x\cdot a+\overline{x}\cdot b+ab$

Anwendung mit Schichtenalgorithmus

- 1. schreibe die Funktion f in die 0. Schicht
- bilde alle möglichen Resolventen aus der 0. Schicht und schreibe sie in die nächste Schicht als ODER Verknüpfungen (Resolventen zu f "hinzufügen")
- überprüfe ob Resolventen aus der 1. Schicht Kuben aus Schicht 0 überdecken(Absorbtion) und streiche diese Kuben aus Schicht 0
- 4. Schicht i besteht aus den möglichen Resolventen von Schicht 0 bis (i-1). Abgestrichene Kuben aus vorherigen Schichten brauchen **nicht** mehr beachtet werden.
- Sobald in der i-ten Schicht +1 steht oder keine weiteren Resolventen gebildet werden können, ist man fertig. ⇒ alle nicht ausgestrichenen Terme bilden die VollSOP

$f(x_1,\ldots,x_n)$	Schicht
$x\cdot w + \overline{x}\cdot w + x\cdot y\cdot w\cdot \overline{z} + \overline{x}\cdot y\cdot w\cdot \overline{z} + \overline{y}\cdot w\cdot \overline{z}$	0
$+w+y\cdot w\cdot \overline{z}$	1
$+w\cdot \overline{z}$	2
+w	3

7.5 Überlagerung Bestimmung der MinSOP

Geg: CSOP/KDNF $(\sum m_i)$ und VollSOP $(\sum p_i)$ Ges: MinSOP (Minimalform)

Alternativ: Mit Überdeckungstabelle bestimmen. Bsp:

		Minterme					
Primterme	m_1	m_2		m_N	$L(p_i)$		
p_1	√				$L(p_1)$		
p_2	√			√	$L(p_2)$		
:					:		
p_K		\checkmark			$L(p_K)$		

K: Anzahl der Primterme
N: Anzahl der Minterme


 $L(p_i)$: Kosten/Länge der Primimplikanten

8 Halbleiter


	Isolator	Metall	undotiert	N-Typ	P-Typ
Ladungsträger	Keine	e ⁻	e^-/e^+	e^-	e^+
Leitfähigkeit	Keine	Sehr hoch	$\propto T$	Hoch	Mittel

9 MOS-FET's

Metal Oxide Semiconductor Field Effekt Transistor



9.1 Bauteilparameter



- große Kanalweite \Rightarrow große Drain-Störme \Rightarrow schnelle Schaltgeschwindigkeit (da $i_d \propto \beta \propto \frac{W}{L}$) Aber: große Fläche.
- nMos schaltet schneller als pMOS

9.2 Drainstrom


nMos (p-dotiertes Substrat, n-dotierte Drain/Source), schlechter pull up (Pegeldegenerierung)

$$I_d = \begin{cases} 0, & \text{für } U_{gs} - U_{th} \leq 0 & \text{(Sperrber.)} \\ \beta[(u_{gs} - U_{th}) \cdot u_{ds} - \frac{1}{2}u_{ds}^2], & \text{für } 0 \leq U_{gs} - U_{th} \geq u_{ds} & \text{(linearer Ber.)} \\ \frac{1}{2}\beta \cdot (u_{gs} - U_{th})^2, & \text{für } 0 \leq U_{gs} - U_{th} \leq u_{ds} & \text{(S\"{attigungsber.)}} \end{cases}$$

pMos (n-dotiertes Substrat, p-dotierte Drain/Source), schlechter pull down (Pegeldegenerierung)


$$I_d = \begin{cases} 0, & \text{für } U_{gs} - U_{th} \geq 0 & \text{(Sperrber.)} \\ -\beta[(u_{gs} - U_{th}) \cdot u_{ds} - \frac{1}{2}u_{ds}^2], & \text{für } 0 \geq U_{gs} - U_{th} \leq u_{ds} & \text{(linearer Ber.)} \\ -\frac{1}{2}\beta \cdot (u_{gs} - U_{th})^2, & \text{für } 0 \geq U_{gs} - U_{th} \geq u_{ds} & \text{(S\"attigungsber.)} \end{cases}$$

9.3 pMos und nMos



10 CMOS - Logik

Vorteil: (Fast) nur bei Schaltvorgängen Verlustleistung - wenig statische Verluste Drei Grundgatter der CMOS-Technologie:




Falls GND und V_{DD} vertauscht würden, dann NAND o AND und NOR o ORAllerdings schlechte Pegelgenerierung.

10.1 Gatterdesign

	Netzwerk	Pull-Dow n	Pull-U p
Transistoren		nMos	pMos
	AND	Serienschaltung	Parallelschaltung
	OR	Parallelschaltung	Serienschaltung

- 1. Möglichkeit: Direkt; ggf. Inverter vor die Eingänge und Ausgänge schalten.
- 2. Möglichkeit: Mit bullshit Algebra die Funktion nur mit NAND und NOR darstellen.

10.2 CMOS Verlustleistung



Dynamische Verlustleistung Kapazitive Verluste

Kurzschlussstrom

$$\begin{split} P_{dyn} &= P_{cap} + P_{short} \\ P_{cap} &= \alpha_{01} f C_L V_{DD}^2 \\ P_{short} &= \alpha_{01} f \beta_n \tau (V_{DD} - 2V_{tn})^3 \end{split}$$

Schalthäufigkeit

 $\alpha_{0 o 1} = \frac{ ext{Schaltvorgänge(pos. Flanke)}}{\# ext{ Betrachtete Takte}}$

Schalthäufigkeit (periodisch) $\alpha = \frac{f_{\mathrm{switch}}}{f_{\mathrm{cut}}}$

Abhängig von den Signalflanken, mit Schaltfunktionen verknüpft


 $\approx V_{DD}1/\propto \text{Schaltzeit: } \frac{V_{DD2}}{V_{DD1}} = \frac{t_{D1}}{t_{D2}} \text{ (bei Schaltnetzen } t_{log} \text{)}$ $\text{Verzögerungszeit} \propto \frac{C_L t_{ox} L_p}{W_p \mu_p \varepsilon (V_{DD} - V_{th})}$

Steigend mit: Kapazitiver Last, Oxiddicke, Kanallänge, Schwellspannung

Sinkend mit: Kanalweite, Ladungsträger Beweglichkeit, Oxyd Dielektrizität, Versorgungsspannung

 $\textbf{Statische Verlustleistung} \ \ P_{stat} \text{: Sub-Schwellströme, Leckströme, Gate-Ströme Abhängigkeit:} \\$ $V_{DD}\uparrow:P_{stat}\uparrow \qquad V_{th}\uparrow:P_{stat}\downarrow \qquad \text{(aber nicht proportional)}$

11 Volladdierer (VA)/Ripple-C(u)arry-Adder



Generate $g_n = a_n \cdot b_n$ Propagate $p_n = a_n \oplus b_n$

 ${\rm Summenbi\underline{t}}\, S_n = c_n \oplus p_n = a_n \underline{\oplus}\, b_n \oplus c_n$

 $S_n = a_n \overline{b_n} \overline{c_n} + \overline{a_n} b_n \overline{c_n} + \overline{a_n} \overline{b_n} c_n + a_n b_n c_n \quad \text{(Ungerade Anzahl von Eingängen 1)}$ genau ein Eingang high alle Eingänge high

Carry-out $c_{n+1} = c_n \cdot p_n + g_n$

 $c_{n+1} = a_n b_n \overline{c_n} + a_n \overline{b_n} c_n + \overline{a_n} b_n c_n + \underline{a_n b_n c_n}$ (Mindesten zwei Eingänge 1) zwei Eingänge 1 drei Eingänge 1

Laufzeiten

$$t_{sn} = \begin{cases} t_{cn} + t_{xor} & t_{cn} > t_{xor} \\ 2t_{xor} & sonst \end{cases}$$

$$t_{cn+1} = \begin{cases} t_{and} + t_{or} & a_n = b_n = 1 \\ t_{xor} + t_{and} + t_{or} & a_n = b_n = 0 \\ t_{cn} + t_{and} + t_{or} & a_n \neq b_n \end{cases} \qquad (g_n = 1)$$

12 Sequentielle Logik

Logik mit Gedächtnis (Speicher).

12.1 Begriffe/Bedingungen

t_{Setup}	Stabilitätszeit vor der aktiven Taktflanke
t_{hold}	Stabilitätszeit nach der aktiven Taktflanke
t_{c2q}	Eingang wird spätestens nach t_{c2q} am Ausgang verfügbar
Min. Taktperiode	$t_{clk} \ge t_{1,c2q} + t_{logic,max} + t_{2,setup}$
Max. Taktfrequenz	$f_{max} = \left\lfloor rac{1}{t_{clk}} ight floor$ (Nicht aufrunden)
Holdzeitbedingung	$t_{hold} \leq t_{c2q} + t_{logic,min} ightarrow Dummy$ Gatter einbauen
Durchsatz	$\frac{1 \text{Sample}}{t_{clk,pipe}} = f$
Latenz	$t_{clk}\cdot \#$ Pipelinestufen (das zwischen den FFs)

12.2 Pipelining

Nur bei synchronen(taktgesteuerten) Schaltungen möglich!

- Aufteilen langer kombinatorischer Pfade durch Einfügen zusätzlicher Registerstufen → Möglichst Halbierung des längsten Pfades
- Zeitverhalten beachten (evtl. Dummy-Gatter einfügen)
- Durchsatz erhöht sich entsprechend der Steigerung der Taktfrequenz
- · Gesamtlatenz wird eher größer
- Taktfrequenz erhöht sich

12.3 Parallel Processing

$$\mathsf{Durchsatz} = \frac{\#\mathsf{Modul}}{{}^t clk.Modul} = f \qquad \qquad \mathsf{Latenz} = t_{clk}$$

- Paralleles, gleichzeitiges Verwenden mehrere identischer Schaltnetze
- Zusätzliche Kontrolllogik nötig (Multiplexer)
- Taktfrequenz und Latenz bleiben konstant
- Durchsatz steigt mit der Zahl der Verarbeitungseinheiten ABER: deutlich höherer Ressourcenverbrauch

13 Speicherelemente

Flüchtig Speicherinhalt gehen verloren, wenn Versorgungsspannung V_{DD} wegfällt - Bsp: *RAM Nicht Flüchtig Speicherinhalt bleibt auch ohne $V_{D\,D}$ erhalten - Bsp: Flash

Asynchron Daten werden sofort geschrieben/gelesen

Synchron Daten werden erst mit $clk_{0\rightarrow 1}$ geschrieben.

Statisch Behält den Zustand bei solange V_{DD} anliegt (keine Refreshzyklen nötig) - Bsp: SRAM Bandbreite: Bitanzahl, die gleichzeitig gelesen/geschrieben werden kann. Latenz: Zeitverzögerung zwischen Anforderung und Ausgabe von Daten. Zykluszeit: Minimale Zeitdifferenz zweier Schreib/Lesezugriffe.

Speicherkapazität = Wortbreite
$$\cdot 2^{\text{Adressbreite}}$$

13.1 Speicherzelle/Register

Ring aus zwei Invertern.

13.2 Latch

Set-Reset Latch:

Zwei gegenseitig rückgekoppelte NAND-Gatter. 0 an R/S schaltet. Enable-Latch: \ddot{a} ndert Speicherzustand auf D nur ${\rm wenn}\ e=1$

13.3 Flip-Flop


Besteht aus zwei enable-Latches Flip-Flop: Ändert Zustand bei steigender/(fallender) Taktflanke.

14 Automaten

DFA 6-Tupel $\{I, O, S, R, f, g\}$

I	Eingabealphabet
O	Ausgabealphabet
S	Menge von Zuständen
$R \subseteq S$	Menge der Anfangszustände
$f: S \times I \rightarrow S$	Übergangsrelation
g	Ausgaberelation

Mealy Automat Moore Automat



Moore	Mealy
Ouput hängt nur vom Zustand ab	Output hängt von Zustand und Eingabe ab
s' = f(s, i), o = g(s)	s' = f(s, i), o = g(s, i)
g:S o O	$g: S \times I \rightarrow O$