# 实验3 总线实验之 SRAM 控制器实验

计23万振南

### 一、给出你的 SRAM 状态机设计, 并解释每个状态对应的功能

#### 状态机设计

在 SystemVerilog 代码中,通过以下定义来表示这些状态:

```
typedef enum logic [2:0] {
    STATE_IDLE = 3'd0,
    STATE_READ = 3'd1,
    STATE_READ_2 = 3'd2,
    STATE_WRITE = 3'd3,
    STATE_WRITE_2 = 3'd4,
    STATE_WRITE_3 = 3'd5,
    STATE_DONE = 3'd6
} state_t;
```



#### 功能说明

#### 1. STATE\_IDLE

- 在该状态下,控制器处于空闲状态,等待 Master 发起请求
- 当 STB\_I 和 CYC\_I 信号均为高时,表示有新的请求。根据 WE\_I 信号判断是读还是写操作,然后转移到 STATE\_READ 或 STATE\_WRITE

#### 2. STATE\_READ

- 控制器进入该状态时开始处理读操作
- 设置 SRAM 的地址信号 ce\_n 和使能信号 oe\_n, 准备读取数据
- 状态在下一个时钟周期转移到 STATE\_READ\_2

#### 3. STATE\_READ\_2

- 从 SRAM 中实际读取数据并保存到寄存器中
- 设置 ACK\_O 为高,通知 Master 数据已准备好
- 然后转移到 STATE\_DONE 状态以结束操作

#### 4. STATE\_WRITE

- 进入此状态时,控制器开始处理写操作
- 设置 SRAM 的地址信号和待写入的数据,并将 SRAM 设置为写入模式,we\_n 置为高
- 状态在下一个时钟周期转移到 STATE\_WRITE\_2

#### 5. STATE\_WRITE\_2

- 将写使能信号 we\_n 置为低, 开始执行写入操作
- 状态在下一个时钟周期转移到 STATE\_WRITE\_3

#### 6. STATE\_WRITE\_3

- 将写使能信号恢复为高,结束写入操作
- 设置 ACK\_O 为高,表示写入完成
- 然后转移到 STATE\_DONE 状态

#### 7. STATE\_DONE

- 在该状态中,控制器完成当前请求,将 ACK\_O 置为低
- 等待 STB\_I 或 CYC\_I 变为低,表示 Master 已结束当前事务
- 最终返回到 STATE\_IDLE 状态,准备处理下一个请求

# 二、设定一个随机种子进行仿真,给出部分仿真波形,初步说明设计 的正确性

将随机种子设置为 0x3



#### 图1:一次读操作

- 1. 第一个周期: master 设置 CYC\_I=1, STB\_I=1, WE\_I=0, 此时状态是 IDLE, 下一个状态是 READ
- 2. 第二个周期:按照要求输出 addr, oe\_n=0, ce\_n=0, we\_n=1, 根据 SEL\_I=0b1111 可知四个字节都要读取,所以输出 be\_n=0b0000,此时状态是 READ,下一个状态是 READ\_2
- 3. 第三个周期:这时候 SRAM 返回了数据,把数据保存到寄存器中,此时状态是 READ\_2,下一个状态是 DONE
- 4. 第四个周期:输出 ce\_n=1, oe\_n=1 让 SRAM 恢复空闲状态,设置 ACK\_O=1,此时请求完成,状态 是 DONE,下一个状态是 IDLE



图2: 一次写操作

- 1. 第一个周期: master 设置 CYC\_I=1, STB\_I=1, WE\_I=1, 此时状态是 IDLE, 下一个状态是 WRITE
- 2. 第二个周期:按照要求输出 addr, data, oe\_n=1, ce\_n=0, we\_n=1,根据 SEL\_I=0b1111 可知四个字节都要写入,所以输出 be\_n=0b0000,此时状态是 WRITE,下一个状态是 WRITE\_2
- 3. 第三个周期:按照要求输出 we\_n=0,此时状态是 WRITE\_2,下一个状态是 WRITE\_3
- 4. 第四个周期:按照要求输出 we\_n=1,此时状态是 WRITE\_3,下一个状态是 DONE
- 5. 第五个周期:输出 ce\_n=1 让 SRAM 恢复空闲状态,设置 ACK\_O=1,此时请求完成,状态是 DONE,下一个状态是 IDLE

# 三、在云平台上使用与第 2 步中相同的种子进行实验,使用云平台工具记录前 20 次读写操作,与仿真结果进行比较

将随机种子设置为 0x3:




图3: 仿真结果 (随机种子0x3)

#	读/写	地址(byte)	数据	BEn[3:0]	波形
0	W	6000	a8000000	0111	> ^
1	W	c6300	13000000	0111	>
2	W	f0018	e2000000	0111	>
3	W	c63d8	23000000	0111	>
4	W	1800c4	00000100	1101	>
5	W	14c0c0	b7000000	0111	>
6	W	66c4	0000eb00	1101	>
7	W	3e06dc	4f0815de	0000	>
8	W	17f6e8	40490000	0011	>
9	W	3c5314	72000000	0111	>
10	W	1b18c	a4000000	0111	>
11	W	dbc00	71000000	0111	> -

图4: 云平台实验结果 (随机种子0x3)

仿真结果和云平台实验结果相同,说明设计的正确性

将随机种子设置为 0x1:

#	读/写	地址(byte)	数据	BEn[3:0]	波形
0	W	2000	00000000	1101	> ^
1	W	42100	00002800	1101	>
2	W	200008	00001000	1101	>
3	W	50008	0000be00	1101	>
4	W	212808	0000d500	1101	>
5	W	42148	00000900	1101	>
6	W	80040	44000000	0111	>
7	W	c4040	0000ae00	1101	>
8	W	2240	89000000	0111	>
9	W	d5258	0000a400	1101	>
10	W	2138c8	83000000	0111	>
11	W	14310c	0000dc00	1101	> -

图5: 云平台实验结果 (随机种子0x1)

云平台实验结果和实验文档相同,说明设计的正确性

### 四、回答思考题

#### 1. 静态存储器的读和写各有什么特点?

读:

- 在读操作中,地址信号被送到存储器的地址总线,然后需要一些时间进行地址译码。地址稳定后, 存储器开始输出数据
- 静态存储器在读操作中,需要一段时间来稳定数据输出,这段时间包括地址建立时间、读使能信号 有效时间等
- 由于静态存储器是同步存储器,它的读操作通常是依赖于时钟信号的。在读周期中,当时钟信号到达时,存储器将输出数据

写:

- 在写操作中,首先将地址信号送到存储器的地址总线,然后将待写入的数据送到数据总线,并使写 使能信号有效
- 写操作通常需要更长的时间,因为在写入的过程中,需要将数据写入到指定的存储单元中,并且需要写稳定时间
- 和读操作一样,写操作也依赖于时钟信号。在写周期中,当时钟信号到达时,存储器将数据写入指定的地址

#### 2. 什么是 RAM 芯片输出的高阻态? 它的作用是什么?

RAM 芯片的输出高阻态意味着芯片的输出端口处于一种高电阻状态,相当于断开状态。在这种状态下, RAM 芯片的输出不会驱动任何信号线,也不会影响其他设备的正常工作。输出线既不被拉高,也不被拉 低

#### 作用:

- 高阻态允许多路器、总线仲裁等电路在同一条总线上连接多个设备。在总线系统中,当某个设备不需要输出数据时,它会进入高阻态,这样可以避免多个设备同时驱动总线,防止总线冲突
- 高阻态也用于芯片选择的逻辑中,当芯片未被选中时,其输出将进入高阻态,确保不会干扰其他被选中设备的正常数据输出
- 当设备处于高阻态时,它不会消耗不必要的功耗,因为输出级处于不工作状态,这有助于节能

# 3. 本实验完成的是将 BaseRAM 和 ExtRAM 作为独立的存储器单独进行访问的功能。如果希望将 Base\_RAM 和 Ext\_RAM 作为一个统一的 64 位数据的存储器进行访问,该如何进行?

#### 并行连接:

- 将 Base\_RAM 和 Ext\_RAM 的数据总线并行连接,以实现 64 位的宽数据总线,Base\_RAM 连接低32 位,Ext\_RAM 连接高32 位
- 地址总线和控制信号可以保持一致,确保对两个存储器的同步访问

#### 地址映射:

- 在统一的地址空间下,需要对地址进行调整
- 由于 Base\_RAM 和 Ext\_RAM 分别是独立的 32 位存储器,需要在地址解码时将其映射到不同的存储区间,低 32 位的存储范围对应 Base\_RAM,高 32 位的存储范围对应 Ext\_RAM

#### 数据总线的扩展:

- 在处理器端,需要将两个32位数据合并为一个64位数据进行读写
- 读操作时,需要同时从 Base\_RAM 和 Ext\_RAM 读取数据,并将其组合成一个 64 位数据返回
- 写操作时,需要将 64 位数据分成两部分,分别写入 Base\_RAM 和 Ext\_RAM

# 实验4 总线实验之 SRAM 控制器实验

计23万振南

### 一、给出你的状态机设计,并简要解释每个状态的功能

在 SystemVerilog 代码中,通过以下定义来表示这些状态:

```
typedef enum logic [3:0] {
    IDLE = 0,
    READ_WAIT_ACTION = 1,
    READ_WAIT_CHECK = 2,
    READ_DATA_ACTION = 3,
    READ_DATA_DONE = 4,
    WRITE_SRAM_ACTION = 5,
    WRITE_SRAM_DONE = 6,
    WRITE_WAIT_ACTION = 7,
    WRITE_WAIT_CHECK = 8,
    WRITE_DATA_ACTION = 9,
    WRITE_DATA_DONE = 10
} state_t;
```

#### 功能说明

- 1. IDLE: 空闲状态,初始状态,在此状态下,设置访问的地址并发起读操作(STB\_O = 1, CYC\_O = 1)
- 2. READ\_WAIT\_ACTION: 处于等待读取的状态,等待从外设或内存获取 ACK 信号确认请求完成。如果收到 ACK 信号,则保存数据并将 CYC\_O 置 0
- 3. READ\_WAIT\_CHECK: 检查读取的数据是否符合条件,如果符合条件,发起下一步的读操作
- 4. READ\_DATA\_ACTION: 在这个状态中开始实际读取数据,等待外设响应 ACK 信号。若响应,则记录读取的数据并清除相关信号
- 5. READ\_DATA\_DONE: 读操作完成后,将目标地址和读取到的数据准备好,进入写操作的状态
- 6. WRITE\_SRAM\_ACTION: 启动写操作,将数据写入到 SRAM 中。设定写地址、数据并置位 CYC\_O 和WE\_O,等待 ACK 信号
- 7. WRITE\_SRAM\_DONE: 写入完成后,进入到写等待状态,设置要检查的地址
- 8. WRITE\_WAIT\_ACTION: 等待从外设或内存返回的 ACK 信号,类似于读取等待状态。成功后,进入写检查状态
- 9. WRITE\_WAIT\_CHECK: 根据收到的数据进行检查,如果特定位(信号 bit 5)满足要求,继续写入数据,否则返回空闲状态
- 10. WRITE\_DATA\_ACTION: 实际开始写数据,等待外设或内存响应 ACK 信号确认写入成功
- 11. WRITE\_DATA\_DONE: 写操作完成后,更新地址寄存器和数据计数器,以准备下一个数据块的操作,如果达到指定次数,则保持该状态,否则返回空闲状态

# 二、进行仿真,给出仿真波形,初步验证设计的正确性

仿真代码

```
dip_sw = 32'h8000_1000;

for (integer j = 0; j < 10; j = j + 1) begin
    uart.pc_send_byte(8'h30 + j);
    #10000;
end</pre>
```



图1: 仿真总览

十个数据均成功读取写入,说明设计的正确性




图2: 仿真波形

从左至右依次是 READ\_WAIT\_ACTION, READ\_WAIT\_CHECK, READ\_DATA\_ACTION, READ\_DATA\_DONE, WRITE\_SRAM\_ACTION, WRITE\_SRAM\_DONE, WRITE\_WAIT\_ACTION, WRITE\_WAIT\_CHECK, WRITE\_DATA\_ACTION, WRITE\_DATA\_DONE, IDLE 这十一个状态,波形正确,说明设计的正确性

# 三、上板进行实验,给出实验过程截图,验证设计的正确性。注意不 是 OJ 通过截图



图3: 实验过程截图

输入/输出: '0123456789', 读取数据正确, 说明设计的正确性

# 四、回答思考题

阅读 Wishbone UART 控制器的代码,体会 MMIO 寄存器的概念。映射到地址空间上的"内存"的内容一定是只受 Master 端控制的吗?如何将数码管和拨码开关也映射到地址空间上?

在 Wishbone UART 控制器中,MMIO(内存映射 I/O)寄存器通过地址空间来映射 UART 控制寄存器,使得主设备(如 CPU)可以通过读写这些地址来与设备通信。但映射到地址空间的内存内容不一定仅由主设备控制。MMIO 允许外设(如 UART 控制器)通过异步通信协议主动更新寄存器状态,这表明MMIO 映射的内存可以受到从设备影响

为了将数码管和拨码开关映射到地址空间,可以设计类似 UART 控制器的 MMIO 接口,将数码管的数据输入输出和拨码开关的状态读入寄存器,并将这些寄存器通过 Wishbone 总线映射到主设备的地址空间,使得主设备可以通过 MMIO 访问和控制这些外设