数字逻辑

丁贤庆

ahhfdxq@163.com

通知 实验安排

数字逻辑电路课程有16个学时的实验,初步安排: 具体安排参见公共邮箱中的word文档。

本周开始进行实验环节,实验结束后16周周日(6月16号)晚23点前,各班学委要提交实验报告的电子版给我的邮箱ahhfdxq@163.com。不用收纸质报告了。

实验地点:综合实验楼306房间

关于实验报告

- □ 8次实验中,自己选择4次写到实验报告中就 可以了。
- □ 补充的实验不需要写到实验报告中。

第八章作业布置

- 1、本周有实验。
- 2、下次交作业第11周。
- 3、本周作业: 从第8章课后习题中选1题写到作业本上。

第八章

CPLD和FPGA

8.1 复杂可编程逻辑器件(CPLD)简介

8.2 现场可编程门阵列(FPGA)

8.3 可编程逻辑器件开发过程简介

8.1 复杂可编程逻辑器件(CPLD)简介


- 1. 逻辑块
- 2. 可编程内部连线
- 3. I/O单元

8.1 复杂可编程逻辑器件(CPLD)简介

- 与PAL、GAL相比, CPLD的集成度更高, 有更多的 输入端、乘积项和更多的宏单元;
 - CPLD器件内部含有多个逻辑块,每个逻辑块都相当于一个GAL器件;
 - 每个块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。


1. 逻辑块

逻辑块是CPLD实现逻辑功能的核心模块。



(1) 可编程乘积项阵列

通用的CPLD器件逻辑块的结构



(2) 乘积项分配和宏单元

GAL中的乘积项是固定的,对应一个宏单元。但逻辑块中的乘积项可以编程,分配到不同的宏单元。 灵活性大大提高。


CPLD中的宏单元与GAL中的类似。

2. 可编程内部连线

可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与 I/O块之间以及全局信号到逻辑块和I/O块之间的连接。

连线区的可编程连接一般由 E²CMOS管实现。

当E²CMOS管被编程为导通 时,纵线和横线连通;未被编 程,即为截止时,两线则不通。




可编程连接原理图

3. I/O单元

I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚,对I/O单元编程,可将引脚定义为输入、输出和双向功能。

数据选择器 提供OE信 号。 OE=1, I/O引 脚为输出



8.2 现场可编程门阵列(FPGA)


8.2.1 FPGA实现逻辑功能的基本原理

8.2.2 FPGA结构简介


8.2 现场可编程门阵列(FPGA)

- CPLD用可编程"与-或"阵列实现逻辑函数。编程基于 E²PROM或快闪存储器。
- FPGA是用查找表(LUT)实现逻辑函数。复杂函数使用 众多的LUT和触发器实现。编程基于SRAM。

"与-或"阵列




查找表(LUT)是FPGA实现逻辑函数的基本单元



8.2.1 FPGA实现逻辑功能的基本原理

LUT是FPGA实现逻辑函数的基本单元。2输入LUT可实现任意2变量组合逻辑函数。



目前FPGA中的LUT大多是4~5个输入,1个输出。当变量数超过一个LUT的输入数时,需要将多个LUT扩展使用。


LUT扩展--用2输入LUT实现函数 $F = AB + \overline{B}C = F_1 + F_2$

函数F的真值表

AB	F_1
0 0	0
0 1	0
1 0	0
11	1

F_2
0
1
0
0


$F_1 F_2$	F
0 0	0
0 1	1
1 0	1
1 1	1




在LUT的基础上增加触发器便可实现时序电路。

8.2.2 FPGA结构简介

FPGA包括:可编程逻辑块、可编程互联开关、可编程I/O



1. 可编程逻辑块




用可编程逻辑块实现2位二进制计数器。

2位二进制状态转换表

$Q_1^{n}Q_0^{n}$	$Q_1^{n+1}(D_1) Q_0^{n+1}(D_0)$
00	01
01	10
10	11
11	00

得
$$\boldsymbol{D}_{1} = \overline{\boldsymbol{Q}_{1}} \boldsymbol{Q}_{0} + \boldsymbol{Q}_{1} \overline{\boldsymbol{Q}_{0}}$$


$$\boldsymbol{D}_{0} = \overline{\boldsymbol{Q}_{0}}$$



逻辑块编程实现 2 位二进制计数器

2. I/O块


将引脚编程为输入、输出和双向功能。




3. 可编程连线资源

可编程开关实现逻辑块与逻辑块之间,逻辑块与连线之间,逻辑块与I/O之间的连接。


两种典型的互联开关结构如图。





8.3 可编程逻辑器件开发过程简介

可编程器件的一般开发过程



8.3 可编程逻辑器件开发过程简介

为什么FPGA需要编程数据装载?


- CPLD采用CMOS E²PROM工艺制造,编程后,即使切断电源,其逻辑也不会消失,且可以在系统编程(ISP特性)。
- FPGA的LUT由数据选择器和SRAM构成,切断电源后, 其逻辑会消失。所以FPGA需要外部的PROM保存编程数 据。每次通电,自动将PROM中的编程数据装载到FPGA 中。

编程条件

(1) 微机; (2) CPLD编程软件; (3) 专用编程电缆。

计算机根据用户编写的源程序运行开发系统软件,产生相应的编程数据和编程命令,通过五线编程电缆接口与芯片连接。

将电缆接到计算机的并行口(现在下载板多用USB接口),通过编程软件发出编程命令,将编程数据文件中的数据下载到芯片。



第九章作业布置

- 1、本周有实验。
- 2、下次交作业第11周。
- 3、本周作业:从第9章课后习题中选2题写到作业本上。

第九章

脉冲波形的变换与产生

9 脉冲波形的变换与产生

- 9.1 单稳态触发器
- 9.2 施密特触发器
- 9.3 多谐振荡器
 - 9.4 555定时器及其应用

9.1单稳态触发器

- 9.1.1 用门电路组成的微分型单稳态触发器
- 9.1.2 集成单稳态触发器
- 9.1.3 单稳态触发器的应用

9.1单稳态触发器

单稳态触发器的工作特点:

- ① 电路在没有触发信号作用时处于一种稳定状态。
- ② 在外来触发信号作用下, 电路由稳态翻转到暂稳态;
- ③由于电路中RC延时环节的作用,暂稳态不能长保持, 经过一段时间后,电路会自动返回到稳态。暂稳态的 持续时间仅取与RC参数值有关。

单稳态触发器的暂稳态通常是靠RC电路的充放电过程来维持的,根据RC的电路不同接法,把单稳态触发器分成微分型和积分型。

单稳态触发器的分类

按电路形式不同

门电路组成的单稳态触发器

MSI集成单稳态触发器

用555定时器组成的单稳态触发器

工作特点划分

不可重复触发单稳态触发器


可重复触发单稳态触发器

9.1.1 用CMOS门电路组成的微分型单稳态触发器

1. 电路


CMOS或非门构成的微分型 单稳态触发器

暂稳态为1



CMOS与非门构成的微分型 单稳态触发器

暂稳态为0




2. 工作原理:

设定CMOS反相器的阈值电压 $V_{\text{TH}} \approx \frac{V_{DL}}{2}$

a)没有触发信号时, $v_r=0$


电路处于一种稳态:

$$v_0 = 0$$
 $v_c = 0$




b) 外加触发信号

$$\upsilon_{\mathbf{d}} \uparrow \longrightarrow \upsilon_{\mathbf{d}} = \mathbf{V}_{\mathrm{TH}}$$




 \rightarrow 迅速使 $\upsilon_{01} = 0$ $\upsilon_{0} = 1$

电路进入暂稳态 电容充电 Up.1



c) 电容充电, $\longrightarrow \upsilon_{I2} \longrightarrow \upsilon_{I2} = V_{TH}$ 产生如下正反馈过程:



3. 主要参数的计算

(1) 输出脉冲宽度 t_{w}

$$t_{W} = RC \ln \frac{v_{C}(\infty) - v_{C}(0)}{v_{C}(\infty) - V_{TH}}$$


$$v_{\rm C}(0^+) = 0$$
; $v_{\rm C}(\infty) = V_{\rm DD}$

$$\tau = RC$$
, $V_{\text{TH}} = V_{\text{DD}}/2$

$$t_{w} = RC \ln \frac{V_{DD} - 0}{V_{DD} - V_{TH}}$$
$$= RC \ln 2$$


$$t_{\rm w} \approx 0.7RC$$

- (2) 恢复时间 $t_{\rm re}$ $t_{\rm re} \approx 3\pi d$
- (3) 最高工作频率 f_{max}




4. 讨论

- a)在暂稳态结束($t=t_2$)瞬间,门 G_2 的输入电压 υ_{I2} 达到 $V_{DD}+V_{TH}$,可能损坏 G_2 门,怎么办?
- b)用TTL门电阻R的取值可以是任意的吗?




采用TTL与非门构成单稳电路时,电阻R要小于 $0.7k\Omega$ 。

9.1.2 集成单稳态触发器




1. 不可重复触发的集成单稳态触发器 74121



电路的连接: C: 外接电容

R: 外接电阻或采用内部电阻

电路的不可重复触发特性



在暂稳态期间即使有触发信号输入,但由于G₄门在此期间关闭, 不会被再次触发,电路属于不可重复触发单稳态触发器

输出脉冲宽度: $t_{\text{w}} \approx 0.7RC$

逻辑功能表

74121功能表


\overline{A}_1	A_2	В	Q	$\overline{\overline{\mathcal{Q}}}$
L	×	H	L	H
×	L	H	L	Ħ
×	×	L	ig L	H
H	H	×	L	H
H	ţ	H	几	T
ł	\boldsymbol{H}	\boldsymbol{H}	ַ	7
t	ţ	H	几	7
L	×	A	1	Τ)
×	L		T	Т

不可触发,保持稳态不变


B和A₁、A₂、中有一个或两个为高电平,输入端有一个或两个下降沿时电路被触发


 A_1 、 A_2 中有一个或两个为低电平,在B端输入上升沿时电路被触发

9.1.3 单稳态触发器的应用




2. 延时





3. 组成噪声消除电路

如用v_I作为下降沿触发的计数器触发脉冲,干扰加入,就会造成计数错误.



单稳触发器的输出脉宽应大于噪声宽度而小于信号脉宽,才可消除噪声。