

# 山东大学计算机科学与技术学院

## 计算机组成与设计课程实验报告

学号：202300130183	姓名：宋浩宇	班级：23 级人工智能
实验题目：创新实验		
实验学时：2	实验日期：2024/12/24	
实验目的：		
<div><div>课后作业</div><div><div>01</div><div>智慧树平台发布本模块作业。</div></div><div><div>02</div><div>智慧树平台第4章的课后测试题。</div></div><div><div>03</div><div><b>创新实验：</b>利用4片74161计数器芯片设计模<math>2^{16}</math>增1计数器；该计数器作为一输入设备，利用程序查询方式、程序中断方式、DMA方式把计数器能被8整除的计数值读入内存1000H开始的内存单元中。</div></div></div>		
76		
硬件环境： 13th Gen Intel(R) Core(TM) i9-13980HX 2.20 GHz 32.0 GB (31.6 GB 可用) 康芯 KX-CDS FPGA 平台 芯片 Cyclong IV E EP4CE6E22C8		
软件环境： Windows 11 家庭中文版 23H2 22631.4317 Intel Quartus II 13.0sp1 (64 bit)		

## 实验内容与设计：

### 1、实验内容


用 4 片 74161 计数器芯片设计模  $2^{16}$  增 1 计数器;该计数器作为一输入设备，利用程序查询方式、程序中断方式 DMA 方式把计数器能被 8 整除的计数

### 2、实验原理图


本实验的原理图分为多个部分，分模块来进行展示

#### 65536 计数器部分

原理图：




#### 引脚图：




#### $2^{12} \times 2^{16}$ ram 部分

原理图：



2<sup>12</sup>x2<sup>16</sup> 栈部分


原理图：



通用控制器部分：

原理图：





引脚图：

Pin Planner - F/PGA Tools/controller/controller - controller

File Edit View Processing Tools Window Help

Tasks: Run All, Run Early, Run, Stop, Change, Show, Hide, Show, Hide

Groups: Named: \*

Node Name: address[15:0], address[5:0], command[15:0], command[5:0], <new group>

Named: \* Edit: x

Node Name Direction Location I/O Bank VREF Group I/O Standard I/O Location Reserved I/O Strength Slew Rate Differential Pa


address[15]	Input	PIN_23	6	B6_NO	PIN_23	2.5 V...fault	8mA (...ault)		
address[14]	Input	PIN_67	5	B5_NO	PIN_67	2.5 V...fault	8mA (...ault)		
address[13]	Input	PIN_87	5	B5_NO	PIN_87	2.5 V...fault	8mA (...ault)		
address[12]	Input	PIN_100	5	B5_NO	PIN_100	2.5 V...fault	8mA (...ault)		
address[11]	Input	PIN_99	5	B5_NO	PIN_99	2.5 V...fault	8mA (...ault)		
address[10]	Input	PIN_86	5	B5_NO	PIN_86	2.5 V...fault	8mA (...ault)		
address[9]	Input	PIN_90	6	B6_NO	PIN_90	2.5 V...fault	8mA (...ault)		
address[8]	Input	PIN_80	5	B5_NO	PIN_80	2.5 V...fault	8mA (...ault)		
address[7]	Input	PIN_85	5	B5_NO	PIN_85	2.5 V...fault	8mA (...ault)		
address[6]	Input	PIN_73	5	B5_NO	PIN_73	2.5 V...fault	8mA (...ault)		
address[5]	Input	PIN_76	5	B5_NO	PIN_76	2.5 V...fault	8mA (...ault)		
address[4]	Input	PIN_71	4	B4_NO	PIN_71	2.5 V...fault	8mA (...ault)		
address[3]	Input	PIN_72	4	B4_NO	PIN_72	2.5 V...fault	8mA (...ault)		
address[2]	Input	PIN_68	4	B4_NO	PIN_68	2.5 V...fault	8mA (...ault)		
address[1]	Input	PIN_69	4	B4_NO	PIN_69	2.5 V...fault	8mA (...ault)		
address[0]	Input	PIN_54	4	B4_NO	PIN_54	2.5 V...fault	8mA (...ault)		
clock	Input	PIN_59	4	B4_NO	PIN_59	2.5 V...fault	8mA (...ault)		
command[15]	Output	PIN_50	3	B3_NO	PIN_50	2.5 V...fault	8mA (...ault)	2 (default)	
command[14]	Output	PIN_51	3	B3_NO	PIN_51	2.5 V...fault	8mA (...ault)	2 (default)	
command[13]	Output	PIN_46	3	B3_NO	PIN_46	2.5 V...fault	8mA (...ault)	2 (default)	
command[12]	Output	PIN_49	3	B3_NO	PIN_49	2.5 V...fault	8mA (...ault)	2 (default)	
command[11]	Output	PIN_43	3	B3_NO	PIN_43	2.5 V...fault	8mA (...ault)	2 (default)	
command[10]	Output	PIN_44	3	B3_NO	PIN_44	2.5 V...fault	8mA (...ault)	2 (default)	
command[9]	Output	PIN_52	3	B3_NO	PIN_52	2.5 V...fault	8mA (...ault)	2 (default)	
command[8]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
command[7]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
command[6]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
command[5]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
command[4]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
command[3]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
command[2]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
command[1]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
command[0]	Output	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)	2 (default)	
enable	Input	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)		
LD	Input	PIN_55	4	B4_NO	PIN_55	2.5 V...fault	8mA (...ault)		

<new node>


0% 00:00:00

外设部分：

原理图：




引脚图：




程序查询方式部分：

原理图：



引脚图：



使用指令：



Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCII
00	000E	000E	080B	000C	000D	0003	0000	0000	.....
08	0000	0000	0000	0000	0000	0000	0000	0000	.....
10	0000	0000	0000	0000	0000	0000	0000	0000	.....
18	0000	0000	0000	0000	0000	0000	0000	0000	.....
20	0000	0000	0000	0000	0000	0000	0000	0000	.....
28	0000	0000	0000	0000	0000	0000	0000	0000	.....
30	0000	0000	0000	0000	0000	0000	0000	0000	.....
38	0000	0000	0000	0000	0000	0000	0000	0000	.....

指令解释：

程序查询方式中：

000C

从外设读取数据

000D

将数据存入内存

000E

启动外设

xx0B

如果外设没有结果

将 PC 的地址设为 xx

在循环这里使用的是 080B

0003


结束程序运行

000F


无效果

程序中断方式部分：

原理图：



引脚图：



使用指令：



Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCII
00	000E	0007	E00B	0007	E00B	0007	E00B	0007	.....
08	E00B	0007	E00B	0007	E00B	0007	E00B	0007	.....
10	E00B	0007	E00B	0007	E00B	0007	E00B	0007	.....
18	E00B	0007	E00B	0007	E00B	0007	E00B	0007	.....
20	E00B	0007	E00B	0007	E00B	0007	E00B	0007	.....
28	E00B	0007	E00B	0007	E00B	0007	E00B	0007	.....
30	E00B	0007	E00B	0007	E00B	0007	E00B	0007	.....
38	000C	000D	000F	0000	0000	0000	0000	0000	.....

指令解释：

程序中断方式中：

000C

从外设读取数据

000D

将数据存入内存

000E

启动外设

xx0B

如果外设有结果

将 PC 的地址设为 xx

在循环这里使用的是 080B

xx07

如果外设有结果

将 xx 地址存储下来

000F


将存储下来的地址赋给 PC

0003


结束程序运行

DMA 方式部分：

原理图：



引脚图：



使用指令：

[illegible]



效果描述为：

该实验结果为进行了若干次存储 8 的倍数的 io 操作后在栈中储存的结果。

均为十六进制数，以 4 位为一个数字

图中具体 io 操作次数为 4 次

存储下来的数据分别为：

8、16、24、32

结论分析与体会：

根据结果分析，实验平台的实验结果与预测结果一致，故成功完成了三种 IO 方式电路的设计。主要体会是，为了完成这个实验，进行了许多小功能模块的设计，还有外设的逻辑功能的实现、控制器的制作、栈的电路实现、还有指令的编制，三种方式需要使用的指令还不一样，且指令译码后的处理方式也不太一样。可以想象，现在的计算机需要集成这三种方式，那么实际内部的电路设计是非常困难的，我仅仅是分模块实现不需要考虑三者合一的情况就已经用了远超一整天的时间了，如果正经设计将是非常繁杂的工作量。模块化设计真的是独属于人类工程师的浪漫。能设计出计算机这种精密的仪器，人类的智慧真的叹为观止。