山东大学<u>计算机科学与技术</u>学院 计算机组成与设计课程实验报告

实验题目: 创新实验

实验目的:

课后作业



- 01 智慧树平台发布本模块作业。
- 02 智慧树平台第4章的课后测试题。

创新实验:利用4片74161计数器芯片设计模2¹⁶增1计数器;该计数器作为一输入设备,利用程序查询方式、程序中断方式、DMA方式把计数器能被8整除的计数值读入内存1000H开始的内存单元中。

76

硬件环境:

13th Gen Intel(R) Core(TM) i9-13980HX 2.20 GHz

32.0 GB (31.6 GB 可用)

康芯 KX-CDS FPGA 平台

芯片 Cyclong IV E EP4CE6E22C8

软件环境:

Windows 11 家庭中文版 23H2 22631.4317

Intel Quartus II 13.0sp1(64 bit)

实验内容与设计:


1、实验内容

用 4 片 74161 计数器芯片设计模 2¹⁶ 增 1 计数器;该计数器作为一输入设备,利用程序查询方式、程序中断方式 DMA 方式把计数器能被 8 整除的计数

2、实验原理图

本实验的原理图分为多个部分,分模块来进行展示 65536 计数器部分


原理图:




引脚图:




2¹²x2¹⁶ram 部分




原理图:



通用控制器部分:




外设部分: 原理图:



引脚图:



程序查询方式部分:



Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCI
00	000E	000E	080B	000C	000D	0003	0000	0000	
08	0000	0000	0000	0000	0000	0000	0000	0000	
10	0000	0000	0000	0000	0000	0000	0000	0000	
18	0000	0000	0000	0000	0000	0000	0000	0000	
20	0000	0000	0000	0000	0000	0000	0000	0000	
28	0000	0000	0000	0000	0000	0000	0000	0000	
30	0000	0000	0000	0000	0000	0000	0000	0000	
38	0000	0000	0000	0000	0000	0000	0000	0000	

指令解释:

程序查询方式中:

000C

从外设读取数据

000D

将数据存入内存

000E

启动外设

xx0B

如果外设没有结果 将 PC 的地址设为 xx 在循环这里使用的是 080B


0003

结束程序运行

000F

无效果

程序中断方式部分:



Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCI
00	000E	0007	E00B	0007	E00B	0007	E00B	0007	
08	E00B	0007	E00B	0007	E00B	0007	E00B	0007	
10	E00B	0007	E00B	0007	E00B	0007	E00B	0007	
18	E00B	0007	E00B	0007	E00B	0007	E00B	0007	
20	E00B	0007	E00B	0007	E00B	0007	E00B	0007	
28	E00B	0007	E00B	0007	E00B	0007	E00B	0007	
30	E00B	0007	E00B	0007	E00B	0007	E00B	0007	******
38	000C	000D	000F	0000	0000	0000	0000	0000	

指令解释:

程序中断方式中:

000C

从外设读取数据

000D

将数据存入内存

000E

启动外设

xx0B

如果外设有结果 将 PC 的地址设为 xx 在循环这里使用的是 080B

xx07

如果外设有结果 将 xx 地址存储下来


000F

将存储下来的地址赋给 PC

0003

结束程序运行

DMA 方式部分:



使用指令:

Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCII
00	0001	0001	0002	0000	0000	0000	0000	0000	
08	0000	0000	0000	0000	0000	0000	0000	0000	
10	0000	0000	0000	0000	0000	0000	0000	0000	
18	0000	0000	0000	0000	0000	0000	0000	0000	
20	0000	0000	0000	0000	0000	0000	0000	0000	
28	0000	0000	0000	0000	0000	0000	0000	0000	22000000
30	0000	0000	0000	0000	0000	0000	0000	0000	
38	0000	0000	0000	0000	0000	0000	0000	0000	

指令解释:

DMA 方式中


0001

启动外设

0002

进行 DMA 数据传输

- 3、实验步骤
 - (1) 原理图编写:在 Quartus || 中完成各个模块原理图的编制
- (2)管脚锁定:将各个功能模块分别进行引脚的绑定用于模块功能的测试,将三种 I0 方式分别进行引脚的绑定以进行功能的测试。
- (3)原理图编译、适配和下载:在 Quartus || 环境中选择 Cyclong IV E EP4CE6E22C8 器件,进行原理图的编译和适配,无误后完成下载。
 - (4) 功能测试:根据时钟接入后实验台给出的结果进行功能的测试。
- 4、实验结果



效果描述为:

该实验结果为进行了若干次存储 8 的倍数的 io 操作后在栈中储存的结果。

均为十六进制数,以4位为一个数字

图中具体 io 操作次数为 4 次

存储下来的数据分别为:

8, 16, 24, 32

结论分析与体会:

根据结果分析,实验平台的实验结果与预测结果一致,故成功完成了三种 10 方式电路的设计。主要体会是,为了完成这个实验,进行了许多小功能模块的设计,还有外设的逻辑功能的实现、控制器的制作、栈的电路实现、还有指令的编制,三种方式需要使用的指令还不一样,且指令译码后的处理方式也不太一样。可以想象,现在的计算机需要集成这三种方式,那么实际内部的电路设计是非常困难的,我仅仅是分模块实现不需要考虑三者合一的情况就已经用了远超一整天的时间了,如果正经设计将是非常繁杂的工作量。模块化设计真的是独属于人类工程师的浪漫。能设计出计算机这种精密的仪器,人类的智慧真的叹为观止。