计组

Oreated	@December 28, 2023 1:01 PM
Reviewed	

一、计算机系统概论

- 冯·诺依曼计算机的特点
- 1) 计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。
- 2) **指令**和**数据**以同等地位存放于**存储器**内,并可按**地址**寻访。
- 3) 指令和数据均用二进制数表示。
- 4)指令由<u>操作码</u>和<u>地址码</u>组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置。
- 5)指令在存储器内按顺序存放。通常,指令是顺序执行的,在特定条件下,可根据运算结果或根据设定的条件改变执行顺序。
- 6) 机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成。

- 1. 计算机由五大部件组成
- 指令和数据以同等地位存于存储器 可按地址寻访
- 3. 指令和数据用二进制表示
- 4. 指令由操作码和地址码组成
- 5. 存储程序
- 6. 以运算器为中心

Questions:

1. 计算机系统由哪两部分组成?计算机系统性能取决于什么?

计算机系统是由"硬件"和"软件"组成。衡量一台计算机性能的优劣是根据多项技术指标综合确定的,既包括硬件的各种性能指标,又包括软件的各种功能。

1) 计算机系统由

硬件和**软件**两部分组成。

2) 计算机系统性能由

硬件和软件共同决定。

- 2. 冯诺依曼机器的主要特点?
 - 1) 计算机由

运算器、存储器、控制器、输入设备和输出设备五大部分组成;

2)

指令和数据存储在**存储器**中,并可以**按地址访问**;

- 3) 指令和数据均以
- 二进制表示;
- 4) 指令由

操作码和**地址码**构成,操作码指明操作的性质,地址码表示操作数在存储器中的位置;

5) 指令在存储器内

按顺序存放,通常**按自动的顺序**取出执行;

6) 机器以

运算器为中心,I/O设备与存储器交换数据也要通过运算器。

3. 什么是机器字长,什么是存储字长?

机器字长:CPU一次能够处理的二进制数据的位数。

存储字长:按照某个地址访问某个存储单元获取的二进制数据的位数。


- 4. 假设MAR寄存器的位数为16位,MDR寄存器的位数为16位,存储器的最大容量是多少?
 - 1) MAR寄存器的位数为16位,能表示的地址个数为2的16次方,为64K;
 - 2) MDR寄存器的位数为16位,说明存储字长为16位,也即2个字节;
 - 3) 存储器的最大容量为64K * 2B = 128K Byte

三、系统总线


• 总线是连接**各个部件**的信息传输线,是各个部件共享的传输介质

总线结构


• 面向CPU的双总线结构框图




• 单总线结构框图




• 以存储器为中心的双总线结构框图




- 多总线结构
 - 。 双总线结构




。三总线结构



。 三总线结构的又一形式



。 四总线结构



总线分类

• 片内总线——<u>芯片内部</u>的总线

- 系统总线——计算机各部件之间的信息传输线
 - 1. 数据总线——双向,与机器字长、存储字长有关
 - 2. 地址总线——单向,与存储地址、 I/O地址有关
 - 3. 控制总线——有出、有入
- 通信总线——用于计算机系统之间或计算机系统与其他系统之间的通信

总线特性

1. 机械特性 尺寸形状
 2. 电气特性 传输方向和有效的电平范围
 3. 功能特性 每根传输线的功能 { 数据 控制
 4. 时间特性 信号的时序关系


总线的性能指标

- 1. 总线宽度 数据线的根数
- 2. 标准传输率 每秒传输的最大字节数 (MB/s)
- 3. 时钟同步/异步 同步、不同步
- 4. 总线复用 地址线 与 数据线 复用
- 5. 信号线数 地址线、数据线和控制线的 总和
- 6. 总线控制方式 并发、自动、仲裁、逻辑、计数
- 7. 其他指标 负载能力

总线判优控制

- 可分为集中式和分布式
- 集中式包括链式查询、计数器定时查询、独立请求方式
 - 链式查询(一根数据线+一根地址线+三根控制总线,结构简单)


链式查询方式如图 3.15(a) 所示。图中控制总线中有 3 根线用于总线控制(BS 总线忙、BR 总线请求、BG 总线同意),其中总线同意信号 BG 是串行地从一个 L/O 接口送到下一个 L/O 接口。如果 BG 到达的接口有总线请求,BG 信号就不再往下传,意味着该接口获得了总线使用权,并建立总线忙 BS 信号,表示它占用了总线。可见在链式查询中,离总线控制部件最近的设备具有最高的优先级。这种方式的特点是《只需很少几根线就能按一定优先次序实现总线控制,并且很容易扩充设备,但对电路故障很敏感,且优先级别低的设备可能很难获得请求。



(a) 链式查询方式

。 计数器定时查询


计数器定时查询方式如图 3.15(b) 所示。与图 3.15(a) 相比,多了一组设备地址线,少了一根总线同意线 BG。总线控制部件接到由 BR 送来的总线请求信号后,在总线未被使用(BS=0)的情况下,总线控制部件中的计数器开始计数,并通过设备地址线,向各设备发出一组地址信号。当某个请求占用总线的设备地址与计数值一致时,便获得总线使用权,此时终止计数查询。这种方式的特点是:计数可以从"0"开始,此时一旦设备的优先次序被固定,设备的优先级就按0,1,…,n的顺序降序排列,而且固定不变;计数也可以从上一次计数的终止点开始,即是一种循环方法,此时设备使用总线的优先级相等;计数器的初始值还可由程序设置,故优先次序可以改变。这种方式对电路故障不如链式查询方式敏感,但增加了控制线(设备地址)数,控制也较复杂。



(b) 计数器定时查询方式

。 独立请求方式

独立请求方式如图 3.15(c)所示。由图中可见,每一台设备均有一对总线请求线 BR_i 和总线同意线 BG_i。当设备要求使用总线时,便发出该设备的请求信号。总线控制部件中有一排队电路,可根据优先次序确定响应哪一台设备的请求。这种方式的特点是:响应速度快,优先次序控制灵活(通过程序改变),但控制线数量多,总线控制更复杂。链式查询中仅用两根线确定总线使用权属于哪个设备,在计数器查询中大致用 $\log_2 n$ 根线,其中 n 是允许接纳的最大设备数,而独立请求方式需采用 2n 根线。



(c) 独立请求方式

总线通信控制

- 解决通信双方**协调配合**问题
- 总线周期(完成一次总线操作的时间)

计组

10

2. 总线传输周期

申请分配阶段 主模块申请,总线仲裁决定

寻址阶段 主模块向从模块 给出地址 和 命令

传数阶段 主模块和从模块 交换数据

结束阶段 主模块 撤销有关信息

• 总线通信的四种方式

同步通信 由统一时标控制数据传送

异步通信 采用应答方式,没有公共时钟标准

半同步通信 同步、异步结合

分离式通信 充分挖掘 系统 总线每瞬间 的 潜力

异步通信包括:**不互锁、半互锁、全互锁**

半同步通信:插入时钟(等待)周期

Questions:

1. 总线的两大基本特征是什么?

1)

共享:多个部件连接在同一组总线上,各个部件之间都通过该总线进行数据交换。

2)

分时:同一时刻, 总线上只能传输一个部件发送的信息;

- 2. 系统总线按照传输信息的不同,分成哪几类?是单向的,还是双向的?
 - 1) 分成

数据总线、地址总线以及控制总线。

2)数据总线:各个功能部件之间传送数据信息,

双向传输;

3) 地址总线:用来指明数据总线上,源数据或目的数据所在的主存单元的地址。

单向:由CPU发出

4)控制总线:用来发送各种控制信号。

对于控制总线中的单根线,是单向的,即只能由一个部件发向另一个部件。而一组控制总线中,有输入也有输出,因此,**控制总线也可以看成是双向的**。

- 3. 什么是总线宽度、总线带宽、总线复用、信号线数?
 - 1) 总线宽度:

数据总线的根数,一般是8的倍数。是衡量计算机系统性能的重要指标;

2) 总线带宽:即

总线数据传输速率,总线上每秒能够传输的最大字节量。

- 3) 总线复用:
- **一条信号线上分时传送两种信号**。例如数据总线和地址总线的分时复用;
- 4) 信号线数:地址总线、数据总线和控制总线
- 三种总线的线数之和。
- 4. 假设总线的工作频率为33MHz,总线宽度为32位,则它最大的传输速率是多少? 33 * (32/8) = 132 MB/s
- 5. 简要说明单总线结构的概念及缺点?(现代计算机为什么要采用多总线结构?) 在单总线结构中,

所有的部件(CPU、主存、I/O设备)都连接在一组总线上。

但所有的信息传送都要通过这组总线,同时

只能有一个部件向总线上发送信息,导致总线成为系统的瓶颈。

因此,发展出来了多总线结构,其基本思想均是

将速度相近的设备挂接在同一组总线上,总线之间通过**总线控制器**相连。(例如CPU和Cache之间、I/O设备之间等。)

6. 什么是同步通信?其优点和缺点?

- 1)同步通信:总线上各个部件由**统一的时钟信号控制**;在总线周期中,每个时钟周期各个部件如何动作都有明确的规定。
- 2) 优点:速度快,各个模块间配合简单
- 3) 缺点:**以总线上最慢的部件**来设计公共时钟,影响总线效率。
- 7. 什么是异步通信?异步通信分为哪几种类型?
 - 1) 异步通信: 总线上各部件没有统一的时钟标准, 采用

应答式通信;(主模块发出请求后,一直等到从模块反馈回来应答信号之后才开始通 信)

- 2) 不互锁、半互锁、全互锁。(需要了解各种方式的含义)
- 8. 什么是波特率?什么是比特率?(需要掌握如何计算波特率、比特率)

波特率:单位时间内传送的二进制数据数据的位数,单位bps

比特率:单位时间内传送的有效的二进制位数。

例 3.2 在异步串行传输系统中,假设每秒传输 120 个数据帧,其字符格式规定包含 1 个起始位、7 个数据位、1 个奇校验位、1 个终止位、试计算波特率。

解:根据题目给出的字符格式,一帧包含 1+7+1+1=10 位 故波特率为 $(1+7+1+1) \times 120=1$ 200 bps = 1 200 波特

例 3.4 在异步串行传输系统中, 若字符格式为:1 位起始位、8 位数据位、1 位奇校验位、1 位终止位。假设波特率为 1 200 bps, 求这时的比特率。

解:根据题目给出的字符格式,有效数据位为 8 位,而传送一个字符需 1 + 8 + 1 + 1 = 11 位, 故比特率为

$$1\ 200 \times (8/11) = 872.72 \text{ bps}$$

9. 异步通信时,常规需要设置的参数有哪些?

波特率、停止位(1/2/1.5)、校验位(<u>奇校验</u>、<u>偶校验</u>、<u>无校验</u>)

10. 简述半同步通信的基本原理。

半同步通信结合同步通信和异步通信。

同步通信:

采用统一的时钟,规定了在一定的时钟周期干什么事情;

异步通信:如果从模块没有准备好,

增加一个"等待响应"信号。

11. 简述分离式通信的基本原理。


主模块发出地址和命令之后,放弃总线,在从模块准备数据期间,使得总线可以被其 他设备所用。提高总线利用率。

但是,这种方式控制比较复杂。


- 12. 奇偶校验可以纠错吗?汉明码可以纠错吗?
 - 1) 奇偶校验只能检错,不能纠错。
 - 2) 汉明码可以纠错。


四、存储器

存储器的分类



存储器的层次结构





主存储器

• 主存中存储单元地址的分配

设地址线 24 根 按字节 寻址 2²⁴ = 16 MB 若字长为 16 位 按 字 寻址 8 MW 若字长为 32 位 按 字 寻址 4 MW

• 主存的技术指标

1) 存储容量——主存能存放二进制代码的总位数

存储容量 = 存储单元个数×存储字长 如果用**字节总数**表示,则要**除以8**

2) 存储速度

- 1. 存储时间——存储器的访问时间,指启动一次存储器操作(读或者写)到完成该操作所需的全部时间——读出时间,写入时间
- 2. 存储周期——存储器进行连续两次独立的存储器操作所需的最小间隔时间 ——读周期
- 3) 存储器带宽(位/秒)
- 控制线
 - 1) 读/写控制线——决定芯片进行读/写操作
 - 2) 片选线——选择存储芯片

动态RAM刷新

刷新与行地址有关,刷新时间间隔2ms

• 集中刷新

集中刷新会在一个规定的刷新周期内对所有的存储单元逐行刷新,期间必须停止读写操作,故称为**"死时间"**,也称**访存"死区"**。

死时间率=刷新所占用的存取周期数/刷新周期所占存取周期数*100%

分散刷新

把机器的存取周期tc分为tm ,tR ,前者用于读写维持信息,后者用来刷新,不存在"死时间",但是存取周期变长,整个系统速度降低。

• 异步刷新

异步刷新是前两种方式的结合,它既可缩短"死时间",又充分利用最大刷新间隔为.2 ms 的特点。例如,对于存取周期为 $0.5~\mu s$,排列成 128×128 的存储芯片,可采取在 2 ms 内对 128 行各刷新一遍,即每隔 $15..6~\mu s$ (2 000 $\mu s\div128\approx15..6~\mu s$)刷新一行,而每行刷新的时间仍为 $0.5~\mu s$,如图 $4.26~\mathrm{M}$ 所示。这样,刷新一行只停止一个存取周期,但对每行来说,刷新间隔时间仍为 $2~\mathrm{m} s$,而"死时间"缩短为 $0.5~\mu s$ 。




图 4.26 异步刷新时间分配示意图

如果将动态 RAM 的刷新安排在 CPU 对指令的译码阶段,由于这个阶段 CPU 不访问存储器,所以这种方案既克服了分散刷新需独占 0.5 μs 用于刷新,使存取周期加长且降低系统速度的缺点,又不会出现集中刷新的访存"死区"问题,从根本上提高了整机的工作效率。

汉明码

• 冗余位

```
2^r \ge m + r + 1
where, r = redundant bit, m = data bit
```

- 所有2的幂次位(2^0=1,2^1=2,2^2=4,2^3=8.....)作为"奇偶校验位",管理第(1/2/3/4...)位是1的索引(例如第一位是"1"的索引有: 1011,1001,0111,0101,0011,0001)
- 纠错重新填充奇偶校验位,从高位向低位读数(得到的就是出错的位数)

多体并行

- 高位交叉 体号+体内地址 ——存储器容量的扩展
- 低位交叉 体内地址+体号 ——存储器带宽和访问速度的提高(各个体轮流编址)

Cache (高速缓存)

命中率

Cache 的容量与块长是影响 Cache 效率的重要因素,通常用"命中率"来衡量 Cache 的效率。 命中率是指 CPU 要访问的信息已在 Cache 内的比率。

在一个程序执行期间,设 N_a 为访问 Cache 的总命中次数, N_a 为访问主存的总次数,则命中率h为

$$h = \frac{N_c}{N_c + N_m}$$

• 平均访问时间

设 t_c 为命中时的 Cache 访问时间, t_m 为未命中时的主存访问时间,1-h 表示未命中率,则 Cache – 主存系统的平均访问时间 t_c 为

$$t_a = ht_c + (1 - h)t_m$$

效率

效率 e 与 命中率 有关

$$e = \frac{$$
 访问 Cache 的时间 $}{$ 平均访问时间 $} \times 100\%$

设 Cache 命中率 为 h ,访问 Cache 的时间为 t_c , 访问 主存 的时间为 t_m

$$\text{III} \quad e = \frac{t_c}{h \times t_c + (1-h) \times t_m} \times 100\%$$

- 主存地址映射
 - 。 直接映射

映射关系:i=j mod C 或 i=j mod 2C 其中 i代表缓存块号,i代表主存块号,C为缓存块数

- 。 全相联映射
- 。 组相联映射

映射关系:i=i mod Q

其中 i代表缓存的组号,i代表主存的块号,Q为分组数

Questions:

- 1. 衡量存储器使用哪三个指标?寄存器、缓存、主存中,哪个速度最快?哪个最便宜?
 - 1) 速度、容量、位价格。
 - 2) 寄存器速度最快,主存最便宜。
- 主存的三个主要技术指标 存储容量、存取速度和存储带宽
- 3. 什么是存取时间?什么是存取周期?哪个大?
 - 1) 存取时间:启动一次存储器完成本次操作(读或写)所需的时间;
 - 2) 存取周期:连续两次启动存储器所需要的最小间隔时间;
 - 3) 存取周期包含存取时间;
- 4. 什么是存储器带宽?(要了解如何计算存储器带宽) 单位时间内存储器存取的信息量;
- 5. 提高访存速度的三种方式。
 - 1) 采用高速元器件;
 - 2) 采用存储层次结构:cache-主存结构;
 - 3) 调整主存结构:包括单体多字,多体并行两种方式。
- 6. 多体并行系统有哪两种编址方式?请简要说明其编址方式及其优点。
 - 1)高位交叉编址方式:存储体的编址方式为顺序存储,即一个存储体存满后,再存入下一个;存储单元地址的高位为存储体的编号。

高位交叉编址并不能提高单次访存速度,但能使多应用并行访存,提高系统的并发性。

- 2) 低位交叉编址方式:存储体的编址方式为交叉存储。即程序连续存放在相邻的存储体之中。存储单元地址的低位为存储体的编号。
- 低位交叉编址能显著提高单次访存速度。
- 7. 在CPU和内存之间引入cache的原因。
 - 1) 避免cpu空等I/O访存;
 - 2)缓解CPU和主存速度不匹配的问题。
- 8. 将主存地址映射到Cache地址称为地址映射,常见的Cache映射方式有哪几种? 直接映射、全相联映射、组相联映射。

9. 直接映射的优缺点?

优点:地址变换速度快。缺点:cache利用率不高,块冲突率高;

10. 全相联映射的优缺点?

优点:cache利用率高,块冲突率低。缺点:地址变换复杂,需要较多的硬件。

- 11. Cache常用的替换算法有哪些?哪个命中率最高?
 - 1) 先进先出、近期最少使用算法和随机替换算法;
 - 2) 命中率最高的是近期最少使用算法;

五、输入输出系统

I/O编址方式

- **统一编址**:将i/o地址看作存储器地址的一部分(**占用存储空间**但是**不需要i/o指令**)
- **不统一编址**(独立编址):i/o地址与存储器**地址分开**,所有对i/o设备的访问都需要**专** 用的i/o指令。(不占用存储空间但是需要i/o指令)

I/O与主机信息传送的控制方式

- 程序查询方式
- 程序中断方式
- DMA方式


I/O接口——为什么要设置I/O接口

- 1. 实现设备的选择
- 2. 实现数据缓冲达到速度匹配
- 3. 实现数据串一并格式转换
- 4. 实现电平转换
- 5. 传送控制命令
- 6. 反映设备的状态("忙"、"就绪"、 "中断请求")

程序中断方式

中断请求触发器INTR(完成触发器D的状态必须为1)、中断屏蔽触发器MASK 仅当设备准备就绪(D=1),且该设备未被屏蔽(MASK=0),CPU的中断查询信号可将中 断请求触发器置1(INTR=1)

- 排队器
 - 。 速度越高的I/O设备, 优先级越高




- 中断服务程序的流程
 - 。保护现场
 - 。中断服务
 - 。 恢复现场
 - 。中断返回
- 单重中断和多重中断

单重 中断 不允许中断 现行的 中断服务程序 多重 中断 允许级别更高 的中断源 中断 现行的 中断服务程序

- 。 单重中断:CPU在执行中断服务程序时,对新的中断请求不予理睬,这种中断叫 **单重中断**
- 。 多重中断(中断嵌套):计算机在处理终端的过程中出现新的中断请求时,CPU 暂停现行的中断服务程序,转去处理新的中断请求,这种现象叫**中断嵌套**,或**多 重中断**。
- 开中断和关中断

- 。 CPU响应I/O设备提出的中断请求的条件是必须满足CPU中的允许中断触发器 EINT为"1"
- 。 该触发器用开中断指令置位,称为开中断。
- 。 该触发器用关中断指令置位,称为关中断。



DMA方式

- DMA和主存交换数据的三种方式
 - 。停止CPU访问主存
 - 。 周期挪用
 - 。 DMA和CPU交替访问

Questions:

- 1. I/O设备编址有哪两种方式?各有什么优缺点?
 - 1)统一编址方式:和存储器统一编址,I/O地址作为存储器地址的一部分;无须用专用的I/O指令,但占用存储器空间。
 - 2)独立编址方式:和存储地址分开编址,需用专用的I/O指令。
- 2. I/O设备与主机的联络方式有哪几种?

I/O设备与主机间交互信息时必须了解彼此的状态。根据I/O设备工作速度的不同,可以分为3类:

- 1) 立即响应:不管其状态(认为其时刻准备好),适用于慢速设备。
- 2) 应答信号:通过应答信号来进行交互;
- 3) 同步时标:采用统一的时钟信号。
- 3. I/O总线包括哪四类?

数据线、设备选择线、状态线、命令线

- 4. 程序查询的基本工作原理。 cpu不断去查询I/O设备状态,导致CPU和I/O设备串行工作。
- 5. 什么是中断?

计算机在执行程序过程中,当出现异常清空或特殊请求时,计算机停止现行程序的运行,转去处理这些异常清空或特殊请求,处理结束后,再返回现行程序的间断处,继 续执行原程序,即为中断。

- 6. 中断服务程序的基本流程包括哪四部分?
 - 1) 保护现场
 - 2) 中断服务
 - 3)恢复现场
 - 4) 中断返回

- 7. 什么是单重中断和多重中断?
 - 1) 单重中断:不允许中断现行的中断服务程序;
 - 2) 多重中断:允许级别更高的中断源中断现行的中断服务程序,也称为中断嵌套
- 8. CPU响应中断的时机?

当前指令执行完毕后,cpu发出中断查询信号,也就是说,中断响应一定是在每条指令执行结束之后进行的,不可能在指令执行过程中响应中断。

9. 什么是DMA?

DMA:直接内存访问。在主存和I/O设备之间建立独立的总线连接。

- 10. 在DMA方式中,由于DMA接口与CPU共享主存,可能会出现两者争用主存的冲突, 为解决冲突,DMA和主存交换数据时,通常采用哪三种工作方式?
 - 1) 停止CPU访问主存:DMA访存优先级高;
 - 2) 周期挪用(窃取):DMA挪用存储或窃取总线使用权一个或几个主存存取周期;
 - 3)DMA和CPU交替访问:将CPU工作周期分成两部分,一部分供DMA访存,一部分供CPU访存。
- 11. DMA工作过程包括哪三部分?
 - 1) 预处理
 - 2) 数据传输
 - 2) 后处理

六、计算机的运算方法

浮点数

• 阶数;尾数

浮点加减运算

- 对阶(**阶数小**的向**阶数大**的对齐)
- 尾数求和
- 规格化: (双符号位) **尾数最高数值位**与符号位不同时,即为**规格化形式**
- 舍入:0舍1入/恒置1
- 溢出判断

浮点数乘除法

• 阶数相加,尾数相乘