第 5 讲：FPGA 数字接口设计

周贤中

2025-03-30

本讲学习目标

- 理解 UART、SPI、I^2C 在时钟组织、拓扑结构和应用场景上的差异
- 掌握 UART 发送器、接收器和回环验证的基本设计思路
- 建立对 LVDS 与 HDMI/TMDS 的分层认识，区分协议层与物理层
- 能根据系统需求完成接口初步选型，并说明工程上的取舍理由

引入问题：为什么同样是串行通信，设计方法却不同

典型场景

与上位机调试常用 UART；与 Flash、ADC 通信常用 SPI；与传感器配置常用 I^2C。

- UART 是异步接口，没有专用时钟线，重点在波特率和采样时刻
- SPI 是同步接口，重点在时钟边沿、片选与全双工移位
- I^2C 是共享总线，重点在地址、应答和双向总线控制

本章关注的不是“接口名字”，而是接口结构如何决定 HDL 设计方法。

数字接口设计的共性问题

1. 时序是否正确：发送、采样、应答是否落在正确时刻
2. 位宽是否匹配：帧格式、字节边界和符号组织是否清楚
3. 方向控制是否明确：单向、双向、主从关系是否清晰
4. 物理层是否可靠：单端还是差分、板级约束是否满足要求

这四个问题会在 UART、SPI、I^2C、LVDS 和 HDMI 中反复出现。

UART：最适合入门的异步串行接口

- 空闲为高电平，典型帧格式为 1 个起始位、8 个数据位、1 个停止位
- 不传送独立时钟，因此通信双方必须预先约定波特率
- 发送器重点是位时间生成，接收器重点是中点采样
- 常用于调试串口、日志输出、简单上位机交互

UART 发送器：状态机组织帧格式

- IDLE：等待发送请求，串行线保持高电平
- START：输出起始位 0
- DATA：按低位优先顺序逐位发送 8 位数据
- STOP：输出停止位 1，并产生发送完成标志

```
case (state)
  S_IDLE: if (tx_start) state <= S_START;
  S_START: if (bit_tick) state <= S_DATA;
  S_DATA: if (bit_tick && bit_last) state <= S_STOP;
  S_STOP: if (bit_tick) state <= S_IDLE;
endcase
```

UART 接收器：为什么要在比特中心采样

- 先检测起始位下降沿，再等待半个比特周期进行确认
- 后续每隔一个完整比特周期采样一次，尽量避开边沿附近抖动
- 停止位检查通过后，再输出有效数据标志

教学重点

接收器比发送器更能体现接口验证思维，因为它直接面对“何时采样才可信”的问题。

UART 回环验证与仓库示例

- 教材中的 UART 示例对应仓库目录：`verilog/chapter5/uart`
- 该目录包含 `tx.v`、`rx.v`、`uart_tb.v` 和 `Makefile`
- 仿真工具 `iverilog`、`vvp`、`gtkwave` 安装在 WSL 中，相关命令应在 WSL 内执行

推荐流程

进入 `verilog/chapter5/uart` 后执行 `make`，再用 `make wave` 观察波形；必要时先执行 `make clean`。

SPI：同步、全双工、主从清晰

- 典型信号为 SCLK、MOSI、MISO、SS/CS
- 由主设备产生时钟并发起通信
- 发送与接收可在同一时刻进行
- 设计难点在时钟边沿、片选包围关系和模式匹配

SPI 四种时序模式

模式	CPOL	CPHA	数据采样边沿
0	0	0	上升沿
1	0	1	下降沿
2	1	0	下降沿
3	1	1	上升沿

讲授时要强调：主从双方必须使用相同模式，否则即使“会移位”，采样结果也会错误。

SPI：从单模块理解到联合验证

- 教材示例按“先主机、再从机、最后联合仿真”的顺序组织
- 主机页重点看：谁产生时钟、谁控制片选、谁决定一帧的起止
- 从机页重点看：如何跟随时钟采样 MOSI，并在另一边沿准备 MISO
- 联合波形重点观察：`cs_n` 是否完整包围 8 位传输，`mosi/miso` 是否与时钟边沿匹配
- 选用 `A5`、`96`、`3C` 等数据，是为了让波形上的高低变化更容易辨认



I²C：共享总线与应答机制

- 只用 SCL 和 SDA 两根线，但 SDA 是双向信号
- 总线通常采用开漏输出并配合上拉电阻
- 协议关键动作包括起始、地址、应答、数据和停止
- 设计难点不只是移位，而是总线方向控制和协议状态组织



I²C：主从协同与波形观察重点

- 教材示例实现的是“主机向从机写入 1 个字节”的最小事务
- 观察顺序应为：起始条件、地址阶段、地址 ACK、数据阶段、数据 ACK、停止条件
- 波形里要特别注意 SDA 既可能由主机驱动，也可能在 ACK 时由从机拉低
- 示例中地址取 `42`、数据取 `A6`，目的是让地址位和数据位都更容易在波形上辨认
- 验证时可结合 `ack_error`、`addr_match`、`rx_done`、`done` 判断事务是否完整成功



LVDS 与 HDMI/TMDS：从低速控制走向高速互连

LVDS

一种差分物理层标准，强调低摆幅、低辐射和高抗干扰能力，常见于高速板级互连。

HDMI/TMDS

HDMI 是系统级视频接口，TMDS 是其核心编码与差分传输机制，重点不再是简单状态机，而是视频时序、编码和高速串行化。

教学上要帮助学生区分“接口协议”和“物理层标准”这两个层次。

接口选型：按应用场景而不是按熟悉程度

- UART：调试、日志、低速控制
- SPI：高速、点对点、主从明确的芯片间通信
- I^2C：低速配置、多器件共享总线
- LVDS：高速差分数据与时钟传输
- HDMI/TMDS：视频输出与显示系统

选型时至少考虑速率、距离、抗干扰、资源开销和板级约束。

本章小结

- 串行接口虽然都按位传输，但设计重点由协议结构决定
- UART 适合讲清状态机、位时间和采样机制
- SPI 与 I^2C 更能训练同步时序与总线控制思维
- LVDS 与 HDMI/TMDS 体现了接口设计向高速系统集成的扩展