# 2.逻辑代数与硬件描述语言基础

- 2.1 逻辑代数的基本意理和恒等式
- 2.2 逻辑函数表达式的形式
- 2.3 逻辑函数的代数化简法
- 2.4 逻辑必数的卡诺图化简法
- 2.5 硬件描述语言Verilog HDL基础

# 教学基本要求

- 1、熟悉逻辑代数常用基本定律、恒等式和规则。
- 2、掌握逻辑代数的表示方法;
- 3、掌握逻辑代数的变换和卡诺图化简法;
- 4、熟悉硬件描述语言Verilog HDL

# 2.1 逻辑代数的基本定理和规则

2.1.1 逻辑代数的基本定律和恒等式

2.1.2 逻辑代数的基本规则

## 2.1 逻辑代数的基本定理和规则

逻辑代数又称布尔代数。它是分析和设计现代数字逻辑电路不可缺少的数学工具。逻辑代数有一系列的定律、定理和规则,用于对表达式进行处理,以完成对逻辑电路的化简、变换、分析和设计。

逻辑关系指的是事件产生的条件和结果之间的因果关系。在数字电路中往往是将事情的条件作为输入信号,而结果用输出信号表示。条件和结果的两种对立状态分别用逻辑"1"和"0"表示。

## 2.1.1 逻辑代数的基本定律和恒等式

0、1律

$$A \cdot 0 = 0$$
  $A \cdot 1 = A$ 

$$A + 3 = A$$
  $A + 1 = 1$ 

互补律

$$A \cdot \overline{A} = 0$$

$$A + \overline{A} = 1$$

交换律

$$A \cdot B = B \cdot A$$

$$A + B = B + A$$

结合律

$$(A \cdot B) \cdot C = A \cdot (B \cdot C)$$

$$(A+B)+C=A+(B+C)$$

分配律

$$A \cdot (B+C) = A \cdot B + B \cdot C$$

$$A \cdot (B+C) = A \cdot B + B \cdot C$$
  $A+B \cdot C = (A+B) \cdot (A+C)$ 

## 2.1.1 逻辑代数的基本定律和恒等式

重叠律

$$A \cdot A = A$$

$$A + A = A$$

反演律

$$\overline{AB} = \overline{A} + \overline{B}$$

$$\overline{A+B} = \overline{A} \cdot \overline{B}$$

吸收律

$$A + A \cdot B = A$$

$$A \cdot (A + B) = A$$

补吸 收律

$$A + \overline{AP} = A + B$$

$$A \cdot (\overline{A} + B) = A \cdot B$$

恒等式

$$A \cdot B + \overline{A} \cdot C + B \cdot C = A \cdot B + \overline{A} \cdot C$$







# 2、基本公式的证明 (真值表证明法)

例 证明  $A + \overline{A} \cdot B = A + B$ 

列出等式左、右边的函数值的真值表

A	В	Ā	A B	A+AB	A+B
0	0	1	0	0+0=0	0
0	1 <sub>×</sub>	AN .	1	0+1=1	1
1	0	0	0	1+0=1	1
1	Ť	0	0	1+0=1	1

# 例: 试化简下列逻辑函数 L=(A+B)(A+B)

$$L = A\overline{A} + AB + B\overline{A} + BB(分配律)$$

$$= 0 + AB + B\overline{A} + B \qquad (A \cdot \overline{A} = 0, A \cdot A = A)$$

$$= AB + B\overline{A} + B \qquad (A + 0 = A)$$

$$= B(A + \overline{A} + 1) \qquad [AB + AC = A(B + C)]$$

$$= B \cdot 1 = B \qquad (A + 1 = A, A \cdot 1 = A)$$

## 2.1.2 逻辑代数的基本规则

1. 代入规则: 在包含变量A的逻辑等式中,如果用另一个函数式代入式中所有A的位置,则等式仍然成立。这一规则称为代入规则。

例: B(A+C)=BA+BC,

用A + D代替A,得

左边=B[(A+D)+C]=BA+BD+BC右边=B(A+D)+BC=BA+BD+BC

左边=右边

代入规则可以扩展所有基本公式或定律的应用范围



#### 2. 反演规则:

对于任意一个逻辑表达式L,若将其中所有的与(•)换成或(+),或(+)换成与(•);原变氢换为反变量,反变量换为原变量;将1换成0,0换成1;则得到的表达式就是原函数的反函数。

括号的作用:保持运算顺序不变。

例2.1.1 已知 
$$F = \overline{AB} + CD + 0$$
,求  $\overline{F}$ 

解 用反演规则 可得 
$$\overline{F} = (A+B)(\overline{C} + \overline{D}) \cdot 1$$

用反演律 
$$\overline{F} = \overline{\overline{AB} + CD + 0} = \overline{AS} \cdot \overline{CD} \cdot 1 = (A + B)(\overline{C} + \overline{D}) \cdot 1$$

例 2 试求 
$$L = A + B\overline{C} + D + \overline{E}$$
 的非函数  $\overline{L}$ 

解 由反演规则,可得 
$$\overline{L} = \overline{A} \cdot (\overline{B} + C) \cdot \overline{D} \overline{E}$$

保留反变量以外的非号不变。



#### 3. 对偶规则:

对于任何逻辑表达式,若将其中的与( $\bullet$ )换成或(+),或(+)换成与( $\bullet$ );并将1换成0,0换成1;那么,所得的新的表达式就是L的对偶式,记作 L'。

例:逻辑函数  $L=(A+\overline{B})(A+C)$  的对偶式为

$$L' = A\overline{B} + AC$$

当某个逻辑恒等式成之时,则该恒等式两侧的对偶式也相等。这就是对偶规则。利用对偶规则,可从已知公式中得到更多的运算公式,例如,吸收律



# 2.2 逻辑函数表达式的形式

- 2.2.1 逻辑函数表达式的形式
- 2.2.2 最小项与最小项表达式
- 2.2.3 最大项与最大项表达式

## 2.2 逻辑函数表达式的形式

## 2.2.1 逻辑函数表达式的基本形式

#### 1、与-或表达式

若干与项进行或逻辑运算构成的表达式。由与运算符和或

$$L = A \cdot C + \overline{C} \cdot D$$

#### 2、或-与表达式

若干或项进行与逻辑运算构成的表达式。由或运算符和与

$$L = (A + C) \cdot (B + \overline{C}) \cdot D$$

通常表达式为混合形式  $L = A \cdot (B \cdot C + \overline{B} \cdot \overline{C}) + A \cdot (B \cdot \overline{C} + \overline{B} \cdot C)$ 

经过变换可转换为上述两种基本形式



## 常见的几种逻辑函数表达式

$$L = AC + \overline{C}D$$

$$= \overline{A}C \cdot \overline{C}D$$

$$= (A + \overline{C})(C + D)$$

$$= \overline{(A + \overline{C}) + (C + D)}$$

$$= \overline{AC + \overline{C}D}$$

"与-或"表达式

"与非"表达式

"或-与"表达式

"或非一或非" 表达式

"与-或-非"表达式




# 逻辑函数不同表达形式及其电路实现

A	В	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

### 给定真值表,可以有不同的表达式:

与或式 
$$F_1 = \overline{AC} + BC$$
 标准与或式  $F_2 - \overline{ABC} + \overline{ABC} + ABC$  或与式  $F_3 = (\overline{A} + B)C$  标准或与式  $F_4 = (A + B + C)(A + \overline{B} + C)$   $(\overline{A} + B + C)(\overline{A} + B + \overline{C})(\overline{A} + \overline{B} + C)$  与非式  $F_5 = \overline{\overline{AC} \cdot \overline{BC}}$  或非一或非式  $F_6 = \overline{\overline{A} + B} + \overline{C}$  与或非式  $F_7 = \overline{AB} + \overline{C}$ 

# 对应电路实现



•每个门所需输入端数

## 2.2.2 最小项与最小项表达式

1. 最小项的定义和性质

n个变量 $X_{1,}X_{2,}...,X_{n}$ 的最小项是n个因多的乘积,每个变量都以它的原变量或非变量的形式在菜积项中出现,且仅出现一次。一般n个变量的最小项应有 $2^{n}$ 个。

例如, $A \times B \times C$ 三个逻辑变量的最小项有( $2^3$ =)8个,即

 $\overline{A}\overline{B}\overline{C}$ ,  $\overline{A}\overline{B}C$ ,  $\overline{A}\overline{B}\overline{C}$ ,  $\overline{A}BC$ ,  $\overline{A}\overline{B}\overline{C}$ ,  $\overline{A}\overline{B}C$ ,  $\overline{A}B\overline{C}$ ,  $\overline{A}BC$ 

 $\overline{AB}$ 、 $\overline{ABCA}$ 、 $\overline{A(B+C)}$ 等则不是最小项。



### 2、最小项的性质 三个变量的所有最小项的真值表

$\boldsymbol{A}$	B	C	$\overline{A}\overline{B}\overline{C}$	$\overline{A}\overline{B}C$	$\overline{A}B\overline{C}$	$\overline{A}BC$	$A\overline{B}\overline{C}$	X3C	$AB\overline{C}$	ABC
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	7	0	0	0
0	1	0	0	0	1	6	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	C	0	1	0	0	0
1	0	1	0	0 >	(	0	0	1	0	0
1	1	0	0	_Z X	0	0	0	0	1	0
1	1	1	0	(C)	0	0	0	0	0	1

对于任意一个最小项,只有一组变量取值使得它的值为1; 不同的最小项,使它的值为1的那一组变量取值也不同; 对于变量的任一组取值,任意两个最小项的乘积为0; 对于变量的任一组取值,全体最小项之和为1。

#### 3、最小项的编号

			三	个变量	的所有	最小工	页的真	值家	<b>)</b>	
			$m_0$	$m_1$	$m_2$	$m_3$	$m_4$	M <sub>5</sub>	$m_6$	$m_7$
<u>A</u>	В	C	$\overline{A}\overline{B}\overline{C}$	$\overline{A}\overline{B}C$	$\overline{A}B\overline{C}$	$\overline{A}BC$	$A\overline{P}\overline{C}$	$A\overline{B}C$	$AB\overline{C}$	ABC
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0 🔇	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	6		0	0	0	0
1	0	0	0	0	× 0	0	1	0	0	0
1	0	1	0	6	0	0	0	1	0	0
1	1	0	0	O	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	

最小项的表示:通常用 $m_i$ 表示最小项,m表示最小项,下标i为最小项编号。



#### 2. 最小项表达式

由若干最小项相或构成的表达式,也称为标准与-或式。

- 为"与或"逻辑表达式;
- 在"与或"式中的每个乘积项都是最小项。

例1 将 
$$L(A,B,C) = AE + \overline{AC}$$
 化成最小项表达式 
$$L(A,B,C) = AB(C+\overline{C}) + \overline{A}(B+\overline{B})C$$
 
$$= ABC + AB\overline{C} + \overline{ABC} + \overline{ABC}$$
 
$$= m_7 + m_6 + m_3 + m_1$$
 
$$= \sum m(7,6,3,1)$$



 $L(A,B,C) = (AB + \overline{AB} + \overline{C})\overline{AB}$  化成最小项表达式

a.去掉非号 
$$L(A, B, C) = (AB + \overline{AB} + \overline{C}) + AB$$

$$= (\overline{AB} \cdot \overline{AB} \cdot C) + AB$$

$$=(\overline{A}+\overline{B})(A+B)C+AB$$

$$= \overline{A}BC + A\overline{B}C + AB$$

$$= \overline{A}BC + A\overline{B}C + AB(C + \overline{C})$$

$$= \overline{A}BC + A\overline{B}C + ABC + AB\overline{C}$$

$$= m_3 + m_5 + m_7 + m_6 = \sum m(3,5,6,7)$$





### 2.2.2 最大项与最大项表达式

#### 1. 最大项的定义和性质

n个变量 $X_{1,}X_{2,}...,X_{n}$ 的最大项是n个因子相或,每个变量都以它的原变量或非变量的形式在这项中出现,且仅出现一次。一般n个变量的最大英应有 $2^{n}$ 个。

例如,A、B、C三个逻辑 变量的最大项有( $2^3$ =)8个,即  $(\overline{A}+\overline{B}+\overline{C})$ 、 $(\overline{A}+\overline{B}+C)$ 、 $(\overline{A}+B+C)$ 、 $(\overline{A}+B+\overline{C})$ 、 $(\overline{A}+B+C)$ 、 $(\overline{A}+B+\overline{C})$ 、 $(\overline{A}+B+C)$ 、 $(\overline{A}+B+\overline{C})$ 、 $(\overline{A}+B+C)$ 



#### 1. 最大项的定义和性质

最大项的表示:通常用 $M_i$ 表示最大项,M 表示最大项,下标i为最大项号。

最大项的性质:

- ●对于任意一个最大项,只有一纪交量取值使得它的值为0;
- ●任意两个最大项的之和为1;
- ●全体最大项之积为0。
- 2. 最小项和最大项的关系

两者之间为五补关系:  $m_i = \overline{M_i}$ , 或者 $M_i = \overline{m_i}$ 

#### 例:逻辑电路的真值表如右,写出最小项和最大项表达式。

# 最小项表达式: 格L=1的各个最小项相加

$$L(A, B, C) = m_3 + m_5 + m_6$$

$$= \sum m(3, 5, 6)$$

$$= \overline{A} \cdot B \cdot C + A \cdot \overline{B} \cdot C + A \cdot B \cdot \overline{C}$$

### 最大项表达式:

#### 将L=0的各个最大项内乘

$$L(A, B, C) = M_0 \cdot M_1 \cdot M_2 \cdot M_4 \cdot M_7$$

$$= \prod_{i=1}^{n} M(0, 1, 2, 4, 7)$$

$$= (A + B + C) \cdot (A + B + C)$$

4		<b>3</b>	
A	B	C	L
3)	0	0	0
0	0	1	0
0	1	0	0
0	1	1	$1 \rightarrow m_3$
1	0	0	0
1	0	1	$1 \rightarrow m_5$
1	1	0	$1 \rightarrow m_6$
1	1	1	0
		<b>.</b>	V




# 2.3 逻辑函数的代数化简法

- 2.3.1 逻辑函数的最简形式
- 2.3.2 逻辑函数的代数化简法

### 2.3 逻辑函数的代数法化简

化简的目的:降低电路实现的成本,以较少的门实现电路。



图(a)和图(b)的电路逻辑功能相同,但图(b)电路简单可靠性高,成本低。




# 适应器件的情况:

例1 用与非门实现逻辑函数  $L_1 = AC + CD$ 将逻辑函数由与或表达式变换与1-与非表达式

方法: 将逻辑函数两次求反后用摩根定律

$$L_1 = AC + \overline{C}D = AC + \overline{C}D = \overline{ACCD}$$
用与非门实现逻辑函数






# 例2、用或非门实现逻辑函数 L<sub>2</sub>= AC + CD


与或式转换为或非-或非式

方法: 1、将每个乘积两次求反后,用摩根定律;

$$L_2 = \overline{AC} + \overline{CD} = \overline{AC} + \overline{CD} = \overline{A+C} + \overline{C+D}$$

用或非门实现







#### (2) 简化电路:

#### 用逻辑门实现函数 $L_3$

$$L_3 = DA + C$$






需要与非门和或非门 两块芯片



转换为与非-与非式

$$L_3 = D\overline{A} + \overline{C} = D\overline{A}\overline{C}$$



只用一块与非门芯片









#### 2.3.1 逻辑函数的最简形式

逻辑函数有不同形式,如与-或表达式、与非-与非表达式、或-与表达式、或非-或非表达式以及与-或-非表达式等。

将其中包含的与项数最少,且每个与项中变量数最少的与一或表达式称为最简与-或表达式。

<< >> ~

#### 2.3.2 逻辑函数的代数化简法

1、逻辑函数的化简

化简的主要方法:

- 1. 公式法(代数法)
- 2. 图解法(卡诺图法)

#### 代数化简法:

运用逻辑代数的基本定律和恒等式进行化简的方法。

$$L = \overline{AB} C + \overline{ABC} = \overline{AB}(C + \overline{C}) = \overline{AB}$$



吸收法: 
$$A + AB = A$$

$$L = \overline{A}B + \overline{A}BCD(E + F) = \overline{A}B$$

消去法: 
$$A + \overline{AB} = A + B$$
  
 $L = AB + \overline{AC} + \overline{BC} = AB + (\overline{A} + \overline{B})C$   $\overline{A + B} = \overline{AB}$   
 $= AB + \overline{ABC} = AB + C$   $A + \overline{AB} = A + B$ 

配项法: 
$$A + \overline{A} = 1$$

$$L = AB + \overline{A}\overline{C} + B\overline{C} = AB + \overline{A}\overline{C} + (A + \overline{A})B\overline{C}$$

$$= AB + \overline{A}\overline{C} + AB\overline{C} + \overline{A}B\overline{C}$$

$$= (AB + AB\overline{C}) + (\overline{A}\overline{C} + \overline{A}\overline{C}B)$$

$$= AB + \overline{A}\overline{C}$$

# 例题(补)

# 例题(补)

#### 2、逻辑函数形式的变化

通常在一片集成电路芯片中只有一种门电路,为了减少门电路的种类,需要对逻辑函数表达式涉行变换。

例: 已知 
$$L = AB\overline{D} + \overline{A}\overline{B}\overline{D} + ABD + \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}CD$$


- (1) 求最简的与-或式,并画出相应的逻辑图;
- (2) 画出仅用与非门实现的电路。


解: 
$$L = AB(\overline{D} + D) + \overline{A}\overline{B}\overline{D} + \overline{A}\overline{B}D(\overline{C} + C)$$
  
 $= AB + \overline{A}\overline{B}\overline{D} + \overline{A}\overline{B}D$   
 $= AB + \overline{A}\overline{B}(D + \overline{D})$ 

$$= AB + \overline{A}\overline{B}$$

$$= \overline{AB + \overline{A}B}$$

$$=\overline{\overline{AB}\cdot\overline{\overline{AB}}}$$





# 例题(补)

1. 
$$F = \overline{A}\overline{B} + (AB + A\overline{B} + \overline{A}B)C$$

**PRIOR** 
$$F = \overline{A}\overline{B} + ABC + A\overline{B}C + \overline{A}BC$$

$$= \overline{A}\overline{B} + \overline{A}\overline{B}C + ABC + A\overline{B}C + \overline{A}BC$$

$$=\overline{A}\overline{B}+\left(\overline{A}\overline{B}+AB\right)C+\left(A\overline{B}+\overline{A}B\right)C$$

$$=\overline{A}\overline{B}+C$$

解2: 
$$F = \overline{A}\overline{B} + (A(B + \overline{B}) + \overline{A}B)C$$

$$= \overline{A}\overline{B} + (A + \overline{A}\overline{B})C$$

$$=\overline{A}\overline{B}+(A+B)C$$

$$= \overline{A}\overline{B} + \overline{\overline{A}\overline{B}}C$$

$$= \overline{A}\overline{B} + C$$

吸收律反用

互补律

补吸收律



2. 
$$F_1 = AB + A\overline{C} + \overline{B}C + B\overline{C} + \overline{B}D + B\overline{D} + ADE(F + G)$$

解: 
$$F_1 = \underline{AB + A\overline{C}} + \overline{BC} + B\overline{C} + B\overline{D} + B\overline{D} + ADE(E + G)$$

$$=A\left(\overline{\overline{B}C}\right)+\overline{B}C+B\overline{C}+\overline{B}D+B\overline{D}+ADE\left(F+G\right)$$

$$=\underline{A}+\overline{B}C+B\overline{C}+\overline{B}D+B\overline{D}+\underline{ADE}(F+G)$$

$$= A + \overline{B}C + B\overline{C} + \overline{B}D + B\overline{D}$$

补吸收律

吸收律

互补律反用

添加项

添加项



3. 
$$F = A(A + \overline{B} + \overline{C})(\overline{A} + C + D)(E + \overline{C}\overline{D})$$

**#:** ① 
$$F = \overline{\overline{A} + \overline{A}BC + A\overline{C}\overline{D} + \overline{E}\overline{\overline{C}}\overline{\overline{D}}} = \overline{\overline{A} + \overline{C}\overline{D} + \overline{E}\overline{\overline{C}}\overline{\overline{D}}}$$

$$= \overline{\overline{A} + \overline{C}\overline{D} + \overline{E}} = A(C + D)E = ACE + ADE$$

② 
$$F = A(A + \overline{B} + \overline{C})(\overline{A} + C + D)(E + \overline{CD})$$
 作对偶变换  
 $F' = A + A\overline{B}\overline{C} + \overline{A}CD + E(\overline{C} + \overline{D})$   
 $= A + CD + E\overline{C} + E\overline{D} = A + CD + E\overline{C} + E\overline{D} + CE = A + CD + E$   
 $F = (F')' = A(C + D)\Sigma = ACE + ADE$ 

③ 受上面解法的启发,还可作反演变换来化简

$$\overline{F} = \overline{A} + \overline{A}BC + A\overline{C}\overline{D} + \overline{E}(C+D) 
= \overline{A} + \overline{C}\overline{D} + \overline{E}C + \overline{E}D + \overline{C}\overline{E} = \overline{A} + \overline{C}\overline{D} + \overline{E} 
F = \overline{F} = A(C+D)E = ACE + ADE$$

证明 
$$A\overline{B} + B\overline{C} + C\overline{A} = \overline{A}B + \overline{B}C + \overline{C}A$$

方法1: 真值表

左边=F, 右边=G

左边-右边,原题得证

A	В	С	F	G
C		0	0	0
135	0	1	1	1
0	1	0	1	1
0	1	1	~	1
1	0	0	τ-	1
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0



### 方法2: 公式法,利用添加项

$$F = A\overline{B} + B\overline{C} + C\overline{A}$$

$$= A\overline{B} + B\overline{C} + C\overline{A} + A\overline{B} + B\overline{C} + C\overline{A}$$



# 2.4 逻辑函数的卡诺图化简法

2.4.1 用卡诺图表示逻辑函数

2.4.2 用卡诺图化简逻辑函数

### 代数法化简在使用中遇到的困难:

- 1.逻辑代数与普通代数的公式易混淆, 化简过程要求对所有公式熟练掌握;
- 2.代数法化简无一套完善的方法可循,它依赖于人的经验和灵活性;
- 3.用这种化简方法拉乃强,较难掌握。特别是对代数化简 后得到的逻辑表达式是否是最简式判断有一定困难。 卡诺图法可以比较简便地得到最简的逻辑表达式。

## 2.2.3 用卡诺图表示逻辑函数

### 1、卡诺图的引出


卡诺图:将n变量的全部最小项都用少方块表示,并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来,这样,所得到的图形叫n变量的卡诺图。

逻辑相邻的最小项:如果两个最小项只有一个变量互为反变量,那么,就称这两个最小项在逻辑上相邻。

如最小项  $m_6$ -ABC、与  $m_7$ =ABC 在逻辑上相邻

$$m_6 \mid m_7$$





2、卡诺图的特点:各小方格对应于各变量不同的组合,而且 在几何上相邻的方格内只有一个因子有差别,这个重要特 点成为卡诺图化简逻辑函数的主要依据。

#### 3. 已知逻辑函数画卡诺图

例1: 画出逻辑函数

 $L(A, B, C, D) = \sum m(0, 1, 2, 3, 4, 8, 10, 11, 14, 15)$ 的卡诺图

当逻辑函数为最小项表达式时,在卡诺图中找出和表达式中最小项对应的小方格填上1. 其余的小方格填上0(有时也可用空格表示),就可以得到相应的卡诺图。任何逻辑函数都等于其卡诺图中为1的方格所对应的最小项之和。

	00	01	11	10
00	1	1	1	1
01	1	0	0	0
11	0	0	1	1
10	1	0	1	1

### 例2 画出下式的卡诺图

$$L(A, B, C, D) = (\overline{A} + \overline{B} + \overline{C} + \overline{D})(\overline{A} + \overline{B} + C + \overline{D})(\overline{A} + B + \overline{C} + D)$$
$$(A + \overline{B} + \overline{C} + D)(A + B + C + D)$$

### 解 1. 将逻辑函数化为最小项表达式

$$\overline{L} = ABCD + AB\overline{C}D + A\overline{B}C\overline{D} + \overline{A}BC\overline{D} + \overline{A}\overline{B}\overline{C}\overline{D}$$

$$= \sum m(0,6,10,13,15)$$


2. 填写卡诺图

	C <b>D</b>			
AB	00	01	11	10
00	0	1	1	1
01	1	1	1	0
11	1	0	0	1
10	1	1	1	0



## 2.4.2 用卡诺图化简逻辑函数

### 1、化简的依据



$$\overline{ABCD} + \overline{ABCD} = \overline{ABD}$$

$$\overline{ABCD} + \overline{ABCD} = \overline{ABD}$$

$$\overline{ABD} + \overline{ABD} = \overline{AD}$$

$$A\overline{B}D + ABD = AD$$

$$\overline{AD} + AD = D$$




#### 2、化简的步骤

用卡诺图化简逻辑函数的步骤如下:


- (1) 将逻辑函数写成最小项表达式
- (2) 按最小项表达式填卡诺图,凡式中包含了的最小项,其对应方格填1,其余方格填5。
- (3) 合并最小项,即将相邻的1方格圈成一组(包围圈),每一组含2<sup>n</sup>个方格,对应每个包围圈写成一个新的乘积项。
- (4) 将所有包含圈对应的乘积项相加。


### 画包围圈时应遵循的原则:

- (1)包围圈内的方格数一定是2n个,且包围圈必须呈矩形。
- (2) 循环相邻特性包括上下底相邻,左右边相邻和四角相邻。
- (3) 同一方格可以被不同的包围圈宝复包围多次,但新增的包围圈中一定要有原有包围圈未曾包围的方格。
- (4) 一个包围圈的方格数要尽可能多,包围圈的数目要可能少。



例 (补) 
$$F = \overline{ABCD} + \overline{A$$







### 例:用卡诺图法化简下列逻辑函数

$$L(A,B,C,D) = \sum m(0, 2, 5, 7, 8, 10, 13, 15)$$


解: (1) 由L 画出卡诺图

(2) 画包围圈合并最小项, 得最简与-或表达式





## 例:用卡诺图化简 $L(A,B,C,D) = \sum m(0 \sim 3,5 \sim 11,13 \sim 15)$



	L	CD			
圏0	AB	00	01	11	10
ФV	00	1	1	<b>1</b>	1
	01	0	(X)	1	1
	11	0	1	1	1
	10	1	1	1	1

$$\overline{L} = B\overline{C}\overline{D}$$

$$L = D + C + \overline{B}$$

画包围圈时,可包围1, 也可包围0

### 3、具有无关项的化简

#### (1) 什么叫无关项:

在真值表内对应于变量的某些取值 必数的值可以是任意的,或者这些变量的取值根本不会出现,这些变量取值所对应的最小项称为无关项或任意项。


在含有无关项逻辑函数的卡诺图化简中,无关项的值可以取0或取1,具体取什么值,可以根据使函数尽量得到简化而定。

例:要求设计一个逻辑电路,能够判断一位一进制数是奇数还是偶数,当十进制数为奇数时,电路输出为1,当十进制数为偶数时,电路输出为0。

#### 解:

- (1)列出真值表
- (2)画出卡诺图
- (3) 卡诺图化简


$$L = D$$



ABCD	L
0000	0
0001	1
0010	0
0011	1
0100	0
0101	1
0110	0
0111	1
1000	0
1001	1
1010	×
1011	×
1100	×
1101	×
1110	×
1111	×

例 (补) 
$$F = \overline{ABCD} + \overline{A$$

$$F = \overline{AB} + \overline{CD} + \overline{BD}$$




#### 2.2.4 卡诺图简化法

	CDE	·							
A	B	000	001	011	010	110	111_	101	100
	00	$m_0$	$\mathbf{m}_1$	$m_3$	$m_2$	$m_{\epsilon_{L}}$	$n_{7}$	$m_5$	$m_4$
五变量卡诺图	01	$m_8$	$m_9$	$m_{11}$	$m_{10}$	$m_{14}$	m <sub>15</sub>	m <sub>13</sub>	m <sub>12</sub>
	11	m <sub>24</sub>	m <sub>25</sub>	m <sub>27</sub>	Mizis	tn <sub>30</sub>	$m_{31}$	m <sub>29</sub>	m <sub>28</sub>
	10	m <sub>16</sub>	m <sub>17</sub>	m <sub>19</sub>	$m_{18}$	$m_{22}$	$m_{23}$	$m_{21}$	$\overline{m_{20}}$

#### 卡诺图结构特点

- ① 卡诺图包括了n变量函数的全部最小项(最大项)
- ② 按相邻顺序排列是卡诺图的显著特点和必备要求
- ③ 相邻最小项(最大项)之间有且仅有一个变量互为相反
- ④ 相邻有三类:几何邻界;循环邻接;空间对称






AB CI	000 DE	001	011	010	110	111	101	100
	1710	<b>m</b> 1	<b>m</b> 3	<b>m</b> 2	<b>m</b> 6	$m_7$	$m_5$	m <sub>4</sub>
01	m <sub>8</sub>	<b>m</b> 9	<b>m</b> 11	<b>m</b> 10	<b>m</b> 14	m <sub>15</sub>	m <sub>13</sub>	<b>m</b> 12
11	<b>m</b> 24	<b>m</b> 25	<b>m</b> 27	<b>m</b> 26	<b>m</b> 30	<b>m</b> 31	m <sub>29</sub>	m <sub>28</sub>
10	<b>m</b> 16	m <sub>17</sub>	<b>m</b> 19	<b>m</b> 18	<b>m</b> 22	m <sub>23</sub>	<b>m</b> 21	TIE I

### 画圈方式不同,结果也不同


例1 用卡诺图化简 $L(A,B,C,D) = \sum m(0,1,2,5,5,7,8,9,13,14)$ 



### 根据乘积项填卡诺图

例 2 将逻辑函数  $L = \overline{ABC} + A\overline{CD} + A\overline{B} + ABC\overline{D} + \overline{ABC}$ 

化简为最简与或表达式。



CD AB	00	01	11	10
00	0		0	0
01		1	1	1
11	1	1	1	1
20	0	0	0	0


AB	00	01	11	10
00	1	0	0	0
01	1	1	C	0
11	1	6	0	0
10	0	ð	0	0

AB	00	01	11	10
00		0	0	0
01	1	1	0	0
11	0	1	0	0
10	0	0	0	0


















### 简化逻辑函数,写出最简或与式(另一种写法)

$$F = \prod M(2,3,4,6,11,12,14)$$

$$\overline{F} = \sum m(2,3,4,6,11,12,14)$$

$$AB = 00 \quad 01 \quad 11 \quad 19$$

$$00 \quad 01 \quad 1 \quad 1$$


$$11 \quad 1 \quad \overline{BCD}$$

$$11 \quad 1 \quad \overline{BCD}$$

$$10 \quad 1 \quad \overline{ABC}$$

$$\overline{F} = B\overline{D} + \overline{BCD} + \overline{ABC}$$

$$F = (\overline{B} + D)(B + \overline{C} + \overline{D})(A + B + \overline{C})$$



$$F = ADE + A\overline{B}D + \overline{A}D\overline{E} + \overline{A}B\overline{C}D + B\overline{D}\overline{E}$$



## 2.5 硬件描述语言Verilog MDL基础

- 2.5.1 Verilog语言的基本语法规则
- 2.5.2 变量的数据类型
- 2.5.3 运算符及其优先级
- 2.5.4 Verilog内部的基本门级元件
- 2.5.5 Verslog程序的基本结构
- 2.5.6 逻辑功能的仿真与测试



## 参考书目

《Verilog HDL与FPGA数字系统设计》 罗杰主编

机械工业出版社

《Verilog HDL硬件描述语言》(美)贝斯克(J. Bhasker) 著 徐振林译

机械工业出版社

《电子技术基础数字部分(第六版)》 康华光主编

高等教育出版社

## 传统与现代数字系统设计的比较

-///					
	传统集成电路设计	现代集成电路设计			
设计方法	自底向上	自顶向下			
设计手段	<b></b>	HDL语言			
系统构成	通用元器件	ASIC电路			
仿真调试	在设计的后期进行	在设计的早期进行			

### FPGA开发流程与软件



设计定义 指设计者在进行设计之前,依据任务要求,确定系统所要完成的功能及复杂程度,器件资源的利用率、成本等所要做的准备工作,如进行方案论证、系统设计和器件选择等。

设计输入 指将设计的数字系统或电路按照EDA开发软件要求的某种形式表示出来,并输入计算机的过程。设计输入有多种方式,包括采用硬件描述语言(如VHDL和Verilog HDL等)进行设计的文本输入方式、图形输入方式和波形输入方式,或者采用文本、图形两者混合的设计输入方式。

逻辑仿真 是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测. 仿真器对HDL描述进行解释,以文本形式或时序波形图形式给出电路的输出。在仿真期间如发现设计中存在错误,就再要对HDL描述进行及时的修改。

逻辑综合 是指从HDI就远的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系(常称为门级网表)的过程。逻辑综合的结果产生门级元件及其连接关系的数据库,根据这个数据库可以制作出集成电路或印刷电路板(PCB)。



器件编程 指将设计处理中产生的编程数据文件通过软件放到具体的可编程逻辑器件中去的过程。

设计验证 可以在EDA硬件开发平台上进行。EDA硬件开发平台的核心部件是一片可编程逻辑器件FPGA或CPLD,再附加一些输入输出设备。如按键、数码显示器、指示灯、喇叭等,还提供时序电路需要的时钟脉冲源。将设计电路编程下载到FPGA或CPLD中后,根据EDA硬件开发平台的操作模式要求,进行相应的输入操作,然后检查输出结果,验证设计电路。

## 2.5 硬件描述语言Verilog HDL基础

硬件描述语言HDL(Hardware Description Languag) 类似于高级程序设计语言. 它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,复杂数字逻辑系统完成的

逻辑功能。EDL是高层次自动化设计的起点和基础.

# 2.5.1 Verilog语言的基本语法规则

为对数字电路进行描述(常称为建模),Verilog语言规定了一套完整的语法结构。

1. 间隔符: Verilog 的间隔符主要起分隔文本的作用,可以使文本错落有致,便于阅读与修改。

间隔符包括空格符(\b)、TAB键(\t)、换行符(\n)及换页符。

2. 注释符:注释只是为了改善程序的可读性,在编译时不起作用。

多行注释符(历于写多行注释): /\* --- \*/;

单行注释符:以//开始到行尾结束为注释文字。



#### 3. 标识符和关键词

标识符:给对象(如模块名、电路的输入与输出端口、变量等) 取名所用的字符串。以英文字母或下划线形始

如, clk、counter8、\_net、bus\_A。

关键词:是Verilog语言本身规定的特殊字符串,用来定义语言的结构。例如,module、endp.odule、input、output、wire、reg、and等都是关键词。关键词都是小写,关键词不能作为标识符使用。

#### 4. 逻辑值集合

为了表示数字逻辑自路的逻辑状态,Verilog语言规定了

4种基本的逻辑值、

0	逻辑0、逻辑假
1	逻辑1、逻辑真
x或X	不确定的值(未知状态)
z或Z	高阻态

#### 5. 常量及其表示

如

十进制数形式的表示方法: 表示有符号常量 整数型 【例如: 30、−2 带基数形式的表示方法: 表示常量格式为: 〈十/一〉〈位宽〉〈基数符号〉〈数值〉 常量 例如: 3'b101、5'o37、8'he3, 8'b1001\_0011 **(**十进制记数法 如: 0.1、2.0、5.67 实数型常量。 23510.0 \ 0.0005 Verilog允许用参数定义语句定义一个标识符来代表一个常量,称 为符号常量。定义的格式为: parameter 参数名 = 常量表达式1,参数名2=常量表达式2,


6. 字符串:字符串是双撇号内的字符序列

parameter BIT=1, BYTE=8, PI=3.14;

# 2.5.2 变量的数据类型

1、线网类型:是指输出始终根据输入的变化而更新其值的变量,它一般指的是硬件电路中的各种物理连接.

例:线网型变量L的值由与门的驱动信号 a和b所决定,即L=a&b。a、b的值发 生变化,线网L的值会立即跟着变化。



常用的线网类型由关键词wire定义wire型变量的定义格式如下:wire [n-1:0] 变量名1,变量名2,...,变量名n;

交量宽度

例:wire L; //将上述电路的输出信号L声明为线网类型变量 wire [7:0] data\_bus; //声明一个8-bit宽的线网型总线变量



# 2、寄存器类型

寄存器型变量对应的是具有状态保持作用的电路元件,如触发器、寄存器等。寄存器型变量只能在initial或always过程语句块的内部被赋值。

4种寄存器类型的变量

	寄存器类型	功能说明	逻辑综合器仅 支持reg类型
	reg	常尺的寄存器型变量一	
抽象描述,	integer	32位带符号的整数型变量	I.
不对应具	real	64位带符号的实数型变量	₹,
体硬件	time	64位无符号的时间变量	

# 2.5.3 运算符及其优先级

#### 1. 运算符

# 运算符分为算术运算符、逻辑运算符、关系运算符、移位运算符等

Ī	<b>一</b>	符号	功能说明	类型	符号	功能说明
ļ	—————————————————————————————————————	10 3		<b>大王</b>	40.5	
		+	二进制加	41.	>	大于
		-	二进制减		<	小于
	算术运算符	<b>-</b> *	2的补码	关系过算符	>=	大于或等于
	开小色开门	,	二进制乘 二进制除	(双写云军符)	<b>&lt;=</b>	小于或等于 相等
		1			 !=	不相等
				1/1/	•-	.1.414.4
Ī		2	按位取反	***************************************	&	缩位与
		&	按位与		~&	缩位与非
	位运算符		按位或	缩位运算符		缩位或
	(双目运算符)	٨	按位与成	(单目运算符)	~	缩位或非
		^~ 或 ~^	按位、同戊		^	缩位异或
ļ					^~或~^	缩位同或
	逻辑运算符	! 🗸	逻辑非	移位运算符	>>	右移
	(双目运算符)	&&	逻辑与	(双目运算符)	<<	左移
	(MACHII)		逻辑或	VX A CF IIV		
		{,,	将多个操作数	条件运算符	?:	根据条件表达
	位拼接运算符	{{}}	拼接成为一个	(三目运算符) (三目运算符)		式是否成立,选择
			操作数			表达式





#### 位拼接运算符

作用是将两个或多个信号的某些位拼接远来成为一个新的操作数,进行运算操作。

 $\{A,B,C,3'b101\} = 8'b11000101.$ 

对同一个操作数的重复拼接还可以双重大括号构成的运算符 $\{\{\}\}\}$ 例如 $\{4\{A\}\}=4$ %以111, $\{2\{A\},2\{B\},C\}=8$ %的11101000。



# 位运算符与缩位运算符的比较

A: 4'b1010

B: 4'b1111

位运算	~A = 0101 ~B = 0000	A&zr = 2010	A B= 1111	A^B= 0101	A~^B= 1010
缩位运算	&A-1& 0&:1&0=0	~&A=1 &B=1	A=1 ~ B=0	^A=0 ^B=0	~^A=1 ~^B=1





# 2. 运算符的优先级

# 优先级的顺序从下向上依次增加。

类型	符号	优先级别	
取反	! ~ -(求2的补码)	最高优先级	
算术	* / +		
移位	>> <<		
关系	< = >> =		
等于	X=2 1=		
缩位	& ~& ^ ^~   ~		
逻辑	<b>&amp;&amp;</b>		
条件	?:	最低优先级	

#### 条件运算符

是三目运算符,运算时根据条件表达式的值选择表达式。

## 一般用法:

condition\_expr?expr1:expr2;

首先计算第一个操作数condition\_expr的值,如果结果为逻辑1,则选择第二个操作数expr1的值作为结果返回,如果结果为逻辑0,则选择第三个操作数expr2的值作为结果返回。

# 2.5.4 Verilog内部的基本门级元件


门级建模:将逻辑电路图用HDL规定的文本语言表示出来。

三方	态门 基本门级元	件模型	多输出门多输入门
元件符号	功制	元件符号	功能说明
and	多输入端与门	p, d	多输入端的与非门
or	多输入端的、\门	nor	多输入端的或非门
xor	多输入端的异义门	xnor	多输入端的异或非门
buf	多输出端的缓冲器	not	多输出端的反相器
bufif1	控制信号高电平有效的三态缓冲器	notif1	控制信号高电平有效的 三态反相器
bufif0	控制信号低电平有效的三态缓冲器	notif0	控制信号低电平有效的 三态反相器

### 1、多输入门

只允许有一个输出,但可以有多个输入。

调用名
and A1 (out, in1, in2, in3);



an 3 真值表

	al		俞入1		
a	nd	U	1	X	Z
	4	0	0	0	0
松削	1	0	1	X	X
	X	0	X	X	X
2	Z	0	X	X	X

X- 不确定状态

Z- 高阻态



## or真值表

or		输)	输入1			
		0	1	X	Z	
	0	0	1	X	X	
输入	1	1	1	1	XA-	
2	X	X	1		X	
	Z	X	<b>1</b>	X	X	


# xor 真值表


	V.O.I		输入1			
<b>^</b>		Y .	0	1	X	Z
		0	0	1	X	X
	输入	1	1	0	X	X
	2	X	X	X	X	X
		Z	X	X	X	X

#### 2、多输出门

允许有多个输出,但只有一个输入。

not N1 (out1, out2, ..., in); buf B3 (out1, out2, ..., in);





# not真值表

mat	输入				
not	0	1,,	X	Z	
输出	1	0 ×	X	X	


#### buf真值表

huf	输入			
buf	0	1	X	Z
输出	0	1	X	X



#### 3、三态门

有一个输出、一个数据输入和一个输入控制。 如果输入控制信号无效,则三态门的输出为高阻态z。



#### bufif1真值表

bufif1		控制输入			3
		0	1	X	Z
	0	Z	6	0/z	0/z
数据	1	Z	K/Z	1/z	1/z
输	X	Z	X	X	X
$\lambda$	Z	Z	X	X	X

#### notif1真值表

notif1		控制输入			
		0	1	X	Z
	0	Z	1	1/z	1/z
数据	1	Z	0	0/z	0/z
输	X	Z	X	X	X
λ	Z	Z	X	X	X

# 2.5.5 Verilog程序的基本结构

模块(module)是Verilog描述电路的基本总元。对数字电路建模时,会用到一个或多个模块。不同模块之间通过端口进行连接。

- 1、每个模块以关键词module开始,以endmodule结束。
- 2、每个模块先要进行端口的定义,并说明输入(input)和输出(output),然后对模块功能进行描述。
- 3、除了endmodule语句标,每个语句后必须有分号。
- 4、可以用/\* --- \*/和从.....对程序的任何部分做注释。
- 5、逻辑功能的描述方式有三种不同风格:结构描述方式( 门级描述方式)、数据流描述方式、行为描述方式。

## 模块定义的一般语法结构如下:

module 模块名(端口名1,端口名2,端口名3,…);

端口类型说明(input, output, inout):

参数定义(可选);

数据类型定义(wire, reg等);

说明部分

实例化低层模块和垂本门级元件;

连续赋值语句 (assign);

过程块结构(initial和always)

行为描述语句;


逻辑功能描述部分,其顺序是任意的

endmodule



### 用结构描述方式建立门电路Verilog模型

模块名 module mux2to1(D0, D1, S, Y); input D0, D1, S; //定义输入信号 output Y; //定义输出信号 wire Snot, A, B; //定义内部节点信号的数据类型 //下面对电路的逻辑功能送行描述 not U1(Snot, S1); and U2(A, D0, Snot); and U3(B, D1, S); **or** U4(Y, A, B); endmodule



端口类型说明


型说明

电路结构描述



### 例 用数据流描述方式建立模型

$$Y = D_0 \cdot \overline{S} + D_1 \cdot S$$



端口类型说明

module mux2to1\_dataflow(D0, D1, S, Y);

input D0, D1, S;

output Y;

数据类

wire Y;

型说别

//下面是逻辑功能描述

assign Y = (~S & D0); (S & D1); //表达式左边Y必须是wire型


<u>endmodule</u>

数据流描述

注意: 在assign语句中,左边变量的数据类型必须是wire型。



## 用行为描述方式建立模型



module mux2to1\_bh(D0, D1, S, Y);

input D0, D1, S;

output Y;

reg Y;

//逻辑功能描述

always @(S or DO or D1)

型说识

行为描述

 $Y = D_0 \cdot S + D_1 \cdot S$ 


if (S == 1, Y = D1; //也可以写成 if (S) Y = D1; else Y = D0; //注意表达式左边的Y必须是reg型

endmodule



#### 2.5.6 逻辑功能的仿真与测试

逻辑电路的设计块完成后,就要测试这个设计模块描述的逻辑功能是否正确。为此必须在输入端口加入测试信号,而从其输出端口检测结果是否正确,这一过程常称为搭建测试平台。根据仿真软件的不同,搭建测试平台的方法也不同。



# 作业

- □ P74
  - **2.1.2(3)(6)**
  - **2**.2.3(2)
  - **2.2.7(2)**
  - **2**.3.1(6)
  - **2**.3.3(3)
  - **2**.4.3(1),(4),(7)
  - **2.4.1**
  - 2.5.5
  - 2.5.6(作业中只画出逻辑图)