

哈爾濱ノ業大学 (深圳) HARBIN INSTITUTE OF TECHNOLOGY

实验作业

开课学期:	2021 春季
课程名称:	计算机组成原理(实验)
实验名称:	直接相连 Cache 设计
实验性质:	
实验学时:	4 地点: T2
学生班级:	7
学生学号:	190110716
学生姓名:	 朱海峰
作业成绩:	Z 1 7 1 V 1

实验与创新实践教育中心制 2021年4月

一、系统功能详细设计

(系统主要功能及各模块之间的相互关系,用硬件框图描述)

本次实验中,由 driver 控制着访问主存的地址生成,并在 trace 和 cache 中同时访问相同的地址。在 cache 未命中时, cache 会读取主存 mem_wrap,重新装载相应的数据,然后命中返回读取的数据。整体硬件框图如图一:




Figure 1

```
// 地址 raddr_from_cpu
// 标记位 cache 索引 字节地址 总共
// 4 7 2 13
// 12:9 8:2 1:0
// cache_reg 位分配
// 有效位 标记 数据 总共
// 1 4 8*4 37
// 36 35:32 31:0
```

二、 Cache 模块设计(包括状态转移图)

在 cache 内部,状态转移图如图 2,其中输出为 1 表示命中,同时传出对应的数据,输出为 0 表示未命中,输出无效:





Figure 2

当 cpu 发出 req 信号:

- 1. 通过读取地址的 cache 索引段找到对应的 cache 行;
- 2. 通过读取地址的字节偏移段找到对应的字节数据;
- 3. 通过读取地址的标记位段和对应 cache 行的标记位段是否匹配以及 cache 行中的有效位判断是否命中。

逻辑图如下:



三、 调试报告

(自己写的 testbench 核心代码,仿真截图及时序分析。根据测试的完备性评分)

本次实验没有另外特地去写 testbench,而是直接使用实验包附带的 all_sim_v.v 源文件进行仿真调试。

//状态分配:

//00 ready

//01 TAG_CHECK

//10 REFILL

以下是时序分析。

测试开始时,具体波形如图 4:

- 1. rreq_from_cpu 拉高,访问地址 0,状态机状态由 ready 变为 tag_check,进行 tag check;
- 2. 并没有命中,于是进入 refill 状态开始从主存装入, 拉高 rrep_to_mem;
- 3. 若干个时钟周期后,rvalid from cpu 有效,装入 4 个字节读到的数据;
- 4. 状态再次进入 tag_check,并且命中,拉高 hit_to_cpu,传输数据,波形图中可见得到的数据与 trace rdata 相匹配。
- 5. 对于接下来的地址 1、2、3, cache 均能直接命中返回, 因为在第 2 步已经 装入




Figure 4

测试即将结束时,具体波形如图 5,控制台输出如图 6:

状态、重装等相关信号与上面提到的相似。此外能清晰地看到 cache 的寄存器 对应的变化,并且在测试完成后,test success 有效,测试成功。

图 6 中,等待返回数据的时候,显然 cache 在从主存中重装数据,于是,之后连续的地址也能直接在 cache 中命中读出。




Figure 5

等待Cache响应,应得到数据 61 Cache访问命中! Cache已取回数据 61 该地址测试正确,将测试下一个地址 访问地址为4093 等待Cache响应,应得到数据 62 Cache访问命中! Cache已取回数据 62 该地址测试正确,将测试下一个地址 访问地址为4094 等待Cache响应,应得到数据 63 Cache访问命中! Cache已取回数据 63 =测试全部通过=

Figure 6