
數位系統設計 HW1


學號: **0819823** 姓名: 陳子祈

### A.

i. 此電路有 static 0-hazard。




這是因為 B 與~B 到輸出訊號有不同的 propagation delay,設定 A=0、C=1、D=1,則可把電路簡化為:



這樣可以更一目瞭然當 B=0 變成 1 的時候,會有 10ns 的時間兩邊的輸入訊號都 是 1 則輸出訊號 F 是 1 ,其他時間只要一邊的輸入訊號有 0 則輸出訊號 F 就是

0,因此0hazard的問題就會發生。




為了解決 0 hazard,可利用 OR gate 延長 B 輸入訊號的 propagation delay,如此一來就可消除 0 hazard 得到 hazard-free 電路,從下面所附的示波圖可觀察到。

## ii. A(d)模擬結果之波形圖如下:




從示波圖可觀察到當  $A \cdot C \cdot D$  這些輸入訊號維持不變,B 這個輸入訊號從 D 變成 D 的時候,D 的時候,D 的有数的 的寫法不會產生 hazard,但是 D 的寫法就會產生 D hazard,調整成 D hazard D 的 hazard D 。



由示波圖可觀察到因為有 5ns 的 delay,C1 到 C4 一開始都是 X,C5 有更長 X 的時間。C1、C2 都有 inertial delay,都是先執行 delay 之後再 evaluation 及 assignment,delay 不會讓 evaluation 及 assignment 造成影響,然後因為 always 只有一行 statement,不管 blocking assignment 或 Non-blocking assignment 都一樣。C3、C4 都有 propagation delay,但是 C4 使用 blocking assignment 先 evaluation 再執行 delay,…。C5 雖也有 inertial delay,可是…


C.

i. memory input equation 及 output equation 經過我的推算如下:




我推算的結果與本題提供的 equation 一樣無誤,不過因為 CLR 若為 0,output 應該都是 0,因此 output equation 加上 and CLR。

### ii. 此電路的 logic circuit diagram 如下(包含各 gate、D FF 的編號):




## iii. C(d)的波形圖如下:



#### (要改)

Behavioral、Structural 的電路輸出 D、B 都是一樣的,我以為是 Dataflow 的電路 寫錯,但是經過我的推算發現 Dataflow 電路輸出才是對的,我發現如果出現類 似 1-hazard 的情況,Behavioral、Structural 的電路輸出 D、B 不會反應,可能跟 合成電路不同有關。

# 我的推算結果如下:



在我紅框圈起來的部分,理論上來說 State 要變成 4、DB 要變成 11,但是可能因為 X=0 的時間過短,behavioral 及 structural 電路都把 X 視為 1,因此我修改

# input X 再次推算答案:

S2

S3

S4

**S5** 

**S4** 

**S5** 

S0

						800ns
X = 10	01000	0 1 1 0 1	1 1 0 0 0	0 1 0 0.0	000000000	00
CLK = 00	11001	10011	00110	01100	11001/00	1 1
State = 00	11112	22255	55000	0 [   ] [	22 2244 44	00
0 = 10	10111	10001	11000	00///	1 1 1 1 1 1 1 1	00
B = 0 0	00000	0 0 0 0	00000	00000	000011111	00
Present	Next State		Output (DB)			
State	X = 0	X = 1	X = 0	X = 1		
S0	S1	S1	00	10		
					1	

10

00

(1)

00

10

00

除了 State=5 的地方不一樣之外,D 與 B 這兩個輸出都是正確的。

**S5** 

**S5** 

S0

S0

## D. 心得

第一次的作業量真的非常多,我第一次寫這麼多作業題數的 code 作業,而且還需要對電路的 hazard、verilog 的 delay 等熟悉才能知道一些模擬電路的細節。不過對我上學期計組沒有學太多 verilog 的細節需要注意的地方,這門課教了非常多模擬電路需要遵守的法則及需要遵守的原因,讓我獲益良多,希望下次作業可以寫快一點。