# 浙江北学



# 计算机组成与设计 课程实验报告

授课教师: 刘海风

姓名: 徐若禺 3220100533

邮箱: xuruoyu326@zju.edu.cn

日期: 2024.6.6

## Lab6 Cache


# 1 模块设计

#### 1.1 Cache **模块设计**

#### 1.1.1 模块定义

模块接口主要有两部分: CPU 与 Cache 之间的数据交互信号,以及 Cache 与主内存之间的数据交互信号。信号包括 CPU 读写请求、地址、数据,内存读写请求、地址、数据等。

Cache 模块内部主要存储两路数据,每路数据分为 128 组,每组包括四个 32 位数据块 (用 128 位寄存器存储)。此外,每路数据还包括 128 组 26 位标签,包含 1 位有效位、1 位 LRU 位、1 位脏位和 23 位标签。具体示意图如下:




输入的 CPU 地址由索引 (标识组)、偏移量 (标识组内数据块)与标签 (用于匹配 Cache 中的数据)三部分组成。如果 valid 位为 1 且 tag 匹配,则表示 Cache 命中,否则 Cache 未命中。

```
1
    module Cache (
 2
         input wire clk,
 3
         input wire rst,
 4
         // cpu <-> cache
 5
         input wire [1:0] MemRW_in,
 6
         input wire [31:0] Addr_cpu,
 7
         input wire [31:0] Data_cpu_write,
 8
         output reg Ready,
 9
         output reg [31:0] Data_cpu_read,
10
         // cache <-> memory
11
         input wire Mem_Ready,
12
         input wire [127:0] Data_mem_read,
13
         output reg [1:0] MemRW_out,
14
         output reg [31:0] Addr_mem,
15
         output reg [127:0] Data_mem_write
16
    );
17
18
         reg [1:0] state;
```

```
19
20
         wire [1:0] offset;
21
         wire [6:0] index;
22
         wire [22:0] tag;
23
         assign offset = Addr_cpu[1:0];
24
         assign index = Addr_cpu[8:2];
25
         assign tag = Addr_cpu[31:9];
26
27
         reg [127:0] cache_d0 [127:0]; // cache data way 0
28
         reg [127:0] cache_d1 [127:0]; // cache data way 1
29
         // [25] valid bit, [24] LRU bit, [23] dirty bit, [22:0] tag
30
         reg [25:0] cache_t0 [127:0]; // cache tag way 0
31
         reg [25:0] cache_t1 [127:0]; // cache tag way 1
32
33
         wire dir_0, dir_1; // 1 dirty, 0 clean
34
         wire LRU_0, LRU_1; // 1 replaced, 0 unreplaced
35
         wire val_0, val_1;
36
         wire [22:0] tag_0, tag_1;
37
         assign val_0 = cache_t0[index][25];
38
         assign val_1 = cache_t1[index][25];
39
         assign LRU_0 = cache_t0[index][24];
40
         assign LRU_1 = cache_t1[index][24];
41
         assign dir_0 = cache_t0[index][23];
42
         assign dir_1 = cache_t1[index][23];
43
         assign tag_0 = cache_t0[index][22:0];
44
         assign tag_1 = cache_t1[index][22:0];
45
46
         wire hit_0, hit_1, hit;
47
         assign hit_0 = val_0 && (tag_0 == tag);
48
         assign hit_1 = val_1 && (tag_1 == tag);
49
         assign hit = hit_0 | hit_1;
50
51
         //...
52
    endmodule
```

#### 1.1.2 FSM 设计

Cache 的控制使用 FSM 实现, 状态设计如下图所示。



下面结合代码进行详细介绍。

- IDLE: 默认状态, 等待读写请求。
- COMPARE\_TAG: Cache 内部 tag 比较状态。首先判断是否命中(地址的标签是否与 Cache 中索引对应的匹配):
  - 若命中,则将 Ready 信号置为 1 表示 hit, 然后分读写请求两种情况讨论(对匹配的那一路进行操作):
    - 。 读请求:将 Cache 中对应的数据输出到 Data\_cpu\_read,等待 CPU 读取。
    - 。 写请求: 将 Data\_cpu\_write 对应的数据写入 Cache, 把 LRU bit 置为 1 表示最近使用过,并标记为 dirty。
  - 若未命中,将 Ready 信号置为 0表示 miss。
- | ALLOCATE |: Cache 未命中, 需要从主存中读取数据。根据 | Mem\_Ready | 判断主存数据是否就绪:
  - 已就绪:将 [MemRW\_out] 置为 0 表示无请求,再使用 LRU 替换策略,将最近未使用的一路数据替换为主存中的数据。
  - 未就绪:将 MemRW\_out 置为 1 表示读请求,同时设置主存地址 Addr\_mem 为当前请求地址。
- WRITE\_BACK: 有脏位为 1, 需要向主存写回数据。如果 Mem\_Ready == 0 表示主存尚未写入,则将 MemRW\_out 置为 2表示写请求,并更新写地址、写数据;若读取完毕,将 MemRW\_out 置为 0表示无请求。

```
always @(posedge clk or posedge rst) begin
 2
         if (rst) begin
 3
             state <= `IDLE;</pre>
 4
              Data_cpu_read <= 32'b0;</pre>
 5
              Ready <= 1'b0;
 6
             MemRW_out <= 2'b0;</pre>
 7
              Addr_mem <= 32'b0;
 8
             Data_mem_write <= 32'b0;</pre>
 9
         end else case (state)
10
              `IDLE: begin
11
                  Ready <= 1'b0;
12
                  MemRW_out <= 2'b0;</pre>
13
              end
14
              `COMPARE TAG: begin
15
                  if (hit) begin
16
                      Ready <= 1'b1;</pre>
17
                      if (MemRW_in == `MEM_READ) begin
18
                           if (hit_0) begin
19
                               Data_cpu_read <= cache_d0[index][(offset*32)+:32];</pre>
20
                           end else if (hit_1) begin
21
                               Data_cpu_read <= cache_d1[index][(offset*32)+:32];</pre>
22
23
                      end else if (MemRW_in == `MEM_WRITE) begin
24
                           if (hit_0) begin
25
                               cache_d0[index][(offset*32)+:32] <= Data_cpu_write;</pre>
26
                               cache_t0[index][24:23] <= 2'b11; // LRU && dirty</pre>
27
                           end else if (hit_1) begin
28
                               cache d1[index] [(offset*32)+:32] <= Data cpu write;</pre>
29
                                cache_t1[index][24:23] <= 2'b11; // LRU && dirty
30
                           end
31
                      end
```

```
32
                  end else begin
33
                       Ready <= 1'b0;</pre>
34
35
              end
36
              `ALLOCATE: begin
37
                  if (Mem_Ready) begin
38
                       MemRW_out <= 2'b00;</pre>
39
                       if (LRU 0) begin // Way 0 is recently replaced
40
                           cache_t0[index] [24] <= 1'b0; // Mark way 0 as unreplaced</pre>
41
                           cache_t1[index] <= {3'b110, tag}; // Replace way 1</pre>
42
                           cache_d1[index] <= Data_mem_read;</pre>
43
                       end else begin // Replaced way 0
44
                           cache t1[index][24] <= 1'b0; // Mark way 1 as unreplaced</pre>
45
                           cache_t0[index] <= {3'b110, tag}; // Replace way 0</pre>
46
                           cache_d0[index] <= Data_mem_read;</pre>
47
                       end
48
                  end else begin
49
                       MemRW_out <= `MEM_READ;</pre>
50
                       Addr_mem <= {tag, index, 2'b00};
51
                  end
52
              end
53
              `WRITE_BACK: begin
54
                  if (!Mem_Ready) begin
55
                       MemRW_out <= `MEM_WRITE;</pre>
56
                       Addr_mem <= {tag, index, 2'b00};
57
                       if (dir_0) begin
58
                           Data mem write <= cache d0[index];</pre>
59
                           cache_t0[index][23] <= 1'b0;
60
                       end else if (dir_1) begin
61
                           Data_mem_write <= cache_d1[index];</pre>
62
                           cache_t1[index][23] <= 1'b0;
63
                       end
64
                  end else begin
65
                       MemRW_out <= 2'b00;</pre>
66
                  end
67
              end
68
         endcase
69
     end
```

## 1.1.3 状态转移

状态转移分四种情况讨论:

- IDLE: 空闲状态,如果有读写请求 (MemRW\_in 不为 0)则转移到 COMPARE\_TAG 状态。
- COMPARE\_TAG:
  - 如果命中则转移到 IDLE 状态,等待下一次请求;
  - 如果未命中而当前有一路数据标记为 dirty, 则转移到 WRITE\_BACK 状态进行写回主存;
  - 否则,需要从主存中读取数据,转移到 ALLOCATE 状态。
- ALLOCATE: 等待主存数据返回 (Mem\_Ready 标识), 返回后转移到 COMPARE\_TAG 状态。
- WRITE\_BACK: 向主存写回成功后 (同样由 Mem\_Ready 标识) 转移到 ALLOCATE 状态。

```
1
     always @(posedge clk) begin
 2
          if (!rst) case (state)
 3
              `IDLE:
 4
                   if (|MemRW_in) state <= `COMPARE_TAG;</pre>
 5
                   else state <= `IDLE;</pre>
 6
              `COMPARE_TAG:
 7
                   if (hit) state <= `IDLE;</pre>
 8
                   else if (dir 0 || dir 1) state <= `WRITE BACK;</pre>
 9
                   else state <= `ALLOCATE;</pre>
10
              `ALLOCATE:
11
                   if (Mem_Ready) state <= `COMPARE_TAG;</pre>
12
                   else state <= `ALLOCATE;</pre>
13
              `WRITE BACK:
14
                   if (Mem_Ready) state <= `ALLOCATE;</pre>
15
                   else state <= `WRITE_BACK;</pre>
16
              default: state <= `IDLE;</pre>
17
          endcase
18
     end
```

#### 1.2 仿真代码设计

在仿真测试中, 我们通过改变 CPU 的读写请求, 模拟 Cache 的读写命中与未命中情况与 Cache 的替换策略。以下是仿真代码, 具体分析见下一部分。


```
`define MEM_READ 2'b01
     `define MEM_WRITE 2'b10
 3
 4
    module Cache_tb;
 5
 6
        reg clk, rst;
 7
        reg [1:0] MemRW_in;
 8
        reg [31:0] Addr_cpu, Data_cpu_write;
 9
        reg Mem_Ready;
10
        reg [127:0] Data_mem_read;
11
12
        wire hit;
13
         wire [31:0] Data_cpu_read;
14
         wire [1:0] MemRW_out;
15
         wire [31:0] Addr_mem;
16
         wire [127:0] Data_mem_write;
17
18
         Cache U1 (
19
            .clk(clk),
20
             .rst(rst),
21
             .MemRW_in(MemRW_in),
22
             .Addr_cpu(Addr_cpu),
23
             .Data_cpu_write(Data_cpu_write),
24
             .Ready(hit),
25
             .Data_cpu_read(Data_cpu_read),
26
             .Mem_Ready(Mem_Ready),
27
             .Data_mem_read(Data_mem_read),
28
             .MemRW out(MemRW out),
29
             .Addr_mem(Addr_mem),
30
             .Data_mem_write(Data_mem_write)
31
         );
32
```

```
33
         initial begin
34
             clk = 1'b1;
35
             rst = 1'b1;
36
             MemRW_in = 0;
37
             Addr_cpu = 0;
38
             Data_cpu_write = 0;
39
            Mem_Ready = 0;
40
             Data mem read = 0;
41
             #10;
42
             rst = 1'b0;
43
             // read miss
44
            MemRW_in = `MEM_READ;
45
             Addr_cpu = 32'h00000207;
46
             #40; // 50
47
            Mem_Ready = 1;
48
             Data_mem_read = 32;
49
             #40; // 90
50
             Mem_Ready = 0;
51
             MemRW_in = 0;
52
             #40; // 130
53
             // write hit
54
             MemRW_in = `MEM_WRITE;
55
             Addr_cpu = 32'h00000207;
56
             Data_cpu_write = 16;
57
             #20; // 150
58
             Addr_cpu = 32'h00000206;
59
             Data_cpu_write = 15;
60
             #20; // 170
61
             MemRW_in = 0;
62
             #40; // 210
63
             // read hit
64
             MemRW in = `MEM READ;
65
             Addr_cpu = 32'h00000207;
66
             #40; // 250
67
             Addr_cpu = 32'h00000206;
68
             #20; // 270
69
             MemRW_in = 0;
70
             #20; // 290
71
             // write miss
72
            MemRW_in = `MEM_WRITE;
73
             Addr_cpu = 32'h00000407;
74
             Data_cpu_write = 18;
75
             #40; // 330
76
             Mem_Ready = 1;
77
             Data_mem_read = 20;
78
             #40; // 370
79
             Mem_Ready = 0;
80
             #40; // 410
81
             MemRW_in = 0;
82
             #40; // 450
83
             // read miss (LRU replace)
84
            MemRW_in = `MEM_READ;
85
             Addr_cpu = 32'h00000807;
86
             #40; // 490
87
             Mem_Ready = 1;
88
             Data_mem_read = 31;
```

```
89
             #40; // 530
90
             Mem_Ready = 0;
91
             MemRW_in = 0;
92
             #40; // 570
93
         end
94
95
         always #5 clk = ~clk;
96
97
     endmodule
```

# 2 实验结果与分析

仿真波形如下图所示:



对 Cache 进行 reset 后, 我们首先测试读取未命中的情况: 将 MemRW\_in 置为 1 表示读请求, 地址为 0x207, 此时 Cache 未命中, Ready 信号为 0 表示 miss (10 - 50 ns)。随后将 Mem\_Ready 置为 1, 并返回主存数据 0x20, Cache 将数据写入, Ready 信号变为 1 表示 hit (50 - 90 ns)。在这个过程中, state 从 IDLE 转移到 COMPARE\_TAG 状态, 再转移到 ALLOCATE 状态 (因为未命中)。

随后测试写入命中的情况:将 MemRW\_in 置为 2 表示写请求,尝试向地址 0x207 写入数据 0x10;随后向地址 0x206 写入数据 0x0F。由于两者 tag 均与前一步相同, Cache 中已有记录,可以看到在 130-150 ns 与 150-170 ns hit 信号均变为 1 表示命中。

然后尝试读取我们刚刚存入的数据:在第 220 ns 与 260 ns,我们分别读取地址 0x207 与 0x206 的数据,可以看到 hit 信号均为 1 表示命中。同时, Data\_cpu\_read 输出分别为 0x10 与 0x0F,可见我们成功读取刚刚写入的数据。

再测试写入未命中的情况: 将 MemRW\_in 置为 2 表示写请求,尝试向地址 0x407 写入数据 0x12。此时 Cache 未命中, Ready 信号为 0 表示 miss (290 - 330 ns)。随后将 Mem\_Ready 置为 1,并将 Data\_mem\_read 输入置为 0x14, Cache 将数据写入, Ready 信号变为 1 表示 hit (330 - 370 ns)。

最后,测试 Cache 写入的 LRU 替换策略。我们尝试读取地址 0x807 的数据。在 490 ns 时,index 为 0x01,Cache 中该组数据 LRU\_0 为 0 (最近未访问) , LRU\_1 为 1 (最近访问过) ,故我们将替换 way 0 的数据。之后 state 从 ALLOCATE 变为 COMPARE\_TAG ,再变为 IDLE 状态。LRU bit 也分别取反。

# 3 实验心得

Lab6 的完成也意味着本学期计组课程实验部分的结束。在选这门课之前,我很好奇本课程与《计算机组成》的区别,课程名中的"与设计"三个字是什么意思。此刻回头望去,突然感觉豁然开朗。

相较《计算机组成》,本课程的实验文档少了传统 PPT 中对各个模块条条框框的约束,更加考验对计算机部件运作逻辑的理解,且允许在基本要求范围内发挥主观能动性进行设计;同时,在单周期 CPU 指令扩展、异常中断,流水线 CPU 冲突处理等部分,本课程的内容更完善,考察要求更高,实验成果也更加贴近现有的 CPU 设计。从无到有设计出 CPU、并通过不断的思考对其进行修改完善,这一过程带来的成就感很难用语言描述。

落其实者思其树,饮其流者思其源。最后的最后,感谢海风老师的理论指导,也感谢郭家豪和秦嘉俊两位学长的辛勤付出! (鞠躬.jpg)