新型微电子技术电离辐射总剂量效应面临的挑战

郭红霞,王 伟,张凤祁,罗尹虹,张科营,赵 雯

(西北核技术研究所,西安 710024)

摘要:随着器件特征尺寸的不断减小,在器件结构和工艺上采取了新的措施。分析了 STI (shallow trench isolation)隔离导致器件电离辐射总剂量效应的损伤机理;对不同工艺集成电路的抗总剂量 TID (Total Ionizing Dose)能力进行了比较分析;对近来比较关注的重离子引起的微剂量效应进行了介绍;最后对可能替代体硅器件的新型器件总剂量效应能力进行了预估。

关键词:浅槽隔离;总剂量效应;微剂量效应

中图分类号: TN 305.94 文献标识码: A 文章编号: 0258-0934(2011)01-0115-05

MOS 晶体管的沟道长度缩小到 0.25 μm 以下就进入了深亚微米范围。目前 CMOS 技术 已从深亚微米向纳米尺度发展,为了抑制器件 短沟效应、强场效应、量子隧穿效应、涨落问题 以及减小寄生效应的影响,在器件结构和制作 工艺中采取了很多新的措施。如浅槽隔离 STI (Shallow Trench Isolation)代替了 LOCOS(Location Oxide Isolation)隔离;外延双阱工艺代替单 阱工艺;逆向掺杂(retrograde)和环绕掺杂(halo)代替均匀的沟道掺杂;器件的源/漏结区的 深度减小来降低漏端电场对源端的影响。新型 工艺如何影响工作在辐射环境中的集成电路性 能,未来航天和国防系统需要了解新型工艺中 的辐照效应,包括在器件几何尺寸和材料方面 的改变如何影响到能量淀积、电荷收集、电路翻 转、参数退化等等。

在过去的几十年中,商用微电子芯片的电 离辐射总剂量辐射加固发展迅速。数年前,大 多数器件总剂量的失效水平在几十 krad

收稿日期:2010-10-06

作者简介:郭红霞(1964-),女,汉族,山西太原人,研究员,博士,主要从事空间辐射效应模拟试验和数值模拟仿真技术研究。

(SiO₂),而今天某些新型数字 CMOS ICs 抗总剂量能力可以达到 500 krad(SiO₂)。图 1 给出了 CMOS 工艺随器件特征尺寸减小,总剂量加固能力的比较^[1]。特征尺寸为 $0.13-0.25~\mu m$ CMOS 工艺的芯片大部分的抗总剂量水平在 $100\sim300~k rad(SiO_2)$ 。然而由于研发产品人员对辐射损伤加固理解的不同,在同一条生成线上研发的芯片的总剂量能力会有很大差别。例如,在 Hewlett – Packard $0.35~\mu m$ 工艺线上某批次晶体管由于辐射引起的漏电的失效剂量大于 $300~k rad(SiO_2)$,而仅仅三个月以后,辐射引起的晶体管漏电失效剂量却小于 $70~k rad(SiO_2)$ 。这些不稳定性导致必须对每批次的器件都完成总剂量效应考核试验^[1]。

1 面临的挑战

1.1 STI 隔离总剂量效应损伤机理

特征工艺尺寸大于 0.25 µm 的工艺线,一般都采用 LOCOS 隔离工艺,小于 0.25 µm 的工艺线的隔离一般采用 STI 隔离工艺,见图 2^[2]。 STI 隔离替代了已沿用了几十年的 LOCOS 隔离,又将总剂量效应造成的辐射加固问题提到重要位置,事实上,STI 隔离导致的总剂量辐射响应不会比 LOCOS 隔离更好,甚至更加严重。




图 I 随特征尺寸减小, CMOS 工艺抗 总剂量水平发展趋势




图 2 LOCOS 隔离和 STI 隔离总剂量损伤示意图

STI 是用深度 < 500 nm 左右的浅槽构成的,槽形成后用淀积的氧化物填充。根据图 3至少存在两个漏电电流通道:一个是沿单个器件侧墙的通道,它导致亚阈区漏电电流增加;另一个是器件之间的,此时寄生场晶体管导通。准确地讲,器件之间的寄生通道有两个,图 4给出两个寄生通道的示意图,一个是 NMOS 的漏/源区与 n 阱的保护环通过 STI 隔离构成的泄漏电流;另一个是 NMOS 的漏/源区通过 STI 隔离与另一个 NMOS 的源/漏区的泄漏电流。

由于 STI 隔离结构本身的固有原因,导致了产生的损伤沿隔离墙非均匀性问题,短沟器件引入的沿沟道损伤的不均匀性等等。图 5 给出了总剂量效应 STI 隔离叠加效应对 I - V 特性的影响^[4]。可以看出,对于超薄栅氧化层,总剂量效应导致的其阈值电压漂移的贡献已经很小,主要是由于 STI 场或边缘漏电导致的辐射损伤。不采取任何加固措施的 STI 器件,其抗总剂量能力是不行的,图 6 是 n 沟器件室温下 10 keV X 射线辐照不同剂量测量的亚阈值 I - V 曲线,可以看到,在栅压为 + 5 V,辐照剂量为 30 krad(Si)时,已经有明显的亚阈值漏电电




图 3 箭头指示浅槽工艺中两个寄生漏电电流的通道

流出现。利用三维模拟仿真可以证实,槽的剖面结构对此有很大的作用,对于3种不同槽的形状模拟计算的I-V特性曲线可以看出,见图7,可以证明,槽填充氧化物轻微的过填充使表面稍高于有源区,由于它使边缘电场降低并减小了辐射引入的漏电电流,结果具有比较好的抗总剂量加固能力。

图 8 给出了 0. 18 µm 实验测量的 N 沟器件不同辐照剂量下的 I - V 特性曲线。辐射前后的 I - V 特性曲线均没有明显的亚阈 humps出现,通过仿真模拟假设辐射产生的氧化物陷阱沿槽侧墙均匀分布下,即使很小的电荷,也导致其 I - V 特性曲线出现了明显的亚阈 humps。实际工艺的 STI 隔离并没有进行过填充使表面稍高于有源区,而是采用了凹槽结构。最新的模拟计算数据表明,对于 STI 器件,辐射导致的漏电流与栅电压有关,在正栅氧偏置的垂直电场作用下,在槽顶端产生的电荷比侧墙要少得多,即实际上辐射产生的氧化物陷阱沿槽侧墙是不均匀分布,这样模拟计算的凹槽 STI 隔离的数据和实际实验符合得很好。

1.2 不同工艺的影响

工艺相同器件的总剂量水平有很大差别,工艺不同,如 CMOS 工艺、双极工艺、非挥发性存储器及化合物半导体差别就更大^[3]。实际上系统由许多不同 IC 工艺的器件组成。即使是最新型的系统也会包括不同工艺(CMOS、双极、功率 MOSFETs 等等)、不同特征尺寸(90 nm 到几个 μ m)的器件。例如,一台台式计算机可能包含几百个独立的 ICs 和分立组件。这

些组件覆盖范围广,从最新 CMOS 工艺的微处理器和存储 ICs,到较早代的磁盘驱动控制的 ASICs,到大尺寸双极工艺的电源电压控制 ICs。射频信号处理系统包含附加混合信号 ICs,例如模拟-数字转换器或化合物半导体 RF ICs。多组件系统的辐射响应范围不一样,导致整个系统受限于最薄弱组件的失效水平。虽然像 SRAM 这样的器件其抗总剂量能力可以较高,

但某些器件(例如,非挥发性存储器、双极 IC 和混合信号 ICs)其总剂量水平很低,可能只有 2 ~3 krad(SiO₂)的水平。图 9 给出了不同工艺集成电路总剂量水平比较示意图,这是 2002 ~2004 年美国辐射效应数据库的数据汇总。实际上即使同样类型的 SRAM,不同厂家的总剂量水平也有很大差别。集成电路辐射响应的不同使得系统设计师们依然面临着许多难题。




图 4 STI 隔离结构导致的器件之间的寄生泄漏通道示意图




图 5 STI 隔离叠加效应对 I - V 特性的影响

1.3 粒子微剂量效应

微剂量效应的机理是重离子或质子人射引起局部俘获电荷收集,该效应是若干个粒子的叠加效应,类似于总剂量效应。和传统的总剂量效应不同的是,总剂量效应是电路的所有器件处于同样的辐照水平下,而单个粒子的总剂量失效是局部总剂量效应,在离子入射的局部发生总剂量失效,因为局部的特点,单个粒子的总剂量称为微剂量错误。

SRAMs 的硬错误是"粘位"现象,即存储单元永久的处于"0"或"1"状态,重新加电也不能






图 6 n 沟器件室温下不同剂量测量 的亚阈值 I - V 曲线

改变,离子入射产生的电荷在 Si - SiO₂ 界面俘获,晶体管阈值电压漂移的结果使得 SRAM 单元一直处于某一状态。"粘位"的状态与离子入射的晶体管有关。

最近的研究表明,功率 MOSFETs 的关态漏电流的大幅度增加是单个粒子的微剂量效应^[5]。如图所示,图 10 给出了 Fairchild 公司生成的功率 MOSFETs 器件,35 MeV 质子辐照,其关态漏电流随注量的变化曲线。IV 曲线中的humps 推断是质子产生的二次粒子作用在MOSFET 的栅氧化层上,引起漏源漏电流增加。在质子通量为 10⁷个/cm²对应的直接电离剂量



模拟计算的 3 种不同槽形状的 I-V 特性曲线



实验测量 N 沟器件不同辐照剂量 下 I - V 特性曲线




图 9 不同工艺集成电路总剂量水平比较示意图 只有2 rad(SiO₂)时,亚阈电流就出现了很小的 humps

目前的问题是出现了这样的结果在加固保 证中如何解决[6]。关于总剂量的加固保证试 验大纲(如 MIL - STD - 883, Method 1019)已经 实施了,大纲是依据实验室的试验,考虑到时 间、成本和设备的限制,与真实的辐射环境是不 一样的。例如,TM1019 规定用 y 射线源开展 完成总剂量试验,目前出现的粒子微剂量效应 采用γ射线源是不合适的,因为质子或重离子

导致器件损伤的物理机制不同于 γ 射线。如 图 10 所示的那样,器件工作在质子辐射环境中 时,γ射线的试验结果就高估了器件的抗电离 辐射总剂量能力,会导致器件出乎意外的失效。




图 10 功率器件质子辐照不同注量 IV 曲线

图 11 给出了功率 MOSFETs 在几种辐照源 辐照(25 MeV 电子、6 Co γ 射线、350 MeV 质子 和785 MeV 铜离子)亚阈电压漂移随总剂量的 变化曲线,在同样辐照到1 krad(SiO₂), y射线 和电子损伤程度相同,而质子比γ射线和电子 严重近20倍,铜离子比γ射线和电子严重65 倍。如果仅仅以 y 射线或电子的试验结果来 预估空间重离子和质子环境下的器件的效应. 后果是非常严重的。




图 11 几种辐射源辐照功率器件亚阈电压 漂移随剂量变化

未来的发展

未来新型 CMOS 工艺的总剂量效应很大程 度受制于场氧漏电造成的损伤。多栅技术例如 双栅、三栅(如 FinFET)或栅环绕 gate - all around(GAA)可以用来解决传统的总剂量漏电 通道问题[7]。新型微电子技术 CMOS 工艺栅 氧化层或隔离氧化层选用新材料,如高 k 介质,

对总剂量的影响也必须予以关注。这些材料体内和界面的特性不如传统的 SiO_2 ,高 k 介质比 SiO_2 更易俘获辐射产生的电荷,而且,高 k 介质厚度尽管比较薄,但比 SiO_2 还是要厚不少,因此采用高 k 介质材料 CMOS 工艺的总剂量效应比目前传统的 SiO_2 介质材料损伤要严重^[8]。

化合物半导体器件具有很好的抗总剂量特性,因为化合物半导体材料没有栅或隔离氧化层,所以一般认为化合物半导体器件对总剂量效应是免疫的。

碳基纳米电子学如碳纳米管(CNT)或石墨器件是最有可能替代传统 CMOS 工艺^[9],虽然碳基器件的抗总剂量性能还没有实验数据,但因为其氧化层非常薄,其抗总剂量性能应该是非常好的,碳基器件应用时和其它芯片进行集成,例如用 CMOS 电路作为其输入、输出和驱动等,这样集成芯片的总剂量效应依赖于所使用的 CMOS 工艺的外围电路的抗总剂量水平。

参考文献:

- [1] P. E. Dodd, M. R. Shaneyfelt, J. R. Schwank, et al, Future Changes in radiation Effects [C]. 10th European Conference on radiation Effects on Components and Systems, 2009.
- [2] R. C. Lacoe, J. V. Osborn, D. C. Mayer, et al. Total
 dose radiation tolerance of commercial 0. 35 μm
 CMOS process [C]. IEEE Radiation Effects Data

- Workshop, 1998:104-110.
- [3] M. R. Shaneyfelt, P. S. Winokur, T. L. Meisenheimer, et al. Hardness variability in commercial technologies [J]. IEEE Transactions on Nuclear Science, 1994,41(6):2536-2543.
- [4] M. R. Shaneyfelt, P. E. dodd, B. L. Draper, et al. Challenges in hardening technologies using shallow trench isolation [J]. IEEE Transactions on Nuclear Science, 1998, 45(6):2584-2592.
- [5] J. A. felix, M. R. Shaneyfet, J. R. Schwank, et al. Enhanced degradation in power MOSFET devices due to heavy ion irradiation [J]. IEEE Transactions on Nuclear Science, 2007, 54(6):2182-2189.
- [6] M. R. Shaneyfelt , J. A. Felix, P. E. Dodd, et al. Enhanced proton and neutron induced degradation and its impact on hardness assurance testing[J]. IEEE Transactions on Nuclear Science, 2008, 55 (6): 3096 3105.
- [7] J. P. Coline, A. Terao. Effects of total dose irradiation on gate all around (GAA) devices [J]. IEEE Transactions on Nuclear Science, 1993, 40(2):78-82
- [8] J. A. Felix, M. R. Shaneyfet, D. M. Fleetwood, et al. Total dose radiation response of hafnium - silicate capacitors [J]. IEEE Transactions on Nuclear Science, 2002,49(6):3191-3196.
- [9] J. Kedzierski, P. L. Hsu, P. Healey, et al. Epitaxial grapheme transistors on SiC substrate [J]. IEEE Trans. Electron Dev. ,2008,55(8):2078-2085.

Future Challenges in Total Ionizing Dose for Advanced CMOS Technologies

GUO Hong - xia, WANG Wei, ZHANG Feng - qi, LUO Yin - hong, ZHANG Ke - ying, ZHAO Wen

(Northwest Institute of Nuclear Technology, Xián, 710024, China)

Abstract: Total ionizing dose is complexity in analysis. With features size downscaling the Structure and technology of device have changed a lot. The mechanism of damage for STI induced by ionizing radiation is discussed. Technology variations in TID response are compared. A growing concern for micro dose by individual energetic particles is introduced. Total dose effects in CMOS replacement technologies are predicted.

Key words: STI, Total dose effects, Mico dose effects