
ALL MA Mart 1ath Jana 从现外是6011年11月11日 - nout hou 本中地震海岸 deville 7.413 HLZ 1 地地地 72 加加 一回 3%

- 每日早上10点淮时入会
  - 13日早上 9:30 开始
  - 不提供录像回访
- 第一周积极完成验证性实验
  - 并拓展相关Zynq和HLS知识
  - 将所学与课题方向结合构思自选项目
- 第二周带着问题听课
  - 完成自选项目
- 远程实验室使用
  - 目前远程实验室承载能力有限,建议大家错峰使用
  - 自备板卡的同学在14, 15日左右, 我们也将提供远程实验室登录方法
- 关于线下交流
  - 计划于8月下旬或9月组织优秀学员进行为期2天的线下培训交流

# ① FPGA是什么: 三个对比小结





#### FPGA:

本身是一类数字芯片,已发展为一种通用逻辑系统设计手段,既是ASIC设计的对手,也是ASIC设计的助力。

#### 与ASIC相比:

• 提供二次开发和快速开发可能

### 与CPU/GPU相比:

• 二次开发以硬件编程实现,对定制功能具有更好的执行效率

## Summary

- In high-level synthesis(HLS)
  - C and C++ code is synthesized to RTL
  - Operations in the code map to hardware resources
  - RTL verification is accelerated using the same C test bench
  - HLS C libraries allow common hardware design constructs and functions to be easily modeled in C and synthesized to RTL
- ▶ When a C or C++ function synthesizes to RTL, the Vitis HLS tool performs:
  - Scheduling
  - Binding
  - Control logic extraction