PRÀCTICA 2 · IMPLEMENTACIÓ DE PORTES LÒGIQUES AMB TRANSISTORS NMOS

PART A · TREBALL AUTÒNOM A CASA

1. Objectius

A la pràctica anterior heu utilitzat els interruptors i els LED de la placa Nexys A7 per comprovar el funcionament de circuits digitals implementats amb VHDL.


Quan activàveu una sortida de la FPGA, el LED corresponent s'encenia. No obstant això, entre la sortida de la FPGA i el LED hi ha components electrònics que limiten i controlen el corrent que hi circula. En aquesta pràctica reproduireu aquest comportament utilitzant components discrets:

- Font d'alimentació.
- Resistències.
- Díode LED.
- Transistor NMOS.
- Una protoboard.
- Cables de connexió.

Primer estudiareu la relació entre el valor de la resistència, el corrent que circula pel LED i la seva brillantor. Posteriorment, aquest circuit LED-resistència s'utilitzarà per observar la sortida de diferents portes lògiques construïdes amb transistors NMOS.

2. Part 1: Resistències i díodes LED

La lluentó d'un díode LED depèn de dos paràmetres, un es l'anomenat voltatge de forward, que es el voltatge mínim de funcionament i que nosaltres no podem canviar, i l'altre paràmetre es el corrent que hi circula, aquest corrent el podem variar mitjançant una resistència col·locada en sèrie amb el díode i la font d'alimentació.



Esquemàtic 1: Díode LED connectat en sèrie amb una resistència i una font d'alimentació.

Sabent que el voltatge que entrega a la sortida la FPGA de la Nexys A7 es de 3.3V i que el voltatge de forward del díode es de 2.6V, heu de calcular el valor de la resistència necessari per aquests 4 corrents diferents amb la formula $I = \frac{V - V_F}{R_S}$


Corrent	Resistència
1 mA	
5 mA	
10 mA	
20 mA	

Taula 1:Taula de resistències/corrents a omplir.

3. Part 2: EL MOSFET DE CANAL N (NMOS)


El transistor MOSFET (Metal Oxide Field Effect Transistor) és un dispositiu transistor unipolar (figura 1): el corrent generat és degut a portadors d'una única polaritat, ja siguin electrons o forats. Degut a aquesta propietat, el MOSFET pot funcionar a altes velocitats, ja que, a diferència dels transistors BJT, les recombinacions electró-forat pràcticament no intervenen en la conducció quan apliquem una tensió de porta i es produeix l'efecte camp. Aquesta característica ha fet del MOSFET un dispositiu òptim per a aplicacions digitals.

Com es pot veure a les Figures 1.1 i 1.2, que esquematitzen un transistor MOSFET de canal n, aquest dispositiu està constituït per dos contactes òhmics, un anomenat font (source) i l'altre drenador (drain), amb una estructura MOS intermèdia, anomenada porta (gate). (Usualment, el dispositiu compta amb un quart contacte anomenat bulk que actua com a contra-elèctrode per al contacte de porta, que en el nostre cas està integrat amb el mateix contacte de font). L'element central del dispositiu és l'estructura MOS (Metall-Òxid-Semiconductor), ja que ens permet de crear el canal. L'estructura MOS ideal és una estructura simple formada per una capa metàl·lica, normalment d'alumini, una capa aïllant de SiO2 (òxid), i un substrat de silici (semiconductor).



Il·lustració 1: Esquema d'un transistor MOSFET de canal n i un de tipus P.


A la Figura 2.1 es pot observar la característica ID(VD) del MOSFET a utilitzar a la pràctica. Inicialment, per a un voltatge porta-font nul, entre la font i el drenador no hi circula corrent. Si apliquem polaritzacions porta-font prou elevades, és produeix una inversió de població al substrat del dispositiu (tipus p), i l'estructura MOS que constitueix la porta permet la formació d'un canal (channel) per on flueixen electrons (Figura 1.2), i per tant apareix un corrent. El voltatge porta-font a partir del qual apareix el canal s'anomena tensió llindar del MOSFET (VG,Isat).



Il·lustració 2:.(a) Característica ID(VD) del MOSFET model IRF510 per a diferents polaritzacions de porta, VG. (b). Esquema elèctric del MOSFET.

4. L'ús del MOSFET en l'electrònica digital: porta lògica inversora o porta NOT

L'esquema elèctric del MOSFET es mostra a la Figura 2.1.b. En primera aproximació, aquest tipus de transistor pot ser considerat com un interruptor (switch) controlat per voltatge. A la Figura 3.1 es mostra el circuit elèctric on apareix aquest funcionament, anomenat porta lògica inversora o porta NOT. Donat un valor del voltatge V_{DD}, per polaritzacions de porta (V_G) prou baixes el MOSFET no genera el canal i actua com un interruptor obert, i el voltatge a la sortida (V_D) serà V_{DD} (Figura 3.1.b). Diferentment, quan es subministra un voltatge de porta igual o superior al que permet la generació de la intensitat de saturació (V_G,I_{Sat}), el canal s'haurà creat, la resistència del MOSFET serà molt inferior a la resistència R_D, i el voltatge V_O es correspondrà a 0. Considerant el circuit com a porta NOT, la taula de veritat del circuit es correspon al que apareix a la Figura 4.



Il·lustració 3: (a)Esquema elèctric d'un MOSFET configurat com a porta lògica inversora. (b): Quan la polarització de porta ($V_G = V_i$) és prou baixa, el canal no estarà creat, i la resistència interna del MOSFET és prou alta com per a que actuï com a un interruptor en off. (c): Interruptor en on.

V_i	V_D
0	1
1	0

Taula 2: Taula de veritat corresponent a la porta inversora de la Figura 3. Els estats de voltatge baix ($V_i < V_G$, I_{Sat}) i alt ($V_i > V_G$, I_{Sat}) són representats com els valors lògics 0 i 1, respectivament.

4. Treball que s'ha de lliurar

L'entrega constarà de 2 parts, una virtual al campus i un altra física el dia de pràctiques.

Heu de omplir la taula 1 amb els valors correctes de resistències, fent servir la formula que us hem donat, que fareu servir el dia de pràctiques.

Heu de buscar i presentar l'esquema elèctric amb transistors NMOS amb resistència de carrega de les portes NOT (que ja està feta), **NOR**, **NAND**, **OR** i **AND**.

Feu tot, la taula i els esquemes, en un full físic, que haureu de portar el dia de pràctiques. A aquest full li feu una foto, un escaneig o el que cregueu necessari per poder pujar-lo al campus en format .png.

5. Fitxers, termini i lliurament

Contingut	Nom del fitxer
Imatge de la/les pàgines amb la taula i els esquemes demanats	P2a_Cognom1_Cognom2_Nom_01.png

> **Lliurament obligatori:** pugeu els tres fitxers indicats al Campus Virtual i completeu el pas «Enviar per avaluar».

El lliurament del treball autònom dins de termini és imprescindible per accedir a la sessió presencial: la manca de lliurament es considera una falta d'assistència a pràctiques. Els fitxers fora de termini es podran corregir, però no s'avaluaran. No s'accepten lliuraments per correu electrònic.