PRÀCTICA 3 · IMPLEMENTACIÓ ESTRUCTURAL D'UN SISTEMA DIGITAL

PART A · TREBALL AUTÒNOM · MODELSIM A CASA

1. Objectius

Aprendre a descriure un circuit digital mitjançant una arquitectura estructural, formada per instàncies de portes lògiques ja implementades. Compararem la descripció lògica directa amb les connexions entre components i analitzarem l'efecte dels retards de propagació.

Recupereu els fitxers de la pràctica 1: vuit portes (inversor, and2, and3, and4, or2, or3, or4 i xor2), cadascuna amb arquitectures logica i logicaretard (5 ns). No dupliqueu entitats; reutilitzeu els components existents.

2. Exemple guiat: arquitectura estructural

Considereu la funció f(a,b,c) = (NOT a AND b) OR (a AND NOT c). Per implementar-la estructuralment, calen dos inversors, dues portes AND2 i una porta OR2. Les connexions entre portes es representen amb senyals (SIGNAL) interns: inva, invc, alpha i beta.




Figura 1. Realització de la funció f de forma jeràrquica (mètode estructural).

```
ENTITY funcio_logica IS
    PORT (a, b, c : IN BIT; f : OUT BIT);
END funcio_logica;

ARCHITECTURE logica OF funcio_logica IS
BEGIN
    f <= ((NOT a) AND b) OR (a AND (NOT c));
END logica;

ARCHITECTURE logicaretard OF funcio_logica IS
BEGIN
    f <= (((NOT a) AND b) OR (a AND (NOT c))) AFTER 5 ns;
END logicaretard;
```

L'arquitectura logica no incorpora retard explícit; logicaretard aplica 5 ns al resultat de tota la funció, no a cadascuna de les portes intermèdies. Aquesta diferència serà essencial en comparar-la amb una implementació estructural retardada.

```
ARCHITECTURE estructural_R OF funcio_logica IS
    COMPONENT porta_inv IS
        PORT (a : IN BIT; z : OUT BIT);
    END COMPONENT;
```

```
    COMPONENT porta_and2 IS
        PORT (a, b : IN BIT; z : OUT BIT);
    END COMPONENT;
    COMPONENT porta_or2 IS
        PORT (a, b : IN BIT; z : OUT BIT);
    END COMPONENT;
    SIGNAL inva, invc, alpha, beta : BIT;
    FOR DUT1, DUT2: porta_inv USE ENTITY WORK.inversor(logicaretard);
    FOR DUT3, DUT4: porta_and2 USE ENTITY WORK.and2(logicaretard);
    FOR DUT5: porta_or2 USE ENTITY WORK.or2(logicaretard);
BEGIN
    DUT1: porta_inv PORT MAP (a => a, z => inva);
    DUT2: porta_inv PORT MAP (a => c, z => invc);
    DUT3: porta_and2 PORT MAP (a => inva, b => b, z => alpha);
    DUT4: porta_and2 PORT MAP (a => a, b => invc, z => beta);
    DUT5: porta_or2 PORT MAP (a => alpha, b => beta, z => f);
END estructural_R;
```

Prepareu també l'arquitectura estructural, idèntica quant a connexions però vinculant els components a WORK.[porta](logica). Comproveu la diferència entre un retard global de 5 ns i els retards acumulats al llarg dels camins de portes.

3. Banc de proves de l'exemple

Creeu una entitat bdp_exemple amb arquitectura test que instanciï les arquitectures logica, logicaretard i estructural_R de funcio_logica, cadascuna amb una sortida diferent. Utilitzeu ent0, ent1 i ent2 per a, b i c, respectivament, i associació explícita PORT MAP. Inicialitzeu les entrades a '0'.

```
SIGNAL ent0, ent1, ent2 : BIT := '0';
```

A l'arquitectura test, feu que ent0 canviï cada 50 ns, ent1 cada 100 ns, ent2 cada 200 ns i ent3 cada 400 ns.

Senyal	Canvi de valor cada…
ent0	50 ns
ent1	100 ns
ent2	200 ns
ent3	400 ns

És a dir, feu les següents variacions en el banc de proves:

```
ent0 <= NOT ent0 AFTER 50 ns;
ent1 <= NOT ent1 AFTER 100 ns;
ent2 <= NOT ent2 AFTER 200 ns;
```

> **Important:** les assignacions de les entrades són concurrents i independents. No les agrupeu en un PROCESS sensible a totes elles. Simuleu 410 ns per comprovar les vuit combinacions i els retards.

4. Activitat principal: funció de quatre variables

Implementeu EXACTAMENT l'expressió següent, sense simplificar-la, amb l'entitat funcio i quatre ports d'entrada a, b, c, d i el port de sortida f:

```
f = ((NOT a AND b AND NOT c) OR (b AND NOT d) OR (a AND c AND d) OR (a AND NOT d)) XOR (a OR NOT d)
```

a) Definiu les arquitectures logica i logicaretard (retard global de 5 ns). Reutilitzeu les portes de la pràctica 1 per a les arquitectures estructural i estructural_R: la primera amb portes logica, la segona amb portes logicaretard (5 ns cadascuna).

b) Per a l'arquitectura estructural, declareu els COMPONENT i els SIGNAL interns que calguin, feu explícites les vinculacions FOR DUT... USE ENTITY WORK... i connecteu totes les instàncies amb PORT MAP (associació per nom). Respecteu l'expressió original, sense fer reduccions algebraiques.

c) Creeu l'entitat bdp_funcio, arquitectura test, que compari simultàniament les quatre versions. Utilitzeu ent0, ent1, ent2 i ent3 per als ports a, b, c i d, i reserveu una sortida independent per a cada arquitectura.

Senyal	Port	Canvi de valor cada…
ent0	a	50 ns
ent1	b	100 ns
ent2	c	200 ns
ent3	d	400 ns

d) Inicialitzeu les quatre entrades a '0' i simuleu almenys 810 ns. Comproveu la taula de veritat completa (16 combinacions). Analitzeu els possibles polsos transitoris (glitches) en estructural_R, i anoteu els instants observats i la causa associada als diferents camins lògics.

e) Modifiqueu la variació dels senyals d'entrada, de tal forma que l'entrada que variï més ràpidament sigui ent3 i repetiu l'apartat d). Que pots observar? Els glitches es produeixen amb les mateixes combinacions d'entrades?

Senyal	Port	Canvi de valor cada…
ent0	a	400 ns
ent1	b	200 ns
ent2	c	100 ns
ent3	d	50 ns

f) Feu una captura de la finestra Wave amb les quatre entrades i totes les sortides, segons la variació dels senyals de l'apartat d). Després, feu una prova temporal reduint per un factor 10 els intervals de canvi (5, 10, 20 i 40 ns). Expliqueu les diferències provocades pels retards i pel model inercial de VHDL. Abans de lliurar, restaureu els intervals inicials de 50, 100, 200 i 400 ns.

5. Reflexió sobre els retards

Examineu també l'exemple de tres entrades: hi ha algun pols breu prop dels canvis simultanis d'entrada? A quins instants apareix? La forma exacta del cronograma depèn dels retards dels components i de les transicions programades; justifiqueu les observacions a partir dels camins del circuit, no només de la taula de veritat.

Incloeu al començament del fitxer de la funció, com a comentaris VHDL, les respostes raonades sobre els transitoris del circuit i la prova amb estímuls deu vegades més ràpids.

6. Fitxers i lliurament

Contingut	Nom del fitxer
Vuit entitats de portes, amb logica i logicaretard	P3a_Cognom1_Cognom2_Nom_portes.vhd
Entitat funcio (quatre arquitectures) i bdp_funcio (test)	P3a_Cognom1_Cognom2_Nom_funcio.vhd
Captura de Wave després de simular (4 entrades i 4 sortides)	P3a_Cognom1_Cognom2_Nom.jpg (també s'accepta .png)

Lliurament obligatori: pugeu els tres fitxers indicats al Campus Virtual i completeu el pas «Enviar per avaluar».

El lliurament del treball autònom dins de termini és imprescindible per accedir a la sessió presencial: la manca de lliurament es considera una falta d'assistència a pràctiques. Els fitxers fora de termini es podran corregir, però no s'avaluaran. No s'accepten lliuraments per correu electrònic.