GUIÓ DE PRÀCTIQUES · CURS 2026–2027

Pràctica 0 · Introducció a la simulació VHDL

Dijous 15 d'octubre de 2026 · 10.30–12.00 h · Aula B5

Objectiu. Familiaritzar-vos amb l'entorn de simulació digital mitjançant un primer circuit senzill: un inversor lògic. Creareu un projecte, escriureu dos fitxers VHDL, compilareu el disseny i visualitzareu les formes d'ona.

> **Programari:** Utilitzarem QuestaSim o ModelSim als ordinadors del laboratori i ModelSim per treballar als vostres ordinadors. Els passos bàsics són equivalents, però la disposició d'alguns menús i finestres pot variar segons la versió.

Què comprovarem? Que la sortida sort del banc de proves sigui el complement lògic de l'entrada ent: quan ent = 0, sort = 1; quan ent = 1, sort = 0.

A Creació del projecte

1. Prepareu una carpeta de treball.

Creeu una carpeta en una ubicació on tingueu permís d'escriptura. Eviteu accents, espais i caràcters especials (com ara à, ç o ñ) en la ruta del projecte. Feu servir una carpeta diferent per a cada pràctica.

Exemple de carpeta per a aquesta sessió:

```
C:\DDB\Practica_0\
```

Als ordinadors del laboratori, feu servir la carpeta personal o la ubicació indicada pel professorat. No deseu els projectes dins la carpeta d'instal·lació de QuestaSim o ModelSim.

2. Obriu QuestaSim / ModelSim (laboratori) o ModelSim (ordinadors personals).

3. Creeu un projecte nou amb File → New → Project.




Figura 1. Accés a l'opció de crear un projecte (captura orientativa).

4. Definiu el nom i la ubicació del projecte.

Camp	Valor recomanat
Project Name	inversor_basic
Project Location	C:\DDB\Practica_0\
Default Library Name	work (valor per defecte)

Confirmeu la creació del projecte. Si el programa demana si voleu afegir-hi fitxers, continueu amb l'apartat següent.

B Creació del fitxer VHDL: l'inversor

5. Creeu un nou fitxer VHDL al projecte.

Seleccioneu Create New File i trieu el tipus VHDL. Si ja heu tancat la finestra inicial, també podeu fer servir Add to Project → New File.




Figura 2. Opcions per crear un fitxer nou dins del projecte.

Deseu el fitxer amb el nom inversor.vhd. En general, convé que el nom del fitxer coincideixi amb el nom de l'entitat que conté.

6. Obriu inversor.vhd i escriviu el codi següent.

```
-- Definicio de les entrades i sortides del circuit
ENTITY inversor IS
    PORT (
        a : IN  BIT;
        z : OUT BIT
    );
END inversor;

-- Comportament del circuit
ARCHITECTURE logica OF inversor IS
BEGIN
    z <= NOT a;
END logica;
```

L'ENTITY defineix la interfície de l'inversor: **a** és el port d'entrada i **z**, el port de sortida. L'ARCHITECTURE descriu què fa el circuit. L'operador **NOT** inverteix el valor lògic i el símbol **<=** assigna un valor a un senyal.

Comproveu-ho: El projecte ha de contenir el fitxer inversor.vhd. Deseu els canvis (File → Save) abans de compilar. Tingueu present que les instruccions VHDL acostumen a acabar amb un punt i coma (;).

C Primera compilació

7. Compileu inversor.vhd amb l'opció Compile (De moment només un fitxer).

Comproveu a la finestra Transcript (o a l'indicador d'estat del fitxer) que no hi ha errors. Si apareix algun error, consulteu el missatge, reviseu la línia indicada, deseu els canvis i torneu a compilar.

Compilar comprova que el codi es pot analitzar. Encara no verifica que el circuit faci el que esperem: per fer aquesta comprovació necessitem un banc de proves.

D Creació del banc de proves (testbench)

8. Creeu un segon fitxer VHDL: testbench.vhd.

Un banc de proves aplica una seqüència de valors a les entrades del circuit i permet observar-ne les sortides al llarg del temps. No representa un dispositiu físic: és l'entorn que utilitzem per provar el nostre disseny.




Figura 3. Una manera d'afegir un nou fitxer al projecte.

9. Introduïu el codi següent a testbench.vhd.

```
-- Banc de proves de l'inversor
ENTITY testbench IS
END testbench;

ARCHITECTURE vectors OF testbench IS
    COMPONENT inversor
        PORT (
            a : IN  BIT;
            z : OUT BIT
        );
    END COMPONENT;

    SIGNAL ent, sort : BIT;
    FOR DUT : inversor USE ENTITY WORK.inversor(logica);
BEGIN
    -- Connexio entre el banc de proves i l'inversor
    DUT : inversor PORT MAP (a => ent, z => sort);

    -- Aplicacio dels valors d'entrada
    PROCESS
    BEGIN
        ent <= '0';
        WAIT FOR 100 ns;
        ent <= '1';
        WAIT FOR 500 ns;
        ent <= '0';
        WAIT FOR 1000 ns;
        ent <= '1';
        WAIT;               -- Evita repetir el proces
    END PROCESS;
END vectors;
```

La instància DUT (Device Under Test) és el circuit que volem provar. PORT MAP connecta el senyal ent del banc de proves al port a de l'inversor, i el port z al senyal sort. Les instruccions WAIT FOR introdueixen intervals de temps; WAIT, sense durada, atura definitivament aquest procés.

Atenció a les durades: Els temps de WAIT FOR són acumulatius: el segon canvi és a 100 + 500 = 600 ns i el tercer, a 600 + 1000 = 1.600 ns. No confongueu un interval de temps amb l'instant absolut de canvi.

E Compilació del projecte i inici de la simulació

10. Deseu testbench.vhd i compileu tot el projecte (Compile All).

Tots dos fitxers han de compilar sense errors. Si feu canvis en algun dels fitxers VHDL, cal recompilar-lo abans de tornar a simular.

11. Inicieu la simulació: Simulate → Start Simulation.

A la biblioteca work, seleccioneu testbench (arquitectura vectors). És important simular el banc de proves, no directament l'entitat inversor: el testbench és qui genera els valors de l'entrada.




Figura 4. Selecció del banc de proves testbench per iniciar la simulació.

12. Afegiu els senyals ent i sort a la finestra de formes d'ona (Wave).

Seleccioneu els senyals ent i sort des de la finestra Objects i trieu Add to Wave (clic dret), o bé feu servir l'opció equivalent de la vostra versió.

13. Executeu la simulació durant 2 µs (2.000 ns).

Podeu indicar 2 us al camp de durada de simulació (1) i executar Run.(2)




Figura 5. Camp a on posar la durada de la simulació (1) i botó d'execució (2).

Alternativament, a la finestra Transcript podeu escriure l'ordre següent:

```
run 2 us
```

Feu servir Zoom Full per veure tot l'interval temporal. Una simulació de només 100 ns no és suficient, perquè el darrer canvi de l'entrada té lloc a 1.600 ns.




Figura 6. Botó de zoom full (3).

F Comprovació dels resultats

Si el muntatge és correcte, haureu de veure els valors següents després de cada canvi (un cop estabilitzats els senyals):

Interval de temps	Entrada ent	Sortida sort = NOT ent
0 ≤ t < 100 ns	0	1
100 ≤ t < 600 ns	1	0
600 ≤ t < 1.600 ns	0	1
1.600 ≤ t ≤ 2.000 ns	1	0

Preguntes per comprovar que ho heu entès: quan canvia la sortida sort? Coincideix en algun moment (després de l'actualització de senyals) amb el valor de l'entrada ent? Què passaria si executéssiu la simulació només fins als 1.000 ns?

G Abans d'acabar

- Comproveu que el projecte conté inversor.vhd i testbench.vhd, sense errors de compilació.
- Verifiqueu que heu simulat work.testbench i que visualitzeu tant ent com sort.
- Confirmeu que les formes d'ona mostren la inversió lògica durant 2 µs.
- Deseu els fitxers al directori de treball abans de tancar el programa.

H Si alguna cosa no funciona

Abans de demanar ajuda, comproveu aquests punts habituals:

Símptoma	Què convé revisar
No es crea el projecte	La carpeta existeix, teniu permís d'escriptura i la ruta no inclou caràcters especials.
Hi ha errors de compilació	Llegiu el primer error al Transcript; comproveu els punts i coma, els noms i el final de cada bloc VHDL.
No veieu els senyals ent i sort	Heu iniciat la simulació de work.testbench i heu afegit els senyals a la finestra Wave?
No es veu l'últim canvi	Executeu fins a 2 us i feu Zoom Full per mostrar tot l'interval.
La sortida no és la inversa	Reviseu la instrucció z <= NOT a;, les connexions PORT MAP (a => ent, z => sort) i torneu a compilar.

Repte opcional (si acabeu abans): canvieu el segon WAIT FOR 500 ns per WAIT FOR 200 ns. Sense executar la simulació, calculeu en quins instants canviarà l'entrada i després comproveu la vostra predicció.

Lliuraments: Aquesta pràctica introductòria (Pràctica 0) no té cap lliurament avaluable. A partir de la Pràctica 1, caldrà lliurar el treball autònom 48 hores abans de la sessió presencial i els fitxers demanats al final de la pràctica. Tots els lliuraments es faran al Campus Virtual; no envieu els codis per correu electrònic.

Nota sobre les captures de pantalla: corresponen a una versió anterior del programa i només serveixen d'orientació. L'aspecte dels menús pot variar segons la instal·lació de QuestaSim o ModelSim.