PRÀCTICA 3 · IMPLEMENTACIÓ ESTRUCTURAL D'UN SISTEMA DIGITAL

PART B · TREBALL AL LABORATORI · Vivado

> **Condició prèvia:** heu d'haver preparat i lliurat el treball autònom. Partiu dels fitxers P2a i completeu la implementació i la verificació de funcio_2.

1. Objectius

Completar i verificar la implementació estructural de funcions combinacionals reutilitzant les portes de la pràctica 1. Desareu el vostre disseny a la Nexys A7 i comprovareu el correcte funcionament.

2. Treball al laboratori

Partiu de la feina autònoma (fitxers P2a). No substituïu una implementació estructural per l'expressió algebraica directa: l'objectiu és connectar físicament, en el model VHDL, els components més senzills.

1. Creeu un fitxer nou, per exemple P3b.vhdl i implementeu l'entitat funcio_2 de quatre entrades a, b, c i d i una sortida f, realitzeu una arquitectura lògica amb l'expressió següent, SENSE SIMPLIFICAR-LA:

```
f(a,b,c,d) = (a AND c AND (a XOR d)) OR ((NOT b) AND c)
```

2. Recupereu les vuit portes lògiques (inversor, and2, and3, and4, or2, or3, or4 i xor2). Comproveu que cadascuna té les arquitectures logica i logicaretard (***que no farem servir per programar***).

3. Construïu l'arquitectura estructural a partir de les portes amb arquitectura logica. Utilitzeu COMPONENT, SIGNAL, FOR DUT... USE ENTITY WORK... i PORT MAP per nom, com a la pràctica 1. No simplifiqueu el circuit, encara que l'expressió contingui termes redundants.

3. Programació a la Nexys A7 i verificació

Feu la taula de la veritat de la funció per poder comprovar el correcte funcionament.

Baixeu del campus virtual els arxius ***Nexys-A7-100T-Master.xdc***, el ***vostre fitxer de portes*** i ***Nexys7.vhd*** i deseu-los a la carpeta del projecte.

Compareu simultàniament les dos arquitectures amb les mateixes entrades i dos sortides independents.

```
-- Exemple de vinculacio i instancia d'una arquitectura a la Nexys A7
FOR DUT1: bloc_funcio USE ENTITY WORK.funcio_2(logica);
-- ...
DUT1: bloc_funcio PORT MAP (a => SW0, b => SW1,
    c => SW2, d => SW3, f => LED0);
```

4. Anàlisi de transitoris i estímuls ràpids

4. Compareu les sortides logica i estructural. Hi ha alguna diferencia?

5. Fitxers que s'han de lliurar

Contingut	Nom del fitxer
Projecte que heu fet servir per programar la Nexys A7	P3b_Cognom1_Cognom2_Nom_projecte.zip

Incloeu al començament del fitxer de la funció, en forma de comentaris VHDL, les justificacions de les activitat 4.

Els fitxers fora de termini es podran corregir, però no s'avaluaran. No s'accepten lliuraments per correu electrònic ni fora de la sessió presencial.