

Εξετάσεις Ιουνίου 2026 — Αρχιτεκτονική Υπολογιστών I

Συγκεντρωτικά θέματα όλων των παραλλαγών

Σημείωση. Το αρχείο αυτό συγκεντρώνει τα θέματα από όλες τις παραλλαγές της εξέτασης Τρίτη 16 Ιουνίου 2026. Οι παραλλαγές χρησιμοποιούν τα ίδια θέματα αλλά με διαφορετική σειρά, διαφορετική βαρύτητα (μονάδες) και διαφορετικές αριθμητικές τιμές. Εδώ τα θέματα είναι ομαδοποιημένα σε τρεις γενικές κατηγορίες, όπου υπάρχουν διαφορετικές τιμές μεταξύ παραλλαγών, παρατίθενται όλες.

1. Σωστό / Λάθος

Συμπληρώστε **ολογράφως** Σωστό ή Λάθος (όχι Σ ή Λ) για καθεμία από τις παρακάτω προτάσεις. Κάθε παραλλαγή περιέχει τέσσερις προτάσεις, επιλεγμένες από την ακόλουθη δεξαμενή.

1.1 — Χρόνος εκτέλεσης σε διοχέτευση (pipeline)

Ένας μικροεπεξεργαστής RISC-V σχεδιασμένος με διοχέτευση (pipeline) 5 σταδίων και ρυθμό ρολογιού f εκτελεί ένα πρόγραμμα N εντολών σε ελάχιστο χρόνο T nsec.

Τιμές που εμφανίστηκαν στις παραλλαγές:

Ρυθμός ρολογιού f	Πλήθος εντολών N	Χρόνος T
0.25 GHz	1000	4016 nsec
0.5 GHz	1000	2008 nsec
0.5 GHz	3000	6008 nsec
2.0 GHz	1000	502 nsec
4.0 GHz	1000	251 nsec

1.2 — Εντολή lw σε διαδοχικές λέξεις

Σε έναν μικροεπεξεργαστή RISC-V μπορούμε με 32 διαδοχικές εντολές load word (lw) να φορτώσουμε σε διαφορετικούς καταχωρητές τις τιμές αντίστοιχων διαδοχικών λέξεων μνήμης.

1.3 — Σταθερό πεδίο κλάσματος (IEEE 754)

Ένας μικροεπεξεργαστής RISC-V υλοποιεί αριθμητική πραγματικών αριθμών κινητής υποδιαστολής **απλής ακρίβειας** (single precision) με βάση το πρότυπο IEEE 754. Αν στο πεδίο κλάσματος (fraction) η τιμή είναι σταθερή, οι διαφορετικοί πραγματικοί αριθμοί που μπορούν να αναπαρασταθούν είναι **512**.

1.4 — Μετατροπή δεκαδικού σε δεκαεξαδικό

Ο δεκαδικός αριθμός D στο δεκαεξαδικό σύστημα γράφεται H .

Τιμές που εμφανίστηκαν στις παραλλαγές:

Δεκαδικός D	Δεκαεξαδικός H (όπως δόθηκε)
187654	2DD06
201987	31503
123456	1E240
300123	4945B

2. Πολλαπλής επιλογής (multiple choice)

(Τα παρακάτω θέματα έχουν επιλογές, η σειρά εμφάνισης και η βαρύτητά τους διαφέρει ανά παραλλαγή. Παρατίθενται εδώ σε αυθαίρετη σειρά.)

2.1 — Σύγκριση με λόγους SPEC (SPEC ratios)

Η εκτέλεση των προγραμμάτων Π1, Π2, Π3 (από τη σουίτα μετροπρογραμμάτων SPEC) σε έναν μικροεπεξεργαστή διαρκεί **5 sec, 2 sec και 6 sec** αντίστοιχα. Η εκτέλεση των ίδιων προγραμμάτων σε έναν μικροεπεξεργαστή αναφοράς (reference) διαρκεί **20 sec, 4 sec και 18 sec** αντίστοιχα. Συγκρίνετε τους δύο μικροεπεξεργαστές χρησιμοποιώντας τη μεθοδολογία των λόγων SPEC (SPEC ratios) για τα παραπάνω προγράμματα. Συνοπτικά, πόσες φορές ταχύτερος είναι ο πρώτος (με ακρίβεια δύο δεκαδικών ψηφίων);

(α) 3.00 φορές (β) 2.88 φορές (γ) 2.77 φορές (δ) 3.52 φορές (ε) άλλο

2.2 — Αποκωδικοποίηση κώδικα μηχανής

Σε έναν μικροεπεξεργαστή RISC-V των 32 bit εκτελούνται οι εντολές με κώδικα μηχανής (σε δεκαεξαδικό). Ποια τιμή (στο δεκαδικό) θα περιέχει ο καταχωρητής **x8 (s0)** μετά την εκτέλεσή τους;

Ακολουθίες εντολών που εμφανίστηκαν στις παραλλαγές:

- 0xFFFF00293 — 0x01029313 — 0x0102D393 — 0x0063C433
- 0xFFFF00293 — 0x01029313 — 0x0102D393 — 0x0063F433

(α) 4 (β) −1 (γ) 0 (δ) −3 (ε) άλλο

2.3 — IEEE 754: ελάχιστη απόσταση διαδοχικών αριθμών

Σε έναν μικροεπεξεργαστή οι πραγματικοί αριθμοί αναπαρίστανται με βάση το πρότυπο κινητής υποδιαστολής IEEE 754. Σε **απλή ακρίβεια** (single precision) ποια είναι η ελάχιστη απόσταση μεταξύ διαδοχικών αριθμών με τον ίδιο μη μηδενικό εκθέτη e ;

(α) 2^{e+23} (β) $2^{e+127-23}$ (γ) 2^{23-e} (δ) 2^e (ε) άλλο

Παραλλαγή με 64-bit:

(α) 2^{e+52} (β) $2^{e+1023-52}$ (γ) 2^{52-e} (δ) 2^e (ε) άλλο

2.4 — Διοχέτευση: σύγκριση δύο σχεδιάσεων

Ένας μικροεπεξεργαστής RISC-V είναι υλοποιημένος με διοχέτευση πέντε σταδίων. Εξετάζουμε δύο εναλλακτικές σχεδιάσεις. Η **πρώτη** σχεδίαση είναι πιο οικονομική και δεν υλοποιεί προώθηση ή πρόβλεψη διακλάδωσης αλλά απλά καθυστερεί τη διοχέτευση όταν ανιχνεύονται εξαρτήσεις δεδομένων ή εντολές διακλάδωσης. Η **δεύτερη** σχεδίαση είναι πιο επιθετική και υλοποιεί πλήρη προώθηση δεδομένων και δυναμική πρόβλεψη διακλάδωσης. Και στις δύο σχεδιάσεις η επίλυση των διακλαδώσεων γίνεται στο στάδιο EX. Ένα πρόγραμμα που πρόκειται να εκτελέσουμε περιέχει **15%** εντολές φόρτωσης που δίνουν το αποτέλεσμά τους στην αμέσως επόμενη εντολή, **25%** αριθμητικές εντολές που δίνουν το αποτέλεσμά τους στην αμέσως επόμενη εντολή, και **10%** εντολές διακλάδωσης οι οποίες στη δεύτερη σχεδίαση προβλέπονται με ακρίβεια **90%**. Δεν υπάρχει καμία άλλη εξάρτηση δεδομένων ή ελέγχου και οι δύο σχεδιάσεις έχουν το ίδιο ρολόι. Πόσο ταχύτερα θα εκτελεστεί στη δεύτερη σχεδίαση έναντι της πρώτης το πρόγραμμά μας (ακρίβεια δύο δεκαδικών ψηφίων);

(α) 1.96 φορές (β) 4.15 φορές (γ) 1.66 φορές (δ) 1.71 φορές (ε) άλλο

3. Ανάπτυξης

3.1 — Single-cycle vs multi-cycle datapath

Ένας επεξεργαστής RISC-V σχεδιάζεται με διαδρομή δεδομένων ενός κύκλου ρολογιού (single cycle datapath). Υποστηρίζει τις εντολές add, sub, and, or, slt, addi, lw, sw, beq. Οι λανθάνοντες χρόνοι των μονάδων του υλικού είναι:

Μονάδα υλικού	Λανθάνων χρόνος
Μνήμη εντολών	250 ps
Καταχωρητές (ανάγνωση)	120 ps
Καταχωρητές (εγγραφή)	100 ps
ALU	180 ps
Μνήμη δεδομένων (ανάγνωση)	250 ps
Μνήμη δεδομένων (εγγραφή)	220 ps
Πολυπλέκτης	30 ps

Όλοι οι άλλοι λανθάνοντες χρόνοι είναι αμελητέοι.

(α) Μέσα από ποιες μονάδες του υλικού περνάει η κρίσιμη (μεγαλύτερη) διαδρομή και ποια είναι η ελάχιστη διάρκεια του κύκλου ρολογιού;

(β) Με δεδομένους τους ίδιους λανθάνοντες χρόνους, θεωρήστε ότι ο επεξεργαστής σχεδιάζεται με διαδρομή δεδομένων **πολλών κύκλων ρολογιού** (multiple cycle datapath). Για ένα πρόγραμμα αποτελούμενο από **30%** εντολές lw, **10%** εντολές sw, **10%** εντολές beq και **50%** αριθμητικές/λογικές, υπολογίστε την επιτάχυνση που θα δώσει η σχεδίαση πολλών κύκλων έναντι της αρχικής με έναν κύκλο.

3.2 — Διοχέτευση: κατανάλωση ενέργειας (Designs A/B/C)

Ένας μικροεπεξεργαστής RISC-V πρόκειται να σχεδιαστεί με διοχέτευση (pipeline) πέντε σταδίων, στην οποία η επίλυση των διακλαδώσεων γίνεται στην ALU.

- **Design A:** Μια πρώτη ιδέα είναι να συμπεριλάβουν μόνο ανίχνευση κινδύνων δεδομένων και τις σχετικές καθυστερήσεις (stalls), αλλά και προσέγγιση καθυστέρησης σε διακλάδωση (stall on branch). Η ηλεκτρική ισχύς που δαπανά ο επεξεργαστής είναι **35 watt**.
- **Design B:** Μια άλλη ιδέα είναι να προστεθούν όλα τα μονοπάτια προώθησης (forwarding) που έχουμε συζητήσει στο μάθημα, και για τις διακλαδώσεις να υλοποιηθεί στατική πρόβλεψη πάντα λαμβανόμενης διακλάδωσης (always branch taken). Η ηλεκτρική ισχύς αυξάνεται στα **40 watt**.
- **Design C:** Μια επόμενη ιδέα είναι να προστεθεί και δυναμική πρόβλεψη διακλάδωσης ώστε η ακρίβεια της πρόβλεψης να βελτιωθεί. Η ηλεκτρική ισχύς αυξάνεται περαιτέρω στα **45 watt**.

Ένα πρόγραμμα Π εκτελεί **18%** δυναμικές εντολές διακλάδωσης και χρησιμοποιείται για να αξιολογηθούν οι διαφορετικές ιδέες. Στο Design B η πρόβλεψη διακλάδωσης είναι ακριβής στο **50%** των διακλαδώσεων του προγράμματος, ενώ στο Design C στο **95%** αυτών. Όταν το Π εκτελείται στο Design A επιβαρύνεται με επιπλέον **25%** κύκλους καθυστέρησης λόγω κινδύνων δεδομένων, ενώ στα Design B και Design C μόνο με **5%** λόγω της ύπαρξης προώθησης. Η διάρκεια του κύκλου ρολογιού του Design B είναι **2%** πιο μεγάλη του Design A, ενώ του Design C είναι **6%** πιο μεγάλη του Design A.

Ερώτηση: Υπολογίστε τις σχετικές καταναλώσεις ηλεκτρικής ενέργειας μεταξύ των Designs A, B, C όταν εκτελείται το πρόγραμμα Π σε αυτές.