반도체 hy-스쿨2

원문 필기 - 텍스트 PDF

사용자가 제공한 해당 절의 텍스트만 변환했습니다. 강의 이미지, 비공개 링크와 다른 절은 포함하지 않습니다. 원문 표현과 순서를 유지했으며 오탈자·기술적 오류를 교정한 문서가 아닙니다. 정확한 용어 확인에는 함께 제공한 검수 용어집을 우선하세요. 이미지에만 있던 정보는 이 변환본에 없습니다.

[반도체 hy-스쿨2] 4교시. 확산에 관한 법칙들은 무엇이 있는가?

3교시 애칭 과정(etching, 식각)

습식, 건식

RIE 방식 (물리적+화학적 방식)

[반도체 특강] 식각(Etching), 패턴을 완성하다-下 | SK hynix Newsroom

플라즈마, 라디칼

플라즈마 - 고체, 액체, 기체 순으로 에너지량이 많아지는데 기체에서도 에너지를 주입하면 전기적 성질이 되는 입자형태. 미시세계 작은 형태. 전기력을 받아서 속도를 변화 시켜줄수 있다. 반도체 공정에서 정밀한 작업을 하기 위해 쓰임.

라디칼 - 최외각 전자중 쌍을 이루지않는 전자(홀전자)를 가진 원자 또는 분자, 특성은 매우 불안정하여 빠르고 강한 반응성을 가지고 있다.전자를 충돌시켜 분리 시키고 전자쌍을 분리 시켜 홀전자(라디칼)을 생성한다.

4교시 Diffusion 확산 공정

dram은 더 작게 만들기 nand는 더 용량이 크게 (적층 방식으로 높게 쌓는 것을 추구)

대표적 2개 (열산화막 성장, 불순물 소스 공급)

1. 열 산화막 성장 : O2를 주입하여 산화막을 형성

Deal-Grove

)

엔트로픽 제 2법칙 - 무질서도(엔트로피)가 증가하는 방향

고농도 → 저농도

Fick’s first law(steady- state)

단위시간(M)동안 단위면적(A)을 이동하는 원자의 질량(t)

flux 증가 시키는 방법이 중요

정상상태를 가정 - 전체 영역에서 flux가 변하지 않는다

유입 되는 flux와 유출되는 flux는 동일하기 때문에 ‘농도변화량, 농도 기울기에만 영향을 받는다.’

농도기울기 (절대값)

산화막 성장 속도는 온도, 압력, 시간, 불순물 등 다양한 변수에 따라 막의 두께가 정해짐

원소 주입 방법 1: Diffusion(확산) 방식

문제로는 저렴하지만 등방성 원리 때문에 원하는 양만큼 정밀하게 제어하기 어렵다.

원소 주입 방법 2: Ion Implantation(이온 주입) 방식

반도체 공정에서 PR(Photoresist, 포토레지스트)은 빛에 반응하여 화학적 성질이 변하는 감광액(감광성 고분자 물질)으로, 웨이퍼 위에 미세한 회로 패턴을 그리는 포토(노광) 공정의 핵심 소재

로렌츠의 원리

자기장 공간 안에 전하를 띤 입자가 속도를 갖고 운동을 하게 되면 받는 자기 력

플뢰밍 왼손, 오른손 법칙 (이동방향의 수직방향)

로렌츠의 법칙으로 원하는 속도를 가진 전하를 거르는데 사용

5교시 - 산화/환원 반응으로 배우는 Thinfilm공정

Thinfilm - 박막

1마이크로미터 단위보다 낮은 정량적으로.

배선역할 Metal. 비저항 특성이 낮아야한다. 수직수평형태로 배선

절연 목적 Dielectric.

Band Gap이 커서 전류의 흐름 차단

편극 분극(정전용량 - 절연물질/ 고유특성 - 유전율, 유전상수)

분극(分極)과 편극(偏極)은 물리학 및 전기전자 분야에서 대체로 같은 의미(Polarization)로 쓰이며, 외부의 전기장이나 물리적 영향에 의해 물질 내부의 전하나 성질이 한쪽으로 치우치거나 극(Pole)이 나뉘는 현상

SiO2(가장 많이 사용되는) 유전율 기준으로 Low-k, High-k 구분

저항

저항의 크기

- 면적에 반비례
- 길이에 비례
- 물질 구분

축전기 - 전기용량 -전하량

- 면적 비례
- 금속판 사이의 간격에 반비례

유전체

유전분극

유전체에 대전체를 가까이 하게되면 절연체(유전체)가 -/+로 정렬되어지는 현상

전하를 얼마만큼 축적시킬수 있느냐를 결정

저항, 전기용량 → 축전기의 전기용량을 얼마로 할지를 수치화 하는것 (최적화 연구)→ 반도체 칩의 성능 결정

물리적 기상 증착법 PVD

화학적 기상증착법(CVD)

원자층 증착 ALD(한층 한층 쌓아올려 막을 형성 하는 적층 방식) 정밀하지만 속도가 느린

전해도금법 ECP공정(Electro Chemiclal Plating)

전기적 포텐셜, 산화/환원 반응

전기 도금 : 전기 분해를 이용하여 물체 표면에 금속막을 입히는 과정

전기 분해 : 전기 에너지를 가하여 전기 화학적인 산화 환원 반응을 통해 물질을 분해하는 것

은 도금 예시

Wafer - 구리 도금

Contact/ Trench

박막이 균일하게 증착 됐는지 확인 - 단차피복성(Step Converage)

박막 3영역

- 윗면
- 아랫면
- 측면

단순히는 윗면이 쉽고 측면이 어려운 환경

(tkdy중요)

Step Coverage - 어떤 물질을 증착했을 때 위치에 따른 증착 두께의 비율을 의미

Aspect Ratio

고집적도(High Integration Density)는 반도체 칩 같은 한정된 면적의 전자 회로 기판에 트랜스포머, 다이오드, 저항 등 전자 부품을 얼마나 빽빽하고 많이 집어넣었는지를 나타내는 정도

빈 공간을 증착 공정에 의해 순차적으로 채워서 충전, 매립하는 Filling, Gap-fill 특성입니다.

Filling : 공극의 바닥면에서부터 순차적으로 증착 공정으로 채우는 것.

좋은 상태 Conformal Converage

채워지지 않는 상태 Non - conformal Coverage

수분, 가스가 트랩(결함이나 불순물에 의해 물리적으로 갇혀 움직이지 못하게 되는 현상)되거나 심할경우에는 도체 불순물이 들어가서 신뢰성 이슈, 품질 불량을 유발

적합한 증착 방법 선정 → 증착 조건 최적화 → 온전하게 채움

[반도체 hy-스쿨2] 6교시. 물리쌤이 들려주시는 터널링효과 이야기

메모리 반도체 / 데이터를 기억, 저장

비메모리 반도체 / 연산, 추론

DRAM vs NAND

단위소자를 가지고 있음

낸드 - 플로팅 게이트에 저장

전자들을 잘 저장하기 위해 주변에 절연막을 감쌈 → 불필요한 캐패시턴스 성분 생김 → 동작속도 느려짐 → 동작속도는 DRAM, 저장 용량 측면에서는 NAND

터널링, 터널효과

절연막으로 완벽하게 차단되어있는 Floating gate에 전자를 넣고 뺄수 있을까

물질파 이론

아인슈타인

빛의 이중성 - 입자적인 성질, 파동적인 성질

드브로이

질량을 가진 입자도 파동의 성질을 가지고 있을 거다.

전자가 입자적인 성질만 가진다면 벽을 통과, 투과하기에는 불가능하지만 파동의 형태면 가능하다.

터널효과/ 터널링

질량을 가진 입자가 장벽을 파동의 형태로 통과 하는 효과/성질/현상 →

NAND의 Floating gate에 전자를 넣고 빼는 원리

Cleaning/ CMP공정

오염 물질은 반도체 소자의 수율을 저하

오염물질의 특성을 잘 알아야된다.

노광 공정 후, 공기 중 존재하는 탄소에 의한 유기물 - Organic

공정 진행시 사용한 반응 가스나 화학물질 - Particle

장비 기인('장비 기인(Equipment-induced)'이라는 표현은 칩 불량이나 수율 저하, 공정 오류의 원인이 '반도체 제조 장비 자체'에 있다는 뜻)하여 내려앉은 파티클과 금속성 오염 물질

공기 중 산화 - Native Oxide

습식 세정

건식 세정(플로오린,가스, 플라즈마)

단점 : 중금속 제거가 어렵고 공정속도가 느리다.

Cleaning 공정의 종류 및 역할

APM (SC-1) 염기성 용액

HPM (SC-2) 산성 용액

SPM 높은 용해력 황산

DHF 불산을 물에 희석

SC-1 세정

암모니아, 과산화수소 Hydrogen peroxide

SC-2 세정

염산, 과산화수소

과산화 수소 근간

과산화 → 산소를 주고 싶어한다 → 산화력이 크다→ 본인은 환원됨.

SC-1 세정(유기물)

SC-2 세정 (금속)

염산 - 금속염, 금속 이온 형태로 만들어준다.

과산화수소 - 금속 산화물로 산화시킴

CMP공정

연마 공정 - 연마 입자 용액(CMP Slurry)과 기계적인 마찰을 이용하여 평탄화 시키는 공정

CMP공정의 주요 인자

Pad 회전속도, Head 압력- CMP 속도

Slurry 농도 - CMP 품질

Slurry는 Polishing을 위한 연마제

연마제를 운반하는 역할을 하는 DI Water

증폭하기위한 첨가제

다른 종류의 연마제가 있다.

안정화를 위해 분산제, 산화제, pH조절액 등의 Additive를 첨가

반도체 막의 표면 스크래치 또는 부식등이 평탄한 막을 구성하기 위해 한다.

전공정 완료

다음은 후공정

[반도체 hy-스쿨2] 7교시. 반도체 후공정 이야기(Test공정)

수율이 중요 → 이윤직결

수율 검증 순서

Wafer Test는 불량 칩들이 패키징 되는 것을 막는다. 수익성 확보 (대표적)

Pakage Test는 신뢰성 확보

Module Test 여러 칩 결합 테스트

반도체 Test 공정

- 대상 제품
- Wafer, PKG, Module
- 동작
  - DC Test
- Open/Short Test : 모든 핀에 전기적 접촉이 이루어져 있는지 확인
- Leakage Test : 누설 전류가 있는지 확인
- 메모리 소자에 규정 전류/ 전압을 인가하고 그라운드나 파워 단으로 걸리는 전압, 전류를 측정하여 합선, 단락, 누설 전류 발생 여부 등을 점검
  - AC Test
- 반도체 소자의 입력 단자에 펄스 신호를 인가하고 신호 전달 속도 및 지연 시간 등 타이밍을 측정하여 동작 특성을 점검
  - DC vs AC
    - DC는 Direct Current, 직류, 건전지
- +,-극이 정해져있다. 일정한 전류
    - AC는 Alternating Current, 교류
- +,-극이 주기적으로 바뀌어 전류도 주기적으로 바뀐다. 콘센트

반도체 칩을 직류에 연결하면 원하는 특정한 전류가 나오냐 안나요냐로 제대로 만들어졌는지 확인이 가능하다.

일반적인 전기신호는 교류의 형태를 취한다.

반도체 칩은 교류 신호를 처리하는 장치로도 활용

따라서 트랜지스터, 반도체 칩의 입력신호 교류입력신호가 들어 갔을 때 이 출력 신호가 제대로 나오는지를 확인하는 방법은 출력신호가 제대로 나오는지 확인하는 방법은 교류의 연결로 해결

직류, 교류 상관없이 원하는 결과가 나오도록 설계/ 제조 되어야 하며 반드시 확인하는 절차 필요.

- 온도

온도 불량 제거

- 속도

성능 검증

테스트 절차

Wafer Test - 웨이퍼 번인(WFBI) 과정 - 고온 고전압을 인가하여 불량 검출에 용이한 환경 만듦.

고온, 저온 테스트로 불량 셀들을 검출

불량 셀들을 여분의 셀로 대체한 후 재검증을 통해 정상 칩 여부 판별

이후 Pakage Test에도 신뢰성 검증을 위해 고온, 고전압을 가하는 번인(TDBI, Test During Burn In)과정을 거쳐 제품의 성능을 검정

다양한 기능검정 제품 동작 특성을 확인하는 Core Test

제품 사양에 맞게 원하는 속도로 제품이 동작하는지 확인하는 Speed Test

Wafer Test, Pakage Test 를 통해 정상적인 판정을 받은 칩들은 PCB에 여러 개의 칩으로 장착한 Module 제품 상태에서 테스트를 추가로 수행.

이때 Module 제품은 다양한 응용 제품군들의 테스트용 보드에 실장된 상태에서 동작 특성 및 제품의 성능을 검증.

품질(Quality) vs 신뢰성(Reliability)

신뢰성 = "좋은 특성 x 시간" , 일정시간동안 제대로 수행할 수 있는 가능성

품질 = "좋은 특성", 제품이 정해진 규격에 맞게 제대로 만들어 졌는지 적합 여부를 확인하는 것으로 제품의 특성을 의미.

규격내 합격, 밖은 불량

신뢰성은 품질에 시간 개념을 포함한 제품의 수명을 의미.

품질은 불량률, 반면 신뢰성은 수명과 고장률을 좋고 나쁨의 척도로 삼아 평가 대상을 판단하게 됩니다.

신뢰성은 고장이 발생하기까지의 제품수명을 의미.

좋은 신뢰성을 위해서는 고장의 원인과 매커니즘을 이해하고 이를 최소화 할수 있는 방법을 확보하는게 필수

제품 수명 주기시점으로 고장을 분류

욕조 곡선

Wafer 상태에서는 스위칭 역할을 하는 트랜지스터, 금속,절연체 테스트

Pakage 이후 제품상태에서는 특정조건, 시간, 가혹한 환경에서 규격화된 제품의 특성 열화 여부를 점검.

단계별로 변화, 변천사

제조사 → 사용자→ 고객만족

반도체 Test 공정의 가장 중요한 목적은 불량 제품이 출하되는 것을 방지

매출감소, 손해배상, 신뢰도 하락, 경쟁력 하락을 대비

Test 공정이란?

불량을 막고 원인 파악 후 문제점 개선, 수율을 높이기 위한 역할

요약

[반도체 hy-스쿨2] 8교시. HBM과 함께 하는 마지막 이야기(PKG공정)

HBM(High Bandwidth Memory) 넓은 대역폭을 가진 메모리

운반량, 데이터 처리속도, 양

TSV 기술

패키징 공정

패키징 공정이란?

반도체 칩을 외부 환경으로부터 보호하고 전기적으로 연결하여 제품화하는 단계

- 0차 : 웨이퍼에서 칩을 잘라내고 기판에 연결하는 단계
- 1차 : 칩을 부품으로 제작
- 2차 : Module 형태로 제작
- 3차 : Mother Board에 장착하여 시스템을 만듦

이 중에 1차 레벨 패키지를 일반적인 반도체 패키징 기술로 구분하여 지칭.

패키징 공정은 반도체 칩을 탑재될 기기에 적합한 형태로 만들기 위해 메인 PCB에 장착하는 작업.

그 과정을 통해 상호 간 회로 폭 차이를 완충시키는 역할도 함.

반도체 패키지 공정의 기본적인 역할 중 가장 핵심은

- 반도체 칩에 필요한 전원을 공급
- 반도체 칩과 메인 PCB 간 전기 신호가 전달될 수 있도록 연결하여 반도체 칩이 동작할 수 있도록 하는 것.
- 에폭시 물질로 반도체 칩을 감싸 외부 위험요소로 부터 보호
- 반도체 칩에서 발생하는 열을 방출 시키는 역할

전기신호 연결성 향상

공정 고도화로 비용 증가는 되지만 얻어지는 수율 향상의 효과가 더 크게 나타나기 때문에 패키징공정은 점점더 중요해짐.

반도체 패키징 공정 진행 과정

- 먼저 전공정이 완료된 웨이퍼 전면을 보호하기 위해 보호막을 부착
- 오염된 물질을 제거하고 적층을 통해 칩의 집적도를 높일 수 있도록 웨이퍼 후면을 얇게 갈아내는 백그라인딩 작업을 진행
- 평탄화 작업을 마친 웨이퍼를 칩 하나하나 단위로 분리하기 위해 소잉 또는 다이싱이라는 작업을 진행
- 잘려진 반도체 칩들을 기판에 붙이는 Die Attach작업
- 전기적인 연결을 위한 와이어 본딩 작업을 순차적으로 진행
- 칩과 기판을 외부 충격으로부터 보호하기 위해 에폭시 수지를 이용해 감싸는 몰드 공정을 거쳐 외형을 갖춤

- 제품에 대한 정보와 특정 표식을 새기는 마킹공정을 진행
- 그리고 나서 나중에 전자 기기 인쇄회로기판 (Print Circuit Board, PCB)에 연결하기 위한 매개체인 솔더볼을 기판 뒷면에 부착하고 가열시켜 접합하는 솔더볼 마운트 공정을 진행
- 최종적으로 낱개의 칩으로 분리하는 싱귤레이션 공정을 통해 반도체 제품을 최종적으로 완성

패키징 기본 구조 및 주요 재료

기판 또는 리드 프레임은 반도체 칩을 실장하는 용기

칩과 PCB를 전기적으로 연결하는 통로 역할을 함.

솔더볼은 기판과 PCB를 연결하기 위한 장치 , 기존에는 리드프레임에 도금된 솔더를 활용했으나 최근에는 주로 솔더볼을 이용

금속선은 반도체 칩과 기판을 서로 연결하는 선으로 구리배선을 주로 사용하며 최근에는 돌기 형태의 범프로 연결하는 방식을 채택.

몰딩 컴파운드는 칩을 보호하기 위해 부품을 감싸는 용도

물리적, 화학적 외부 환경으로부터 칩을 보호하면서 동작 시 발생하는 열을 효과적으로 외부로 방출할 수 있어야 하기 때문에 열경화성 에폭시 수지에 여러 가지 부재료가 첨가된 물질을 사용

열가소성 수지 vs 열경화성 수지

thermo 열을 의미하는 그리스의 접두어

열가소성은 쉽게 용융됨. 재가공을 할 수 있다. 열에 약함.

열경화성은 축합반응, 가교결합으로 잘 변형되지 않는다. 내열성, 내화학성이 매우 좋다.

구조적의 차이

반도체에는 열경화성 플라스틱이 사용됨

반도체 패키징 제작 방식에 따른 분류

Chip Level Pakage : 웨이퍼를 칩으로 자른 후 패키징 작업이 진행되는 것

기판의 종류에 따라 Lead Frame, Substrate Type Pakge로 분류

Wafer Level Pakage : 패키징 작업이 진행된 후 칩으로 자르는 것

패키징 구조 및 방법에 따라 WLCSP, RDL, Flip Chip PKG, TSV PKG로 분류

chip레벨에서 하나하나 작업하는 것보다 Wafer Scale에서 한번에 공정을 진행한 다음 칩 형태로 자르는것이 정밀도와 특성 측면에서 유리.

그래서 최근에는 Wafer Level PKG공정을 주로 사용하는 추세.

Fan-out으로 Advanced 패키지 기술로 개발되고 있는 상황

재배선 공정이 가능

속도도 빠르고 저항도 줄어 발열 측면에서도 유리한 장점

HBM의 필수적인 기술 TSV

요약

전공정- 측정분석, 후공정 - 테스트