
**LAB2**

Or shahar: 307906347

Ziv Moldavsky: 308992098

In this laboratory we will design a synchronous digital system which detects valid sub series for a given condition value



**סימולציה של ה- top (tb\_top):**

גל כחול – כאשר הערך הוא ב-1 לוגי.

ניתן לראות פה את פעולת המערכת המלאה.

אותות כניסה:

**Rst** – אות אסינכרוני שמאפס את המערכת (מאפס counter ו- delay).

**Ena** – אות סינכרוני המאפשר את פעולת המערכת.

**Clk** – השעון של המערכת. עובד בתדר של 50ns.

**Din** – אות הכניסה למערכת. וקטור באורך 8.


**Cond** – התנאי על המערכת (0-3, פירוט בחלק של ה condition).

אות יציאה:

**Detector** – אות המוצא של המערכת. כאשר הוא 1 – המערכת זיהתה רצף בתת סדרה של DIN באורך 8 לפחות העומד בתנאי המערכת. 0 – אחרת.


תיאור גרף 1:

בגרף הבא ניתן לראות בהתחלה rst=1 שבו המערכת מאופסת. לאחר מעבר ל-rst=0 ו- ena=1. המערכת מתחילה "לדגום" את DIN. לאחר רצף של 8 מעברים שעומדים בתנאי 0 הDETECTOR עולה ל-1 לוגי – כלומר זוהתה תת סדרה תקינה. לאחר החלפת התנאי ל-1 ושינוי DIN ל-0 הסדרה לא עומדת בתנאי ולכן יש חזרה לDETECTOR -=0. מכיוון שיש ירידה של ena=0 במעבר הסדרה השנייה מ-10 ל-12 אז התנאי לא יתקיים. לאחר שינוי הCOND ל-2 וביצוע של 8 מעברים תקינים בתת סדרה, מתבצעת עלייה של ה-DETECTOR ל-1 לוגי.




תיאור גרף 2 (המשך של 1):

ברגע שיש תנאי cond=3 ושינוי ב DIN כך שהרצף התקין לא ישמר, הDTECETOR יורד ל0. לאחר 8 מעברים תקינים (הפרש של 4), בעליית השעון הבאה ה DETECTOR יעלה ל-1 כצפוי. לאחר מכן, ביצוע של rst=1, מאפס את ה-count ובהתאם גם את ה DETECTOR. בו זמנית גם ENA יורד ל-0. לאחר חזרת ה- ena=1, מתחילה מחדש ספירת הרצף ועליית ה- DETECTOR בהתאם.





תיאור גרף 3 (המשך של 2):



ניתן לראות שוב את עליית ה -DETECTOR לאחר רצף מתאים. ניתן לראות גם RST=1 באמצע שבאמת מאפס את ספירת הרצף המתאימה ועלייה בסוף של DETECTOR לאחר רצף מתאים.





להלן ניתן לראות את טבלאות האמת של הגרפים הנ"ל:















**סימולציה של ה- Counter:**

גל כחול – כאשר הערך הוא ב-1 לוגי.

ניתן לראות פה את פעולת המערכת המלאה.

אותות כניסה:

**Rst** - אות אסינכרוני שמאפס את המערכת (מאפס counter ו- delay).

**Rise** – אות שעולה ל-1 לוגי כאשר התנאי מתקיים בחלק הקודם. 0 – אחרת.

**Ena** – אות סינכרוני המאפשר את פעולת המערכת.


**Clk** – השעון של המערכת. עובד בתדר של 50ns.

אות יציאה:



**Count** – וקטור באורך ל-K (4). המסמל את מספר הפעמים שהרצף התקיים (התנאי התקיים ברצף ללא RST או ENA).

תיאור הגרף:

לאחר ש- RST=0 ו- ENA=1. רואים כי ה-RISE ב-1 לוגי (מסמל שהרצף נשמר) ולכן ה- count עולה ב-1 כל עליית שעון. ברגע ש RST=0 ולמרות ש- RISE=1, ערך COUNT מתאפס כצפוי. לאחר חזרת RST=0, יש המשכה של הספירה מההתחלה (RISE=1 כל הזמן הזה). ברגע ש- COUNT=8 הCOUNTER מפסיק לעלות ושומר את אותו הערך כל עוד התנאי נשמר כצפוי.



להלן ניתן לראות את טבלאות האמת של הגרף הנ"ל:



**סימולציה של ה- Detector:**

גל כחול – כאשר הערך הוא ב-1 לוגי.

ניתן לראות פה את פעולת המערכת המלאה.

אות כניסה:


**Count** - וקטור באורך ל-K (4). המסמל את מספר הפעמים שהרצף התקיים (התנאי התקיים ברצף ללא RST או ENA).


אות יציאה:

**Detect** – ביט המסמל אם COUNT הגיע ל- m+1 (8). 0 – אם לא. כלומר, 1 אם הסדרה תקינה ו-0 אם לא.


תיאור הגרף:


ניתן לראות כי DETECT עולה ל-1 כאשר COUNT סופר 8 (0-7) ונשאר קבוע כל עוד הוא ממשיך לעלות. ברגע ש- COUNT חוזר ל-0, DETECT יורד גם ל-0 כצפוי.


להלן ניתן לראות את טבלאות האמת של הגרף הנ"ל:





**סימולציה של ה- Synchronous delay:**










להלן ניתן לראות את טבלת האמת של הגרפים הנ"ל:






**סימולציה של ה- Condition check:**







להלן ניתן לראות את טבלת האמת של הגרפים הנ"ל:

