

Universitatea Tehnică "Gheorghe Asachi" din Iași



FACULTATEA DE AUTOMATICĂ ȘI CALCULATOARE

ELECTRONICĂ DIGITALĂ proiect

Tema: Multiplicator matricial

Studenţi: Bucataru Andrei, Diaconu Gabriel

Grupa: 1208A

Coordonator:

Asist. Drd. Marius Obreja

1. Specificațiile proiectului:

Multiplicator matricial

Să se implementeze în FPGA prin descriere în limbaj VHDL, utilizând programul VIVADO, un modul care să determine valoarea variabilei c (fig. 1) cu urmatoarele specificații:

- a) elementele matricelor au dimensiunea de 4 biți
- b) a2=1, b3=1
- c) valorile de intrare vor fi generate de la butoanele "switch" ale sistemului de dezvoltare Basys 3
- d) rezultatul c va fi afişat prin leduri, în format binar Descrierea va fi făcută în mod comportamental.

$$c = (a_1 \quad a_2 \quad a_3) * \begin{pmatrix} b_1 \\ b_2 \\ b_3 \end{pmatrix}$$

Fig. 1 multiplicator matricial

Fişierul bitstream rezultat în urma procesului de implementare va fi verificat utilizând placa de dezvoltare BASYS3.

2. Metoda de implementare

Pentru implementarea acestui modul s-au folosit programul de sinteza Vivado si limbajul VHDL. Implementarea proiectului a fost facuta printr-o descriere comportamentala.

S-au stabilit intrările și ieșirile circuitului, iar pe baza acestora s-a proiectat entitatea **source** și s-a construit fișierul de constrângeri.

```
35 entity source is
36 Port (
37 a : in std_logic_vector (7 downto 0);
38 b : in std_logic_vector (15 downto 8);
39 led : out std_logic_vector (15 downto 0)
40 );
41 end source;
```


Fig. 2 Entitatea

Intrarea circuitului este dată prin cele 16 sitch-uri, iar ieșirea este afișată prin 8 led-uri.

```
## Switches
11 !
12
    set property PACKAGE PIN V17 [get ports {a[0]}]
13
        set property IOSTANDARD LVCMOS33 [get ports {a[0]}]
14 | set property PACKAGE PIN V16 [get ports {a[1]}]
15
        set property IOSTANDARD LVCMOS33 [get ports {a[1]}]
16 set property PACKAGE_PIN W16 [get ports {a[2]}]
17
        set property IOSTANDARD LVCMOS33 [get ports {a[2]}]
18 set property PACKAGE PIN W17 [get ports {a[3]}]
19
        set property IOSTANDARD LVCMOS33 [get ports {a[3]}]
20 | set property PACKAGE_PIN W15 [get ports {a[4]}]
        set property IOSTANDARD LVCMOS33 [get ports {a[4]}]
21
22 set property PACKAGE_PIN V15 [get ports {a[5]}]
        set property IOSTANDARD LVCMOS33 [get ports {a[5]}]
2.3
24 set property PACKAGE_PIN W14 [get ports {a[6]}]
25
        set property IOSTANDARD LVCMOS33 [get ports {a[6]}]
26 | set property PACKAGE_PIN W13 [get ports {a[7]}]
        set property IOSTANDARD LVCMOS33 [get ports {a[7]}]
28 set property PACKAGE_PIN V2 [get ports {b[8]}]
29
        set property IOSTANDARD LVCMOS33 [get ports {b[8]}]
30 set property PACKAGE PIN T3 [get ports {b[9]}]
31 '
        set property IOSTANDARD LVCMOS33 [get ports {b[9]}]
    set property PACKAGE_PIN T2 [get ports {b[10]}]
32 !
33
        set property IOSTANDARD LVCMOS33 [get ports {b[10]}]
34 set property PACKAGE PIN R3 [get ports {b[11]}]
35
        set property IOSTANDARD LVCMOS33 [get ports {b[11]}]
36 set property PACKAGE_PIN W2 [get ports {b[12]}]
        set property IOSTANDARD LVCMOS33 [get ports {b[12]}]
38 | set property PACKAGE_PIN U1 [get ports {b[13]}]
39
        set property IOSTANDARD LVCMOS33 [get ports {b[13]}]
40 set property PACKAGE_PIN T1 [get ports {b[14]}]
        set property IOSTANDARD LVCMOS33 [get ports {b[14]}]
41 !
42 set property PACKAGE PIN R2 [get ports {b[15]}]
        set property IOSTANDARD LVCMOS33 [get ports {b[15]}]
43 |
```

```
46 | ## LEDs
   set property PACKAGE PIN U16 [get ports {led[0]}]
48
        set property IOSTANDARD LVCMOS33 [get ports {led[0]}]
49 set property PACKAGE PIN E19 [get ports {led[1]}]
50
        set property IOSTANDARD LVCMOS33 [get ports {led[1]}]
51
   set property PACKAGE_PIN U19 [get ports {led[2]}]
52
        set property IOSTANDARD LVCMOS33 [get ports {led[2]}]
53
   set property PACKAGE_PIN V19 [get ports {led[3]}]
54
        set property IOSTANDARD LVCMOS33 [get ports {led[3]}]
   set property PACKAGE_PIN W18 [get_ports {led[4]}]
55
56
        set property IOSTANDARD LVCMOS33 [get ports {led[4]}]
57 set property PACKAGE PIN U15 [get ports {led[5]}]
58
        set property IOSTANDARD LVCMOS33 [get ports {led[5]}]
59 !
   set property PACKAGE_PIN U14 [get ports {led[6]}]
60
        set property IOSTANDARD LVCMOS33 [get ports {led[6]}]
61
   set property PACKAGE_PIN V14 [get ports {led[7]}]
62
        set property IOSTANDARD LVCMOS33 [get ports {led[7]}]
63 set property PACKAGE_PIN V13 [get ports {led[8]}]
        set property IOSTANDARD LVCMOS33 [get ports {led[8]}]
64
65
   set property PACKAGE PIN V3 [get ports {led[9]}]
        set property IOSTANDARD LVCMOS33 [get ports {led[9]}]
66
67
   set property PACKAGE_PIN W3 [get ports {led[10]}]
68
        set property IOSTANDARD LVCMOS33 [get ports {led[10]}]
69
   set property PACKAGE_PIN U3 [get ports {led[11]}]
70
        set property IOSTANDARD LVCMOS33 [get ports {led[11]}]
71 :
   set property PACKAGE_PIN P3 [get ports {led[12]}]
72
        set property IOSTANDARD LVCMOS33 [get ports {led[12]}]
73
    set property PACKAGE_PIN N3 [get ports {led[13]}]
74
        set property IOSTANDARD LVCMOS33 [get ports {led[13]}]
75 | set property PACKAGE_PIN P1 [get_ports {led[14]}]
76
        set property IOSTANDARD LVCMOS33 [get ports {led[14]}]
77 | set property PACKAGE_PIN L1 [get ports {led[15]}]
78 i
        set property IOSTANDARD LVCMOS33 [get ports {led[15]}]
```

Fig. 3 Fișier constrângeri



Pe baza switch-urilor calculam valorile numerelor a1, a3, b1, b2 si apoi facem produsul matricial, stiind ca a2=1 si b3=1.


```
43 \bigcirc architecture Behavioral of source is
44
45
     Signal led_int : std_logic_vector (15 downto 0);
46
47
     begin
48
49
         led <= led_int;</pre>
50
51 😓
             process(a,b)
52
                 variable result : integer := 0;
53
                 begin
54
55
56
                       result := TO_INTEGER (unsigned(a(7 downto 4))) * TO_INTEGER (unsigned(b(15 downto 12)));
57
                       result := result + TO_INTEGER (unsigned(a(3 downto 0)));
58
                       result := result + TO_INTEGER (unsigned(b(11 downto 8)));
59
60
                      led(7 downto 0) <= std logic vector(TO_UNSIGNED(result, 8));</pre>
61
62 🖨
              end process;
63 \(\hat{\rightarrow}\) end Behavioral;
```

Conversia de la tipul de date std_logic_vector în tipul număr întreg și invers s-a realizat cu ajutorul funcțiilor de conversie to_integer și to_std_logic_vector.


3. Descrierea (scurtă) a sistemului de dezvoltare BASYS 3

Placa de dezvoltare BASYS 3 este un circuit de dezvoltare complet și ready-to-use bazat pe ultimele Artix-7 Field Programmable Gate Array(FPGA) produse de Xilinx. Cu o mare capacitate de FPGA și cu o colecție de porturi USB, VGA și altele, placa de dezvoltare BASYS 3 permite proiectarea unor design-uri variate, atât circuite introductorii combinaționale, cât și circuite secvențiale complexe ca procesoarele și controllerele embedded.


4. Poze cu funcționarea modulului




b1 = b2 = a1 = a3 = 0 -> c = 0 (toate led-urile sunt stinse)




b1 = **b2** = **a1** = **a3** = 1111_b (F_{hex} = 15 in decimal) -> **c** = $15*15+15+15 = 255 = 11111111_b$ (toate led-urile sunt aprinse)



 $\mathbf{b1} = 1001_b = 9$ $\mathbf{b2} = 1100_b = 12$ $\mathbf{a1} = 0_b = 0$ $\mathbf{a3} = 1001_b = 9 -> \mathbf{c} = 9*0+12+9$ $= 21 \ (10101_b)$



b1 = 1001_b = 9 **b2** = 0010_b = 2 **a1** = 1000_b = 8 **a3** = 0001_b = 1 -> **c** = $9*8+2+1 = 75 (1001011_b)$



 $\mathbf{b1} = 1000_b = 8$ $\mathbf{b2} = 0000_b = 0$ $\mathbf{a1} = 1000_b = 8$ $\mathbf{a3} = 0000_b = 0 -> \mathbf{c} = 8*8+0+0 = 64 \ (1000000_b)$

5. Video cu funcționarea modulului:



WhatsApp Video 2025-01-08 at 12.18.45.mp4

https://drive.google.com/file/d/ 1YOtRZmLfKo87U5Tr4Ls4XHtTq9icG6-y/view?usp=sharing

https://drive.google.com/file/d/

1E_A3o9WwqMYQxiMMHy5Me837LaFxOaFL/view?usp=sharing

Bibliografie:

- 1. VHDL Reference Manual, http://www.ics.uci.edu/~jmoorkan/vhdlref/Synario%20VHDL%20Manual.pdf
- 2. BASYS 3 Reference Manual, https://reference.digilentinc.com/reference/programmable-logic/basys-3/reference-manual