
r30 pipeline：硬件使能与同步清零保留复位优先

ModelSim 10.4 实际VCD重绘 · 非GUI截图 · 已匹配 data_out[0] 的两个 FF

A：3630 ns，Q 保持。B：10400 ns 沿前 D=1；SCLR 仍令 Q 从 1 清零。



蓝实线 reference；橙虚线 r30；圆点/方点为原CSV中的有效 Q 采样。

实际实例 reference.ff_147 / candidate.ff_7；Q 均直连 data_out[0]。

实际 SCLR=RST，ENA=EN|RST；独立验证的二值控制模型，非通用厂商模型。

同1 ps时间戳取末值；全程1576个上升沿、4730个Q采样另存核验。本图不替代严格EQY。