

MFRC630

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

修订版: 4.7——2018年9月12日 227547 产品数据手册公司公开文件

1 简介

MFRC630和MFRC630 plus是MIFAR和NTAG产品的高性能前端。

MFRC630多协议NFC前端IC支持以下工作模式:

- 读取/写入模式, 支持ISO/IEC 14443A和MIFARE Classic
- 读取/写入模式,支持NTAG

MFRC630的内部发送器可驱动读写器天线和应答器,而无需额外有源电路,该读写器 天线设计用于与ISO/IEC 14443A和MIFARE Cassic IC卡的通信。数字模块管理全部 ISO/IEC 14443A成帧和错误检测(奇偶校验和CRC)功能。

MFRC630支持带有1 kB存储器的MIFARE Classic、带有4 kB存储器的MIFARE Classic、MIFARE Ultralight、MIFARE Ultralight C、MIFARE Plus 和 MIFARE DESFire产品。MFRC630支持MIFARE产品系列高达848 kbit/s的双向传输速度。

支持以下主机接口:

- 串行外设接口(SPI)
- 串行UART (类似于RS232, 电压电平取决于引脚电源电压)
- I²CC总线接口(提供两种版本: I2C和I2CL)

MFRC630支持安全访问模块(SAM)的连接。该产品采用专用独立I2C接口,用于SAM连接。SAM可用于高安全性密钥存储,并且充当高性能加密处理器。专用SAM可用于与MFRC630的连接。

在本文档中, "MIFARE Classic卡"一词表示基于MIFARE Classic IC的非接触式卡。



MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

2 特性和优势

- 高性能多协议NFC前端,提供高达848 kbit/s的传输速率
- 支持ISO/IEC 14443 A、MIFARE Classic和NTAG
- 支持读/写模式下的MIFARE Classic产品硬件加密 允许读取基于以下产品的卡: 带有1 kB存储器的MIFARE Classic、带有4 kB存储器 的MIFARE Classic、MIFARE DESFire EV1、MIFARE DESFire EV2和MIFARE Plus IC
- 低功耗卡检测
- 以最少的外部元件数进行天线连接
- 受支持的主机接口:
 - SPI (最高10 Mbit/s)
 - I² C总线接口的速度在快速模式下最高达到400 kBd,在超高速模式下最高达到1000 kBd
 - 高达1228.8 kBd的RS232串行UART,电压电平取决于引脚电源电压
- 单独的I² C总线接口,用于安全访问模块(SAM)连接
- FIFO缓冲区容量为512字节,实现最高交易性能
- 灵活高效的节能模式,包括硬盘掉电、待机和低功耗卡检测
- 集成PLL从27.12 MHz RF石英晶体获取系统时钟,从而节约成本
- 3 V至5.5 V电源(MFRC63002)
- 2.5 V至5.5 V电源(MFRC63003)
- 多达8个空闲可编程输入/输出引脚
- 在读写模式下,与ISO/IEC 14443A和MIFARE Classic卡进行通信的典型工作距离长达12 cm,具体取决于天线尺寸和调谐。与MFRC63002相比,MFRC63003版本为低功耗检测提供了更灵活的配置,采用新的寄存器LPCD_OPTIONS。此外,MFRC63003为加载协议提供了更多新设置,非常适合小型天线。MFRC63003是适用于新设计的推荐版本。

公司公开文件

2 /144

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

3 快速参考数据

表1.快速参考数据 MFRC63002HN

符号	参数	条件		最小值	典型值	最大值	单位
V _{DD}	电源电压			3.0	5.0	5.5	V
V _{DD(PVDD)}	PVDD电源电压		[1]	3.0	5.0	V_{DD}	V
V _{DD(TVDD)}	TVDD电源电压			3.0	5.0	5.5	V
I _{pd}	掉电电流	PDOWN引脚拉高	[2]	-	8	40	nA
I _{DD}	电源电流			-	17	20	mΑ
I _{DD(TVDD)}	TVDD电源电流			-	100	250	mΑ
T _{amb}	工作环境温度			-25	+25	+85	$^{\circ}$
T _{stg}	存储温度	未施加电源电压		-55	+25	+125	$^{\circ}\!\mathbb{C}$

[1] VDD(PVDD)电压必须始终等于或高于VDD。

[2] I_{pd}是所有电流的和

表2.快速参考数据 MFRC63003HN

符号	参数	条件		最小值	典型值	最大值	单位
V_{DD}	电源电压			2.5	5.0	5.5	V
V _{DD(PVDD)}	PVDD电源电压		[1]	2.5	5.0	V_{DD}	V
$V_{DD(TVDD)}$	TVDD电源电压			2.5	5.0	5.5	V
I _{pd}	掉电电流	PDOWN引脚拉高	[2]	-	8	40	nA
I _{DD}	电源电流			-	17	20	mΑ
I _{DD(TVDD)}	TVDD电源电流			-	180	350	mΑ
		绝对限值		-	-	500	mA
T _{amb}	工作环境温度	贴装在PCB上器件允许充分散热		-40	+25	+105	$^{\circ}\!$
T _{stg}	存储温度	未施加电源电压		-55	+25	+125	$^{\circ}$

[1] VDD(PVDD)电压必须始终等于或高于VDD。

[2] I_{pd}是所有电流的和

产品数据手册

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

4 订购信息

表3.订购信息

型号	封装	封装			
	名称	说明	版本		
MFRC63002HN/TRAYB ^[1]	HVQFN32	塑料散热增强型超薄四侧扁平封装;无引脚; MSL1,32	SOT617-1		
MFRC63002HN/TRAYBM ^[2]		个终端 + 1个中心点接地;主体尺寸5 × 5 × 0.85 mm			
MFRC63002HN/T/R ^[3]					
MFRC63003HN/TRAYB ^[4]		塑料散热增强型超薄四侧扁平封装;无引脚; MSL2,32			
MFRC63003HN/T/R ^[5]		个终端 $+ 1$ 个中心点接地; 主体尺寸 $5 \times 5 \times 0.85$ mm, 可湿性侧面			

- [1] 在一个托盘上交付
- [2] 在五个托盘上交付
- [3] 在卷盘上交付,共6000件
- [4] 在一个托盘上交付,MOQ(最低订货量): 490件
- [5] 在卷盘上交付,共6000件; MOQ(最低订货量): 6000件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端


5 功能框图

模拟接口处理非接触式接口的天线信号的调制和解调。

非接触式UART管理由主机管理的非接触式接口设置的协议依赖性。


FIFO缓冲器确保在主机和非接触式UART之间实现快速便利的数据传输。

寄存器组包含模拟和数字功能的设置。



MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

6 引脚配置信息



6.1 引脚说明

表4.引脚说明

引脚	符号	类型	说明
1	TDO / OUT0	0	测试边界扫描接口数据输出/通用输出0
2	TDI / OUT1	I	测试数据输入边界扫描接口/通用输出1
3	TMS / OUT2	I	测试模式选择边界扫描接口/通用输出2
4	TCK / OUT3	I	测试时钟边界扫描接口/通用输出3
5	SIGIN /OUT7	I/O	非接触式通信接口输出/通用输出7
6	SIGOUT	0	非接触式通信接口输入。
7	DVDD	PWR	数字电源缓冲[1]
8	VDD	PWR	电源
9	AVDD	PWR	模拟电源缓冲[1]
10	AUX1	0	辅助输出:引脚用于模拟测试信号
11	AUX2	0	辅助输出:引脚用于模拟测试信号
12	RXP	I	接收器输入引脚用于接收的射频信号。
13	RXN	I	接收器输入引脚用于接收的射频信号。
14	VMID	PWR	内部接收器参考电压[1]
15	TX2	0	发射器2: 发送调制的13.56 MHz载波
16	TVSS	PWR	发射器接地,提供TX1、TX2的输出级
17	TX1	0	发射器1: 发送调制的13.56 MHz载波

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端


引脚	符号	类型	说明
18	TVDD	PWR	发射器电压电源
19	XTAL1	I	晶体振荡器输入:振荡器的反相放大器的输入。此引脚也是外部生成时钟的输入 (fosc = 27.12 MHz)
20	XTAL2	0	晶体振荡器输出:振荡器的反相放大器的输出
21	PDOWN	I	掉电 (复位)
22	CLKOUT / OUT6	0	时钟输出/通用输出6
23	SCL	0	串行时钟线
24	SDA	I/O	串行数据线
25	PVDD	PWR	焊盘电源
26	IFSEL0 / OUT4	I	主机接口选择0/通用输出4
27	IFSEL1 / OUT5	I	主机接口选择1/通用输出5
28	IF0	I/O	接口引脚,多功能引脚:可分配给主机接口RS232、SPI、I ² C、I ² C-L
29	IF1	I/O	接口引脚,多功能引脚:可分配给主机接口SPI、I ² C、I ² C-L
30	IF2	I/O	接口引脚,多功能引脚:可分配给主机接口RS232、SPI、I ² C、I ² C-L
31	IF3	I/O	接口引脚,多功能引脚:可分配给主机接口RS232、SPI、I ² C、I ² C-L
32	IRQ	0	中断请求:输出发出中断事件信号
33	VSS	PWR	地面和散热器连接

^[1] 此引脚用于缓冲电容的连接。电源电压连接可能损坏器件。

MFRC630

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7 功能说明



7.1 中断控制器

中断控制器处理中断请求的使能/禁用。所有中断可由固件配置。另外,固件可能触发中断,或者清除未决的中断请求。采用了两个8位的中断寄存器IRQ0和IRQ1,另外还有两个8位的中断使能寄存器IRQ0En和IRQ1En。在此中断控制器寄存器中,位7的专用功能是设置和清除位0到位6。

MFRC630通过设置寄存器Status1Reg中的IRQ位来指示特定事件,另外通过IRQ引脚指示激活状态。IRQ引脚上的信号可用于中断主机,使用其中断处理功能即可。这样便能实施高效的主机软件。

表4显示了可用中断位、对应源以及激活条件。寄存器IRQ1中的中断位Timer0IRQ、Timer1IRQ、Timer3OIRQ指示由定时器单位设置的中断。如果定时器下溢,则设置完成。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器IRQ0中的TxIRQ位指示传输完成。如果状态从发送数据变成传输帧模式末尾,则发射器单元自动设置中断位。

当检测到接收数据的末尾时,寄存器IRQ0中的RxIRQ位指示中断。

如果命令完成,命令寄存器的内容变为空闲,则设置寄存器IRQ0中的IdleIRQ位。

寄存器WaterLevel通过单个值来定义最低和最高警告水平——从FIFO的顶部和底部计数。

如果HiAlert位设置为逻辑1,则寄存器IRQ0中的HiAlertIRQ位设置为逻辑1,这意味着FIFO数据数量已经达到了寄存器WaterLevel和WaterLevelExtBit位配置的顶层水平。

如果LoAlert位设置为逻辑1,则寄存器IRQ0中的LoAlertIRQ位设置为逻辑1,这意味着FIFO数据数量已经达到了寄存器WaterLevel配置的底层水平。

寄存器IRQ0中的ErrIRQ位指示非接触式UART在接收过程中检测到错误。寄存器Error中的任何位设置为逻辑1都指示这种错误。

寄存器IRQ0中的LPCDIRQ位指示检测到卡。

寄存器IRQ0中的RxSOFIRQ位指示非接触式UART在接收过程中检测到SOF或子载波。 寄存器IRQ1中的GlobalIRQ位指示其他任何中断源在使能时发生中断。

表5.中断源

中断位	中断源	在以下情况下自动设置
Timer0IRQ	定时器单元	定时器寄存器T0 CounterVal下溢
Timer1IRQ	定时器单元	定时器寄存器T1 CounterVal下溢
Timer2IRQ	定时器单元	定时器寄存器T2 CounterVal下溢
Timer3IRQ	定时器单元	定时器寄存器T3 CounterVal下溢
TxIRQ	发送器	传输数据流终止
RxIRQ	接收器	接收数据流终止
IdleIRQ	命令寄存器	命令执行完成
HiAlertIRQ	FIFO缓冲器指针	FIFO数据数量已经达到寄存器WaterLevel配置的项层 水平
LoAlertIRQ	FIFO缓冲器指针	FIFO数据数量已经达到寄存器WaterLevel配置的底层 水平
ErrIRQ	非接触式UART	己检测到通信错误
LPCDIRQ	LPCD	在低功耗卡检测模式下时检测到卡
RxSOFIRQ	接收器	检测到SOF或子载波
GlobalIRQ	所有中断源	如果设置了其他中断请求源,则将会设置

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.2 定时器模块

定时器模块概述

MFRC630实施了五个定时器。其中四个定时器(Timer0至Timer3)的输入时钟可通过寄存器T(x)Control配置为13.56 MHz,212 kHz(源自27.12 MHz石英晶振),或者配置为第五个定时器(Timer4)的下溢事件。每个定时器实施一个16位宽的计数器寄存器。该计数器的重载值在寄存器TxReloadHi和TxReloadLo中定义,在0000h至FFFFh的范围内。第五个定时器Timer4的目的是用作唤醒定时器,连接到内部LFO(低频振荡器)作为输入时钟源。

TControl寄存器允许所有四个定时器(Timer0至Timer3)的全局起始和停止。另外,该寄存器指示其中一个定时器是否正在运行或已停止。所有五个定时器都实施了单独的配置寄存器组,分别定义定时器重载值(例如TOReloadHi、TOReloadLo)和定时器值(例如TOCounterValHi、TOCounterValLo)以及定义开始、停止和时钟频率的条件(例如TOControl)。

外部主机可使用这些定时器来管理定时相关任务。定时器单元可在以下某一种配置中使用:

- 超时计数器
- 看门狗计数器
- 秒表
- 可编程单次定时器
- 定时触发器

定时器单元可用于测量两个事件之间的时间间隔,或者指示特定事件在一段时间后发生。定时器触发器内容由定时器单元修改,定时器单元可用于生成中断,以允许主机对此事件做出反应。

定时器的计数器值在寄存器T(x)CounterValHi、T(x)CounterValLo中。这些寄存器的值随着每个定时器时钟递减。

如果计数器值达到0000h,而且为该特定时钟使能中断,则一旦接收下一个时钟,将立即生成中断。

如果使能,可在IRQ引脚上指示定时器事件(中断请求)。主控制器可以设置和复位 Timer(x)IRQ位。定时器将在0000h停止计数,或在达到从寄存器T(x)ReloadHi、T(x)ReloadLo加载的值时重新启动。

位TControl.T(x)Running指示定时器的计数。

可通过设置位TControl.T(x)Running和TControl.T(x)StartStopNow来启动定时器,或者通过设置位TControl.T(x)StartStopNow和清除Control.T(x)Running来停止定时器。

启动定时器的另一种可能方式是设置位**T**(**x**)**Mode**.**T**(**x**)**Start**,如果需要满足指定的协议条件,这种方法可能非常有用。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.2.1 定时器模式

7.2.1.1 超时和看门狗计数器

通过设置寄存器 *T(x)*ReloadValue配置定时器,并通过设置位TControl.T(x)StartStop和TControl.T(x)Running以启动Timer(x)计数后,定时器单元就会从配置的起始事件开始递减 *T(x)*CounterValue寄存器。如果配置的停止事件发生在Timer(x)下溢之前(例如从卡接收到一位),定时器单元会停止工作(不产生中断)。

如果没有发生停止事件,定时器单元将不断地递减计数器寄存器,直到内容为零,然后在下一时钟周期产生一个定时器中断请求,以便告知主机配置的时间间隔内没有发生停止事件。

7.2.1.2 唤醒定时器

利用唤醒定时器**4**,可以在预定时间之后将系统从待机状态唤醒。系统可以这样配置:如果没有检测到卡,系统将再次进入待机模式。

此功能可用于实现低功耗卡检测(LPCD)。对于低功耗卡检测,建议设置T4Control.T4AutoWakeUp和T4Control.T4AutoRestart,从而激活Timer4,并自动将系统设为待机状态。这种情况下,内部低功耗时钟振荡器(LFO)用作Timer4的输入时钟。如果检测到卡,就可以启动主机通信。如果未设置位T4Control.T4AutoWakeUp,在没有检测到卡的情况下,MFRC630不会再次进入待机模式,而是保持完全上电状态。

7.2.1.3 秒表

配置的起始事件与停止事件之间的经过时间可由MFRC630定时器单元测量。通过设置寄存器T(x)ReloadValueHi和T(x)reloadValueLo,定时器激活后立即开始递减。如果配置的停止事件发生,定时器即停止递减。然后,主机根据时间间隔TTimer计算起始事件与停止事件之间的经过时间:

$$\Delta T = (Treload_{value} - Timer_{vatue}) *T_{Timer}$$

(1)

如果发生了下溢(可以通过评估相应的IRQ位确定),则根据以上公式进行的时间测量是不正确的。

7.2.1.4 可编程单次定时器

主机配置中断和定时器,启动定时器并等待IRQ引脚上的中断事件。经过配置的时间后,就会提出中断请求。

7.2.1.5 定时触发器

如果设置了位T(x)Control.T(x)AutoRestart,而且激活了中断,则每经过一定的时间,就会指示一个中断请求。

产品数据手册


公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.3 非接触式接口单元

MFRC630的非接触式接口单元支持以下读/写操作模式:


• ISO/IEC14443 A型和MIFARE Classic



使用MFRC630的典型系统采用微控制器来实现更高级别的非接触式通信协议和电源(电池或外部电源)。

7.3.1 ISO/IEC 14443 A型和MIFARE Classic的通信模式

图5显示了通信的物理层。



2. 卡至读卡器,子载波负载调制曼彻斯特编码或BPSK,传输速度106 kbit/s至848 kbit/s

图 5.ISO/IEC 14443 A 型的读/写模式和 MIFARE Classic 的读/写模式


物理参数在表5中进行了说明。

表6.ISO/IEC 14443 A型的通信概述和MIFARE Classic的读/写模式

通信方向	信号类型	传输速度					
		106 kbit/s	212 kbit/s	424 kbit/s	848 kbit/s		
读卡器至卡	读卡器端调制	100 % ASK	100% ASK	100% ASK	100% ASK		
(将数据从MFRC630	位编码	修改的密勒编码	修改的密勒编码	修改的密勒编码	修改的密勒编码		
发送至卡) fc = 13.56 MHz	比特率[kbit/s]	fc / 128	fc / 64	fc / 32	fc / 16		
卡至读卡器	卡端调制	子载波负载调制	子载波负载调制	子载波负载调制	子载波负载调制		
(MFRC630接收来自	子载波频率	fc / 16	fc / 16	fc / 16	fc / 16		
卡的数据)	位编码	曼彻斯特编码	BPSK	BPSK	BPSK		

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

MFRC630与主机的连接是管理整个ISO/IEC 14443 A型和 MIFARE Classic通信协议 所必需的。图6显示了符合ISO/IEC 14443 A型和MIFARE Classic协议的数据编码和帧处理。



内部的CRC协处理器基于ISO/IEC 14443 A第3部分来计算CRC值,并根据传输速度内部处理奇偶生成。

7.4 主机接口

7.4.1 主机接口配置

MFRC630支持各种主机的直接相连,例如SPI、I²C、I²CL和串联UART接口类型。在执行上电或从掉电恢复之后,MFRC630复位其接口,并自动检查当前的主机接口类型。在冷复位阶段之后,MFRC630通过控制引脚上的逻辑电平来识别主机接口。这是通过固定引脚连接的组合来实现的。下表显示了按照IFSEL1和IFSEL0定义的可能配置:


表7.检测不同接口类型的连接机制

引脚	引脚符号	UART	SPI	I ² C	I ² C-L
28	IF0	RX	MOSI	ADR1	ADR1
29	IF1	n.c.	SCK	SCL	SCL
30	IF2	TX	MISO	ADR2	SDA
31	IF3	PAD_VDD	NSS	SDA	ADR2
26	IFSEL0	VSS	VSS	PAD_VDD	PAD_VDD
27	IFSEL1	VSS	PAD_VDD	VSS	PAD_VDD

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.4.2 SPI接口

7.4.2.1 概览



在SPI通信过程中,MFRC630充当从机。SPI时钟SCK必须由主机生成。从主机到从机的数据通信使用了线路MOSI。线路MISO用于将数据从MFRC630发送回主机。

支持串行外设接口(SPI兼容),实现与主机的高速通信。实施的SPI兼容接口基于标准SPI接口。SPI兼容接口能够处理高达10 Mbit/s的数据速度。在与主机的通信中,MFRC630充当从机,接收来自外部主机的寄存器设置数据,并发送和接收RF接口通信的相关数据。

NSS(非从机选择)启用或禁用SPI接口。当NSS处于逻辑高状态时,接口被禁用和复位。在每个SPI命令之间,NSS必须进入逻辑高状态,才能够开始下一个命令读取或写入。

在两个数据线上(MOSI、MISO),每个数据字节首先由MSB发送。MOSI线上的数据应该在时钟线(SCK)的上升沿上保持稳定,而在下降沿上允许变化。这条规则对MISO线同样有效。数据由MFRC630在下降沿上提供,而在上升沿上保持稳定。时钟极性在SPI空闲时为低电平。

7.4.2.2 读取数据

要使用SPI兼容接口从MFRC630读出数据,必须使用以下字节顺序。

发送的第一个字节定义了模式(LSB位)和地址。

表8.MOSI和MISO的字节顺序

,	字节0	字节1	字节2	字节3至字节 n-1	字节n	字节n+1
MOSI	地址0	地址1	地址2	·····.	地址n	00h
MISO	Χ	数据0	数据1	·····.	数据n - 1	数据n

注: 最高有效位(MSB)必须首先发送。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.4.2.3 写入数据

要使用SPI接口将数据写入MFRC630,必须使用以下字节顺序。可通过发送单个地址字节,写入多个字节(请参见8.5.2.4)。

第一个发送字节定义模式本身以及地址字节。

表9.MOSI和MISO的字节顺序

	字节0	字节1	字节2	3至n-1	字节n	字节n+1
MOSI	地址0	数据0	数据1	•••••	数据n - 1	数据n
MISO	Х	Х	Х		Х	Х

注: 最高有效位(MSB)必须首先发送。

7.4.2.4 地址字节

地址字节必须符合以下格式:

第一个字节的LSB位定义使用的模式。要从MFRC630读取数据,应将LSB位设置为逻辑1。要将数据写入MFRC630,必须清除LSB位。位6至位0定义地址字节。

注: 当写入序列[address byte][data0][data1][data2] ……时,[data0]写入到地址[address byte], [data1]写入到地址[address byte + 1], [data2]写入到地址[address byte + 2]。

例外:如果数据写入到FIFO地址,则不执行地址字节的自动递增。

表10.地址字节0寄存器;地址MOSI

7	6	5	4	3	2	1	0
地址6	地址5	地址4	地址3	地址2	地址1	地址0	1(读取) 0(写入)
MSB							LSB


7.4.2.5 定时规范SPI

SPI接口的定时条件如下:

表11.定时条件SPI

符号	参数	最小值	典型值	最大值	单位
tsckl	SCK低电平时间	50	-	-	ns
tscкн	SCK高电平时间	50	-	-	ns
th(SCKH-D)	SCK高电平到数据输入保持时间	25	-	-	ns
t _{su(D-SCKH)}	数据输入到SCK高电平设置时间	25	-	-	ns
th(SCKL-Q)	SCK低电平到数据输出保持时间	-	-	25	ns
t(SCKL-NSSH)	SCK低电平到NSS高电平时间	0	-	-	ns
tnssh	NSS高电平时间	50	-	-	ns

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



注:要在一个数据流中发送更多字节,NSS信号在发送过程中必须处于低电平状态。要发送多个数据流,NSS信号在每个数据流之间必须处于高电平状态。

7.4.3 RS232接口

7.4.3.1 传输速度的选择

内部UART接口可兼容RS232串行接口。提供给引脚的电压水平在VSS和PVDD之间。 为了让电压水平完全符合RS232规范,需要使用RS232电平转换器。

表12 "可选的传输速度" 描述了不同传输速度和相关寄存器设置的示例。对于此处描述的所有传输速度,产生的传输速度误差低于1.5 %。默认的传输速度为115.2 kbit/s。

要改变传输速度,主机控制器必须将新传输速度的值写入寄存器SerialSpeedReg。位BR_T0和BR_T1定义在SerialSpeedReg中设置传输速度的系数。

表11 "BR_T0和BR_T1的设置"描述了BR_T0和BR_T1的设置。

表12.BR_T0和BR_T1的设置

BR_T0	0	1	2	3	4	5	6	7
系数BR_T0	1	1	2	4	8	16	32	64
范围BR_T1	1至32	33至64						

表13.可选的传输速度

传输速度(kbit/s)	Serial SpeedReg	传输速度精确度(%)
	(十六进制)	
7.2	FA	-0.25
9.6	EB	0.32

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

传输速度(kbit/s)	Serial SpeedReg	传输速度精确度(%)
	(十六进制)	
14.4	DA	-0.25
19.2	СВ	0.32
38.4	AB	0.32
57.6	9A	-0.25
115.2	7A	-0.25
128	74	-0.06
230.4	5A	-0.25
460.8	3A	-0.25
921.6	1C	1.45
1228.8	15	0.32

表中的可选传输速度根据以下公式计算:

如果BR_T0 = 0: 传输速度 = 27.12 MHz / (BR_T1 + 1)

如果BR_T0 > 0: 传输速度 = 27.12 MHz / (BR_T1 + 33)/2(BR_T0 - 1)

注: 不支持高于1228.8 kBits/s的传输速度

7.4.3.2 成帧

表14.UART成帧

位	长度	值
起始位(Sa)	1位	0
数据位	8位	数据
停止位(So)	1位	1


注:对于数据和地址字节,必须首先发送LSB位。在传输过程中不使用奇偶检验位。

读取数据:要使用UART接口读取数据,必须使用以下所述的流程。第一个发送字节定义模式本身以及地址。必须设置引脚IF3上的触发器,否则无法读取数据。

表15.读取数据的字节顺序

模式	字节0	字节1
RX	地址	-
TX	-	数据0

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端




写入数据:

要使用UART接口将数据写入MFRC630,必须使用以下顺序。

第一个发送字节定义模式本身以及地址。

表16.写入数据的字节顺序

模式	字节0	字节1
RX	地址0	数据0
TX		地址0



注:数据可在接收地址之前发送。

7.4.4 I²C总线接口


7.4.4.1 概览

支持Inter IC (I²C)总线接口,以实现连接主机的低成本、低引脚数的串行总线接口。I²C接口主要根据2007年6月的"恩智浦半导体I²C接口规范"版本3.0实现。在标准模式、快速模式和超快速模式下,MFRC630可以充当从接收器或从发送器。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

不支持2007年6月的"恩智浦半导体I2C接口规范"版本3.0定义的以下功能:

- MFRC630 I2C接口不延伸时钟
- MFRC630 I2C接口不支持通用调用。这意味着MFRC630不支持软件复位
- MFRC630不支持I2C器件ID
- 实施的接口只能在从模式下工作。因此,在MFRC630中没有实施时钟生成和访问中裁。
- MFRC630不支持高速模式



I2C引脚上的电压水平不得高于PVDD。


SDA是双向线,通过上拉电阻连接到正电源电压。如果没有传输数据,SDA和SCL线都设置为高电平。快速模式下I²C总线上的数据速率最高可达400 kbit/s,超快速模式下可达1 Mbit/s

如果选择了I²C接口,则根据SCL和SDA的I²C接口规范,将自动激活峰值抑制。

有关时序要求,请参阅表196"快速模式和超快速模式下的I²C总线时序"

7.4.4.2 I²C数据有效性

在时钟的高电平周期中,SDA线上的数据应该是稳定的。只有在SCL上的时钟信号为低电平时,数据线的高电平或低电平状态才应改变。



MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.4.4.3 I²C起始和停止条件


为了处理I²C总线上的数据传输,我们定义了独特的起始和停止条件。

起始条件的定义是当SCL为高电平时,SDA线上的从高至低转换。

停止条件的定义是当SCL为高电平时,SDA线上的从低至高转换。

主机始终生成起始和停止条件。在发生起始条件后,总线被视为处于繁忙状态。在发生停止条件后的特定时间,总线被视为重新进入空闲状态。

如果生成重复起始(Sr)而不是停止条件,则总线保持繁忙状态。在这个方面,起始(S)和重复起始(Sr)条件在功能上是相同的。因此,S将用作通用术语,代表起始和重复起始(Sr)条件。



7.4.4.4 I²C字节格式

每个字节后面必须有一个确认位。数据传输从MSB开始,请参见图13"起始和停止条件"。在一次数据传输中传输的字节数不受限制,但应符合读/写周期格式。


7.4.4.5 I²C确认


每个数据字节末尾必须有确认位。与确认相关的时钟脉冲由主机生成。数据的发射器,无论是主机还是从机,在确认时钟脉冲期间都会释放SDA线(高电平)。接收器应该在确认时钟脉冲期间下拉SDA线,使其能够在此时钟脉冲的高电平周期内保持稳定的低电平状态。

然后, 主机能够生成停止(P)条件来停止传输, 或者生成重复起始(Sr)条件来开始新传输。

主接收器应通过在从机发送的最后一个字节上不生成确认,向从发射机指示数据传输结束。从发射机应释放数据线,允许主机生成停止(P)或重复起始(Sr)条件。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端






7.4.4.6 I2C 7位寻址

在I²C总线寻址程序中,我们使用起始条件后的第一个字节来确定主机将选择哪一个从机。

或者也可在EEPROM中配置I²C地址。多个地址编号被保留用于此用途。在器件配置过程中,设计人员必须确保不会与系统中的这些保留地址发生冲突。请查看相应的I²C规范,以获取保留地址的完整列表。

对于所有MFRC630器件,恩智浦保留了器件总线地址的前5个位,设置为01010(bin)。从机地址的剩余2个位(ADR_2,ADR_1)可由客户自由配置,目的是通过使用接口引脚(请参见<u>表6</u>)或 I^2 C地址EEPROM寄存器值(请参见<u>表28</u>),防止与其他 I^2 C器件发生冲突。



产品数据手册

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.4.4.7 I²C寄存器写入访问

要通过I²C将来自主机控制器的数据写入MFRC630的特定寄存器,应该使用以下的帧格式。

读/写位应该设置为逻辑0。

帧的第一个字节根据I²C规则指示器件地址。第二个字节指示寄存器地址,后面有n个数据字节。如果地址指示FIFO,则在一个帧中,所有n个数据字节都写入到FIFO寄存器地址。例如,这样可以实现快速FIFO访问。

7.4.4.8 I²C寄存器读取访问

要从MFRC630的特定寄存器地址读取数据,主机控制器必须使用以下程序:

首先,必须执行对特定寄存器地址的写入访问,如以下帧所示:


帧的第一个字节根据I²C规则指示器件地址。第二个字节指示寄存器地址。未添加数据字节。

读/写位应为逻辑0。

执行写入访问之后,读取访问开始。主机发送MFRC630的器件地址。作为对此器件地址的回应,MFRC630发送寻址寄存器的内容。在一个帧中,可以使用相同的寄存器地址读取n个数据字节。指向寄存器的地址自动递增(例外:FIFO寄存器地址不会自动递增)。这样可以实现寄存器内容的快速传输。地址指针自动递增,数据从位置[address]、[address+1]、[address+2]······[address+(n-1)]读取

为了支持快速 FIFO 数据传输,在地址指向 FIFO 的情况下,地址指针不会自动递增。读/写位应该设置为逻辑1。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



7.4.4.9 I2CL总线接口

MFRC630为SAM连接提供了更多接口选项。逻辑接口符合I²C规范,但上升/下降时间将不符合I²C标准。I²CL接口使用标准I/O焊盘,通信速度限定为5 MBaud。协议本身相当于I²C的快速模式协议。主机在推挽模式下生成SCL电平。MFRC630不会延伸时钟。在SCL的高电平周期中,线的状态由总线保持器维护。

地址为01010xxb,该地址的最后两位可由应用程序定义。这些位的定义可通过两种方式完成。通过引脚,将高位固定为0;或者通过EEPROM来定义配置。请参见<u>章节7.7</u>中的EEPROM配置。

表17.时序参数I²CL

参数	最小值	最大值	单位
f _{SCL}	0	5	MHz
thd;sta	80	-	ns
t _{LOW}	100	-	ns
tніgн	100	-	ns
tsu;sda	80	-	ns
thd;dat	0	50	ns
t _{SU;DAT}	0	20	ns
tsu;sto	80	-	ns
t _{BUF}	200	-	ns

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

上拉电阻对于I²CL接口不是必需的。相反,在MFRC630中,为I²CL接口的SDA实施片上总线保持器。此协议的目的是用于器件的短距离点对点连接,不支持总线功能。引脚的驱动器必须强制线达到所需的逻辑电压。为了避免两个驱动器同时驱动线,必须遵守以下规则:

SCL: 由于没有时钟延伸, SCL始终处于主机的控制下。

SDA: SDA线在主机和从机之间共享。因此,主机和从机必须能够控制SDA引脚的驱动器使能线。必须遵守以下规则:

- 在空闲阶段,主机驱动SDA线达到高电平
- 在起始和停止条件之间的时间,当SCL为低电平时,主机或从机驱动SDA线。如果 SCL为高电平,则SDA线不被任何设备驱动
- 为了保持SDA线的值,我们为该线实现了片上总线保持器结构

7.4.5 SAM接口

7.4.5.1 SAM功能


MFRC630实施了专用的I2C或SPI接口,可便利地将MIFARE SAM(安全访问模块)集成到应用中(例如近距离读卡器)。

SAM可以连接到微控制器,像加密协处理器一样工作。要执行任何加密任务,微控制器从SAM请求操作,接收应答,并通过主机接口(例如I2C、SPI)将其发送至连接的读卡器IC。

MIFARE SAM支持优化方法,可以非常高效地集成SAM,从而减少协议开销。在这种系统配置中,SAM在微控制器和读卡器IC之间集成,通过一个接口连接到读卡器IC,再通过另一个接口连接到微控制器。在这种应用中,微控制器使用T=1协议来访问SAM,SAM使用I2C接口来访问读卡器IC。I2C SAM地址始终由EEPROM寄存器定义。默认值为0101100。由于SAM直接与读卡器IC通信,因此减少了通信开销。在这种配置中,在事务处理时间上,可以实现40%的性能提升。

MIFARE SAM支持使用基于MIFARE产品的卡的应用。对于多应用的用途,建议采用将微处理器直接连接到读卡器IC的架构。达到这个目标的方法是将一个接口(SAM 接口SDA、SCL)上的MFRC630与MIFARE SAM AV2.6 (P5DF081XX/ T1AR1070)连接,将微控制器与S2C或SPI接口连接。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



7.4.5.2 SAM连接

MFRC630提供一个接口,用于连接专用于MFRC630的SAM。MFRC630的几个接口选项都可用于此用途,包括I²C、I²CL或SPI。SAM自身的接口选项可由从主机发送至SAM的主机命令配置。

I²CL接口用于两个IC之间的短距离连接。该协议符合I²C规范,但只支持连接到总线的单个设备。

用于SAM连接的SPI模块与SPI主机接口模块相同。

表17描述了用于SAM SPI的引脚。

表18.SPI SAM连接

SPI功能	引脚
MISO	SDA2
SCL	SCL2
MOSI	IFSEL1
NSS	IFSEL0

7.4.6 边界扫描接口

MFRC630根据IEEE 1149.1标准提供了边界扫描接口。此接口允许我们测试互连,而无需使用物理测试探针。这是通过分配给每个引脚的测试单元来完成的,这些单元替代了此引脚的功能。

为了能够对测试单元进行编程,支持以下命令:

表19.边界扫描命令

值 (十进制)	命令	参数输入	参数输出
0	bypass	-	-
1	preload	数据(24)	-
1	sample	-	数据(24)
2	ID code (默认)	-	数据(32)
3	USER code	-	数据(32)
4	Clamp	-	-

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

值 (十进制)	命令	参数输入	参数输出
5	HIGH Z	-	-
7	extest	数据(24)	数据(24)
8	interface on/off	接口(1)	-
9	register access read	地址(7)	数据(8)
10	register access write	地址(7)-数据(8)	-

IEEE 1149.1标准描述了使用此接口必需的四个基本模块:测试访问端口(TAP)、TAP 控制器、TAP指令寄存器、TAP数据寄存器;

7.4.6.1 接口信号

边界扫描接口在芯片和环境之间实现了四线接口。有三个输入:测试时钟(TCK);测试模式选择(TMS);测试数据输入(TDI)和一个输出测试数据输出(TDO)。TCK和TMS是广播信号,TDI至TDO生成名为"扫描路径"的串行线。

这种技术的优点是不受边界扫描设备数量的影响,可利用四个信号线处理完整路径。

信号TCK、TMS直接连接到边界扫描控制器。由于这些信号负责芯片的模式,因此一个扫描路径中的所有边界扫描设备将处于相同的边界扫描模式中。

7.4.6.2 测试时钟(TCK)

TCK引脚是模块的输入时钟。如果提供此时钟,则测试逻辑能够独立于其他任何系统时钟工作。此外,它确保以菊花链方式连接的多个边界扫描控制器能够在多个元件之间同步传输串行测试数据。在正常工作中,TCK由一个自由运行的时钟驱动。需要时,TCK可停止在0或1,保持延长的时期。当TCK停止在0或1时,边界扫描控制器的状态不会变化,指令和数据寄存器中的数据不会丢失。

TCK引脚上的内部上拉电阻使能。这样可以确保当引脚不从外部源驱动时,不会产生时钟。

7.4.6.3 测试模式选择(TMS)

TMS引脚可选择边界扫描控制器的下一状态。TMS在TCK的上升沿采样。进入下一状态,这要取决于于当前的边界扫描状态和TMS的采样值。由于TMS引脚在TCK的上升沿采样,根据IEEE 1149.1标准,TMS上的值在TCK的下降沿变化。

保持TMS高电平状态,持续五个连续TCK周期,可驱动边界扫描控制器状态机进入测试-逻辑-复位状态。当边界扫描控制器进入测试-逻辑-复位状态时,指令寄存器(IR)复位到默认指令IDCODE。因此,此序列可用作复位机制。

TMS引脚上的内部上拉电阻使能。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.4.6.4 测试数据输入(TDI)

TDI引脚为IR链和DR链提供串行信息流。TDI在TCK的上升沿采样,将此数据提供给适当的移位寄存器链,这要取决于当前的TAP状态和当前指令。由于TDI引脚在TCK的上升沿采样,根据IEEE 1149.1标准,TDI上的值将在TCK的下降沿变化。

TDI引脚上的内部上拉电阻使能。

7.4.6.5 测试数据输出(TDO)

TDO引脚提供来自IR链或DR链的输出串行信息流。TDO的值取决于当前TAP状态、当前指令以及正在访问的链中数据。为了在端口未使用时节省能耗,TDO引脚在没有移出数据时被置于非活动驱动状态。由于在菊花链配置中,TDO可以连接到另一个控制器的TDI,根据IEEE 1149.1标准,TDO上的值将在TCK的下降沿变化。

7.4.6.6 数据寄存器


根据IEEE 1149.1标准,有两种类型的数据寄存器:旁通和边界扫描。

利用旁通寄存器可以旁通作为扫描路径一部分的设备。允许串行数据通过设备从TDI引脚传输到TDO引脚,而不影响设备的工作。

边界扫描寄存器是边界单元的扫描链。寄存器的大小取决于命令。

7.4.6.7 边界扫描单元

边界扫描单元可实现对硬件引脚的控制,而不受正常应用场景的影响。基本上,该单元只能执行以下功能之一:控制、输出和输入。



7.4.6.8 边界扫描路径

本章介绍MFRC630的边界扫描路径。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表20.MFRC630的边界扫描路径

编号(十进制)	单元	端口	功能
23	BC_1	-	控制
22	BC_8	CLKOUT	双向
21	BC_1	-	控制
20	BC_8	SCL2	双向
19	BC_1	-	控制
18	BC_8	SDA2	双向
17	BC_1	-	控制
16	BC_8	IFSEL0	双向
15	BC_1	-	控制
14	BC_8	IFSEL1	双向
13	BC_1	-	控制
12	BC_8	IF0	双向
11	BC_1	-	控制
10	BC_8	IF1	双向
9	BC_1	-	控制
8	BC_8	IF2	双向
7	BC_1	IF2	Output2
6	BC_4	IF3	双向
5	BC_1	-	控制
4	BC_8	IRQ	双向
3	BC_1	-	控制
2	BC_8	SIGIN	双向
1	BC_1	-	控制
0	BC_8	SIGOUT	双向

请参见MFRC630 BSDL文件。

7.4.6.9 边界扫描描述语言(BSDL)

所有边界扫描设备都有独特的边界结构,它是操作设备所必需的。这种语言的重要组成部分包括:

- 可用的测试总线信号
- 兼容引脚
- 命令寄存器
- 数据寄存器
- 边界扫描结构(单元的数量和类型,它们的功能以及与引脚的连接)。

MFRC630将单元BC_8用于IO线。I²C引脚使用BC_4单元。对于所有焊盘使能线,使用单元BC1。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

制造商的标识是02Bh。

- MFRC630的属性IDCODEISTER:实体为"0001",版本
- "0011110010000010b", 部件编号(3C82h)
- "00000010101b",制造商(02Bh)
- "1b"; -- 必需

用户代码数据的编码方式如下:

- 产品ID (3个字节)
- 版本

这四个字节作为前四个字节存储在EEPROM中。

7.4.6.10 非IEEE1149.1命令

Interface on/off

使用此命令,可以禁用主机/SAM接口,并且激活边界扫描接口的读取和写入命令。 (数据=1)。在Update-DR状态下,该值被接收。

Register Access Read

在Capture-DR状态下,实际地址被读取并存储在DR中。移位DR就是移位到新地址。 在Update-DR状态下,此地址被接收到实际地址。

Register Access Write

在Capture-DR状态下,地址和数据从DR接收。数据被复制到给定地址的内部寄存器。

7.5 缓冲器

7.5.1 概述

MFRC630中实施了512 × 8位FIFO缓冲器它可在MFRC630的计算机和内部状态机之间缓冲输入和输出数据流。因而能够处理长度最高512个字节的数据流,而无需考虑到时间限制。FIFO也可以限定为255个字节大小。在这种情况下,所有参数(FIFO长度、Watermark...)都只需要单个字节用于定义。如果FIFO长度为512个字节,此值的定义需要2个字节。

7.5.2 访问FIFO缓冲器

当μ-Controller启动命令时,MFRC630可在命令正在运行中时,根据该命令访问FIFO缓冲器。只实施了一个FIFO缓冲器,可在输入和输出方向上使用。因此,μ-Controller 必须小心,在访问FIFO缓冲器时,不要损坏FIFO数据。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.5.3 控制FIFO缓冲器

除了写入和读取FIFO缓冲器之外,可通过将FIFOControl中的FIFOFlush位设置为1,来重置FIFO缓冲器指针。因此,FIFOLevel位设置为逻辑0,实际存储的字节无法再访问,FIFO缓冲器可以再填充512个字节(如果FIFOSize位设置为1,则可填充255个字节)。

7.5.4 关于FIFO缓冲器的状态信息

主机可以获取有关FIFO缓冲器状态的以下数据:

- 已存储在FIFO缓冲器中的字节数。写入递增、读取递减FIFO级别:寄存器FIFOLength中的FIFOLength(在512字节模式下为FIFOControl寄存器)
- 提醒FIFO缓冲器几乎填充满的警告:寄存器FIFOControl中的HiAlert,根据寄存器WaterLevel中的水面标记值(寄存器02h位[2],寄存器03h位[7:0])
- 提醒FIFO缓冲器几乎为空的警告:寄存器FIFOControl中的LoAlert,根据寄存器WaterLevel中的水面标记值(寄存器02h位[2],寄存器03h位[7:0])
- FIFOOvl位指示字节写入FIFO缓冲器,虽然缓冲器已经填充满: 寄存器IRQ0中的 ErrIRQ。

WaterLevel是定义HiAlert(从FIFO顶部计数)和LoAlert(从FIFO底部计数)的单个值。在以下情况下,MFRC630可能生成中断信号:

- 寄存器IRQ0En中的LoAlertIRQEn设置为逻辑1,当寄存器FIFOControl中的LoAlert 更改为1时,它将激活引脚IRQ。
- 寄存器IRQ0En中的HiAlertIRQEN设置为逻辑1,当寄存器FIFOControl中HiAlert更改为1时,它将激活引脚IRQ。

如果最大水面标记字节(在寄存器WaterLevel中设置)或更少字节能够存储在FIFO缓冲器中,位HiAlert设置为逻辑1。它根据以下公式生成:

HiAlert = (FiFoSize - FiFoLength) ≤ WaterLevel

(2)

如果水面标记字节(在寄存器WaterLevel中设置)或更少字节实际存储在FIFO缓冲器中,位LoAlert设置为逻辑1。它根据以下公式生成:

LoAlert = FIFOLength ≤ WaterLevel

(3)

产品数据手册

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.6 模拟接口和非接触式UART

7.6.1 概览

集成非接触式UART支持外部接口,协议要求的成帧和错误检查最高达到848 kbit/s。可将外部电路连接到通信接口引脚SIGIN和SIGOUT,以便调制和解调数据。

非接触式UART与主机共同处理通信机制的协议要求。协议处理本身会根据不同的非接触式通信机制,生成面向位和字节的成帧,并且处理错误检测,例如奇偶校验和 CRC。


尺寸、天线调谐、输出驱动器电源电压都会影响可实现的场强度。读卡器和卡之间的工作距离也取决于使用的卡的类型。

7.6.2 TX发射器

在引脚TX1和引脚TX2上传输的信号为13.56 MHz载波,经过包络信号调制,进行电能和数据传输。它可直接用于驱动天线,使用几个有源元件进行匹配和滤波,请参见<u>第13部分"应用信息"</u>。TX1和TX2上的信号可由寄存器DrvMode配置,请参见<u>第8.8.1</u>部分"TxMode"。

调制指数可由TxAmp设置。

下图显示了调制过程中的一般关系。



注: 更改连续载波振幅时, 残余载波振幅也会变化, 而调制指数保持不变。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

<u>第8.8部分</u>和<u>第8.10部分</u>中的寄存器控制数据传输速率、传输过程中的成帧和天线驱动器的设置,在指定的模式和传输速率下支持条件。

表21.TX1和TX2的设置

TxClkMode (二进制)	Tx1和TX2输出	备注
000	高阻抗	-
001	0	在任何情况下,输出拉到0
010	1	在任何情况下,输出拉到1
110	RF高边推	开漏,仅高边(推)MOS提供时钟,时钟奇偶由invtx定义;低边MOS关闭
101	RF低边挽	开漏,仅低边(挽)MOS提供时钟,时钟奇偶由invtx定义;高边MOS关闭
111	13.56 MHz时钟,来自 27.12 MHz石英晶体,除 以2	推/挽操作,时钟奇偶由invtx定义;设置10%调制

寄存器TXamp和set_residual_carrier位定义调制指数:

表22.通过TXamp.set_residual_carrier设置残余载波和调制指数

set_residual_carrier(十进制)	残余载波[%]	调制指数[%]
0	99	0.5
1	98	1.0
2	96	2.0
3	94	3.1
4	91	4.7
5	89	5.8
6	87	7.0
7	86	7.5
8	85	8.1
9	84	8.7
10	83	9.3
11	82	9.9
12	81	10.5
13	80	11.1
14	79	11.7
15	78	12.4
16	77	13.0
17	76	13.6
18	75	14.3

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端


set_residual_carrier (十进制)	残余载波[%]	调制指数[%]
19	74	14.9
20	72	16.3
21	70	17.6
22	68	19.0
23	65	21.2
24	60	25.0
25	55	29.0
26	50	33.3
27	45	37.9
28	40	42.9
29	35	48.1
30	30	53.8
31	25	60.0

注: 在VDD(TVDD)小于5 V、残余载波小于50%的情况下,调制指数的精度可能较低,这要取决于天线调谐阻抗


7.6.2.1 过冲保护

MFRC630提供过冲保护以实现100% ASK调制,避免PCD通信过程中的过冲。因此可以使用两个定时器overshoot_t1和overshoot_t2。

在定时器overshoot_t1运行的过程中,为输出驱动器提供由set_cw_amplitude位定义的振幅。接下来提供set_residual_carrier定义的振幅,持续时间为overshoot_t2。



MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



7.6.2.2 位生成器

数据流的默认编码使用位生成器完成。当TxFrameCon.DCodeType的值调置为0000 (二进制)时,它会被激活。位生成器按字节对数据流进行编码,可将以下编码步骤 应用于每个数据字节。

- 1. 在每个字节的开头添加指定类型的起始位。
- 2. 添加指定类型的停止位和EGT位。EGT位的最大数量为6,仅支持完全位。
- 3. 添加指定类型的奇偶检验位
- 4. TxLastBits (跳过帧中最后一个字节末尾的指定数量的位)
- 5. 加密数据位(MIFARE Classic加密)

不可能跳过单个字节的超过8个位!

默认情况下,数据位首先始终作为LSB处理。

7.6.3 接收器电路

7.6.3.1 概览


MFRC630采用功能全面的正交接收器架构,在RXP和RXN引脚接收全差分信号输入。 经配置可实现各种13.56 MHz信号协议的最佳接收性能。

对于所有处理单元,可进行各种调节以达到最佳性能。

7.6.3.2 功能框图

<u>图23</u>显示了接收器电路的框图。接收过程包括多个步骤。首先进行13.56 MHz的载波信号的正交解调。这样才能执行电路中的多个调节步骤。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



接收器也可在单端模式下工作。在这种情况下,必须设置Rcv_RX_single位。在单端模式下,两个接收器引脚RXP和RXN必须连接在一起,为接收器电路提供单端信号。

与完全差分模式相比,在单端模式下使用接收器时,接收器灵敏度降低,可达到的读取距离可能减小。

表23.单端或差分接收器的配置

模式	rcv_rx_single	引脚RXP和RXN
全差分	0	通过单独的RX-耦合分支,从差分天 线提供差分信号
四路差分	1	将RXP和RXN引脚连接在一起,通过单个RX-耦合分支,从天线提供单端信号

正交解调器使用两个不同时钟,即**Q**-时钟和**I**-时钟,两者之间存在**90**°相移。产生的基带信号经过放大、滤波和数字化,并转发至关联电路。

典型应用是实施全差分模式,它将提供最大的读/写距离。四路差分模式可配合专用天线拓扑使用,在牺牲整体读取性能的情况下,减少匹配元件。

在低功耗卡检测过程中,将评估I-通道和Q-通道混频器输出端的直流电平。这就需要将混频器直接连接到ADC。可通过设置寄存器Rcv (38h)中的Rx_ADCmode位来进行此配置。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.6.4 有源天线概念

MFRC630中实施了两个主要模块。第一个是数字电路,包括状态机、编码器和解码器逻辑;第二个是模拟电路,包括调制器和天线驱动器、接收器和放大电路。例如,通过对这两个模块之间的接口进行配置,可以让信号路由到引脚SIGIN和SIGOUT。该拓扑的最重要用途是有源天线概念,其中数字和模拟模块是隔离的。这样可以将另一个MFRC630设备的其他数字模块连接到单个模拟天线前端。




表23和表24显示了有源天线概念应用场景的必需寄存器配置。

表24.MFRC630有源天线概念的寄存器配置(数字)

寄存器	值(二进制)	说明
SigOut.SigOutSel	0100	TxEnvelope
Rcv.SigInSel	10 11	在SigIn上接收(ISO/IEC14443A) 在SigIn上接收(通用代码)
DrvCon.TxSel	00	低(空闲)

表25.MFRC630有源天线概念的寄存器配置(天线)

寄存器	值(二进制)	说明
SigOut.SigOutSel	0110 0111	通用代码(曼彻斯特) 包含子载波的曼彻斯特编码信号 (ISO/IEC14443A)
Rcv.SigInSel	01	内部
DrvCon.TxSel	10	外部(SigIn)
RxCtrl.RxMultiple	1	RxMultiple开

通过对这两个模块之间的接口进行配置,可以让信号路由到引脚SIGIN和SIGOUT(请参见图25 "SIGIN/SIGOUT信号路由概述")。

这种拓扑支持MFRC630的模拟部分的某些部件,而这些部件可以连接到另一个设备的数字部分。


registerSigOut中的开关SigOutSel可用于测量信号。此功能在设计导入阶段尤其有用,或者也可用于测试目的,检查传输和接收的数据。

但是,SIGIN/SIGOUT引脚的最重要用途是有源天线概念。外部有源天线电路可连接到MFRC630的数字电路。SigOutSel的配置方式必须让内部密勒编码器的信号发送至SIGOUT引脚(SigOutSel = 4)。SigInSel必须配置成从SIGIN引脚接收包含子载波的曼彻斯特编码信号(SigInSel = 1)。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

可以将无源天线连接到引脚TX1、TX2和RX(通过适当的滤波器和匹配电路),同时将有源天线连接到引脚SIGOUT和SIGIN。在此配置中,单个主机处理器可以(接连)驱动两个射频部件。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.6.5 符号生成器

符号生成器用于创建各种协议符号。这些符号可能是ISO14443协议使用的SOF或EOF符号,或者是专有协议符号。

符号是通过符号定义寄存器和模式寄存器的方式定义的。可以使用四种不同的符号。 其中两种符号(即Symbol0和Symbol1)的最大模式长度为16位,突发长度为最多256 位,由逻辑"0"或逻辑"1"组成。Symbol2和Symbol3仅限8位模式长度,不支持突 发。

符号模式的定义是通过将模式的位序列写入相应寄存器来完成的。要发送的模式的最后一位在寄存器的LSB位中。通过在符号长度寄存器(TxSym10Len和TxSym32Len)中设置符号长度,可以完成符号模式的定义。高于符号长度的位置的所有其他位都被忽略。(例如: Symbol2的长度为5,位7和位6将被忽略,位5至位0定义了符号模式,位5首先发送)

要发送哪一个符号模式可在TxFrameCon寄存器中定义。Symbol0、Symbol1和Symbol2可在数据包之前发送,Symbol1、Symbol2和Symbol3可在数据包之后发送。每个符号由一组寄存器定义。符号由几个寄存器定义。Symbol0和Symbol1具有相同的配置,Symbol2和Symbol3具有相同的配置。配置包括位时钟和子载波频率的设置,以及脉冲类型/长度和包络类型的选择。

7.7 存储器

7.7.1 存储器概述

MFRC630实施了三种不同的存储器: EEPROM、FIFO和寄存器。

启动时,将执行对定义IC行为的寄存器的初始化,执行方式是将EEPROM区域(读/写EEPROM第1部分和第2部分,即"寄存器复位"区域)自动复制到寄存器中。可通过执行命令LoadProtocol来更改MFRC630的行为,该命令将选定默认协议从EEPROM(仅读取EEPROM第4部分,即寄存器设置协议区域)复制到寄存器中。

读/写EEPROM第2部分可用于存储任何用户数据或预定义的寄存器设置。可使用命令 "LoadRegister"将这些预定义设置复制到内部寄存器中。

FIFO用作输入/输出缓冲器,能够在接口速度受限的情况下改进系统的性能。

7.7.2 EEPROM存储器组织

MFRC630部署了EEPROM非易失性存储器,大小为8 kB。EEPROM分成大小为64字节的页。 每次可对一个64字节的页进行编程。定义的用途已分配给EEPROM的特定存储器区域,称为"部分"。共有五个部分,即第0第4部分,各有不同的用途。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表26.EEPROM存储器组织

部分	页	字节地址	访问权限	存储器内容
0	0	00至31	读	产品信息和配置
		32至63	读/写	产品信息
1	1至2	64至191	读/写	寄存器复位
2	3至95	192至6143	读/写	自由
3	96至111	6144至7167	写	MIFARE Classic密钥
4	112至128	7168至8191	读	寄存器组协议(RSP)

下图显示了EEPROM的结构:

	Section 0:	Production and config	
	Section 1:	Register reset	
	Section 2:	Free	
	Section 3:	MIFARE Classic key area (MKA)	
	Section 4_TX:	RSP-Area for TX	
	Section 4_RX:	RSP-Area for RX	
		001aan359	
图 26.EEPROM 的布局			

7.7.2.1 产品信息和配置 - 页0

第一个EEPROM页包括产品数据和存储信息。

表27.生产数据区域(页0)

地址 (十六进制)	0	1	2	3	4	5	6	7
00	产品ID			版本	唯一标识符			
08	唯一标识符	唯一标识符						
10	制造商数据							
18	制造商数据							

产品ID:该MFRC630产品的标识符,仅评估地址01h,以便识别产品MFRC630,软件应忽略地址00h和02h。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

请注意,芯片版本MFRC63002和MFRC63003可在寄存器地址7Fh识别,而未在EEPROM生产数据区域中编码。

表28.CLRC663系列的产品ID概览

地址01h	产品ID
CLRC663	01h
MFRC631	C0h
MFRC630	80h
SLRC610	20h

版本:此寄存器指示生产过程中的EEPROM初始化数据的版本。(硬件版本的标识在寄存器7Fh中,而不在EEPROM版本地址中。寄存器7Fh中的硬件信息是固定的,因而不受任何EEPROM配置的影响。)

唯一标识符:此设备的唯一编号代码

制造商数据:此数据在生产过程中编程。内容并非供任何应用程序使用,不同的设备内容可能不同。因此,这些内容必须视为未定义。

表29.配置区域(页0)

地址 (十 六进制)	0	1	2	3	4	5	6	7	
20	I ² C_Address	Interface	I ² C SAM_Address	DefaultProtRx	DefaultProtTx	-	TxCRCPres	et	
28	RxCRCPreset		-	-	-	-	-	-	
30	-								
38	-								

I²C-Address

可通过两种方式定义I²C接口的地址。这两种方式是:配置引脚IFO、IF2(地址为10101xx,xx由接口引脚IFO、IF2定义),或者将值写入I²C地址区域。要将2种信息(即引脚配置或EEPROM内容)中的哪一种信息用作I²C-Address,可在EEPROM地址21h做出选择(接口,位4)

Interface

本部分描述接口字节配置。

表30.接口字节

位	7	6	5	4	3	2	1	0
	I ² C_HSP	-	-	I2C_Address	边界扫描	主机		
访问权限	读/写	RFU	RFU	读/写	读/写	-	-	-

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表31.接口位

位	符号	说明
7	I ² C_HSP	清除时,使用高速模式 设置时,使用超高速模式(默认)
6, 5	RFU	-
4	I ² C_Address	清除时,使用引脚(默认) 设置时,使用EEPROM
3	边界扫描	清除时,边界扫描接口打开(默认) 设置时,边界扫描关闭
2至0	主机	000b - RS232 001b - I ² C 010b - SPI 011b - I ² CL 1xxb - 引脚选择

I²C_SAM_Address

I²C SAM地址始终由EEPROM内容定义。

寄存器组协议(RSP)区域包含TX寄存器(16个字节)和RX寄存器(8个字节)的设置。

表32.存储器组协议区域中的Tx和Rx布局

部分								
第4部分 TX	Tx0		Tx1		TX2		Tx3	
第4部分 TX	Tx4		Tx5		TX6		TX7	
第4部分 Rx	RX0	RX1	RX2	RX3	RX4	RX5	RX6	RX7
第4部分 Rx	RX8	RX9	RX10	RX11	RX12	RX13	RX14	RX15

TxCrcPreset

数据位由模拟模块发送,并由CRC自动扩展。

7.7.3 EEPROM初始化内容加载协议

MFRC630 EEPROM在生产时使用特定值进行初始化,通过将EEprom内容复制到寄存器,将MFRC630的某些寄存器复位到默认设置。只有具备"读/写"或"动态"访问权限的寄存器或位,才会使用从EEProm复制的默认值进行初始化。

请注意,用于将复位值从EEProm复制到寄存器的地址取决于配置的协议,用户可更改。

表33.寄存器复位值(十六进制)(页0)

地址	0 (8)	1 (9)	2 (A)	3 (B)	4 (C)	5 (D)	6 (E)	7 (F)
功能	产品ID			版本	唯一标识符			

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

地址	0 (8)	1 (9)	2 (A)	3 (B)	4 (C)	5 (D)	6 (E)	7 (F)		
00	XX	请参见表 30。	XX	XX	XX	XX	XX	XX		
功能	唯一标识符	唯一标识符								
08	XX	XX	XX	XX	XX	XX	XX	XX		
功能	TrimLFO	出厂调整值	出厂调整值							
10	XX	XX	XX	XX	XX	XX	XX	XX		
功能	出厂调整值									
18	XX	XX	XX	XX	XX	XX	XX	XX		
	出厂调整值	出厂调整值								
38	XX	XX	XX	XX	XX	XX	XX	XX		

寄存器复位值是配置参数,在IC启动之后使用。这些值可以更改,以修改设备的默认行为。除了这些寄存器复位值之外,还可以加载各种用户实施协议的设置。加载协议命令即用于此目的。

表34.寄存器复位值(十六进制)(页1和页2)

地址	0 (8)	1 (9)	2 (A)	3 (B)	4 (C)	5 (D)	6 (E)	7 (F)
	命令	HostCtrl	FiFoControl	WaterLevel	FiFoLength	FiFoData	IRQ0	IRQ1
40	40	00	80	05	00	00	00	00
	IRQ0En	IRQ1En	Error	Status	RxBitCtrl	RxColl	TControl	T0Control
48	10	00	00	00	00	00	00	00
	T0ReloadHi	T0ReloadLo	T0Counter ValHi	T0Counter ValLo	T1Control	T1ReloadHi	T1ReloadLo	T1Counter ValHi
50	00	80	00	00	00	00	80	00
	T1Counter ValLo	T2Control	T2ReloadHi	T2ReloadLo	T2Counter ValHi	T2Counter ValLo	T3Control	T3ReloadHi
58	00	00	00	80	00	00	00	00
	T3ReloadLo	T3Counter ValHi	T3Counter ValHi	T4Control	T4ReloadHi	T4ReloadLo	T4Counter ValHi	T4Counter ValLo
60	80	00	00	00	00	80	00	00
	DrvMode	TxAmp	DrvCon	Txl	TxCRC Preset	RxCRC Preset	TxDataNum	TxModWith
68	86	15	11	06	18	18	08	27
	TxSym10 BurstLen	TxWaitCtrl	TxWaitLo	FrameCon	RxSofD	RxCtrl	RxWait	RxThres hold
70	00	C0	12	CF	00	04	90	3F
	Rcv	RxAna	RFU	SerialSpeed	LFO_trimm	PLL_Ctrl	PLL_Div	LPCD_QMin
78	12	0A	00	7A	80	04	20	48

产品数据手册

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

地址	0 (8)	1 (9)	2 (A)	3 (B)	4 (C)	5 (D)	6 (E)	7 (F)
	LPCD_ QMax	LPCD_IMin	LPCD _result_I	LPCD _result_Q	PadEn	PadOut	PadIn	SigOut
80	12	88	00	00	00	00	00	00
	TxBitMod	RFU	TxDataCon	TxDataMod	TxSymFreq	TxSym0H	TySym0L	TxSym1H
88	20	xx	04	50	40	00	00	00
	TxSym1L	TxSym2	TxSym3	TxSym10Le ngth	TxSym32Le ngth	TxSym32Bu rstCtrl	TxSym10M od	TxSym32M od
90	0x00	0x00	0x00	0x00	0x00	0x00	0x00	0x50
	RxBitMod	RxEOFSym	RxSyncValH	RxSyncValL	RxSyncMod	RxMod	RXCorr	FabCal
98	0x02	0x00	0x00	0x01	0x00	0x08	0x08	0xB2

7.8 时钟生成

7.8.1 晶体振荡器

以应用于MFRC630的时钟作为时基,生成TX发送的载波,生成正交混频器I和Q时钟,并用于同步系统的编码器和解码器。因此,时钟频率的稳定性是达到良好性能的重要因素。为了达到最高性能,时钟抖动必须尽可能小。要达到这一目标,最佳方式是使用内部振荡器缓冲器和推荐的电路。




表35.晶体要求建议

符号	参数	条件	最小值	典型值	最大值	单位
f _{xtal}	晶体频率		-	27.12	-	MHz
∆ f _{xta} l/f _{xtal}	相关晶体频率变化		-250	-	+250	ppm
ESR	等效串联电阻		-	50	100	Ω
CL	负载电容		-	10	-	pF
P _{xtal}	晶体功耗		-	50	100	μW

产品数据手册

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.8.2 IntegerN PLL时钟线

MFRC630能够提供时钟,在CLKOUT输出的时钟频率可配置,在1 MHz到24 MHz(PLL_Ctrl和PLL_DIV)。它可以充当微控制器的时钟源,从而避免在读卡器系统中需要第二个时钟振荡器。IntegerN-PLL的时钟源是27.12 MHz晶体振荡器。

两个分频器决定输出频率。首先,反馈integer-N分频器将VCO频率配置为N \times fin/2 (控制信号pll_set_divfb)。由于支持的反馈分频比是23、27和28,VCO频率可能是23 \times fin / 2 (312 MHz)、27 \times fin / 2 (366 MHz)和28 \times fin / 2 (380 MHz)。

VCO频率除以由输出分频器(pll_set_divout)定义的系数。表35 "使用integerN PLL时的选定频率的分频器值"显示为各个频率(1 MHz的整数倍,以及一些典型RS232频率)实现的精度,以及要使用的分频比。寄存器位ClkOutEn在CLKOUT引脚上使能时钟。

可使用以下公式计算输出频率:

 $f_{out} = 13.56 \text{ MHz} \times PLLDiv_FB / PLLDiv_Out$

表36.使用integerN PLL时的选定频率的分频器值

频率[MHz]	4	6	8	10	12	20	24	1.8432	3.6864
PLLDiv_FB	23	27	23	28	23	28	23	28	28
PLLDiv_Out	78	61	39	38	26	19	16	206	103
精度[%]	0.04	0.03	0.04	0.08	0.04	0.08	0.04	0.01	0.01

7.8.3 低频振荡器(LFO)

MFRC630采用了低频振荡器(LFO)。定时器T4可配置为使用由此LFO生成的时钟作为输入时钟,还可配置为唤醒计数器。作为唤醒计数器,定时器T4可按照指定时间间隔来唤醒系统,从而让我们能够设计出定期轮询卡状态或实现低功耗卡检测(LPCD)的读卡器。

LFO在芯片生产过程中经过调整,在16 kHz的频率下运行。除非应用要求LFO具备高精度,而且设备在变化的环境温度下工作,否则不需要对LFO进行调整。对于将LFO用于从节能模式唤醒的典型应用,可使用在生产过程中设置的调整值。

数字状态机可将LFO时钟与连接的27.12Mhz晶体生成的参考时间进行比较,通过可选调整实现16 kHz LFO时钟的更高精度。使用定时器T0、T1、T2或T3之一的13.56 MHz时钟(27.12Mhz除以2)输入,作为参考时钟频率来调整LFO。

使用定时器T0、T1、T2或T3(以13,56 MHz晶体时钟作为输入时钟)之一,对LFO的一个时钟周期进行计数。对于在16KHz频率下运行的LFO时钟,定时器Tx(T0、T1、T2、T3)共有848个唤醒定时器时钟。因此,在调整周期末尾,定时器计数值Tx将为176(唤醒定时器倒计数: 1023-848=175,接受+/- 1容差)。在T4定时器周期中,执行一次调整周期。因此,T4自动加载值应该大于0x05,以确保一个调整周期在T4过期之前发生。在自动调整周期开始时,Tx定时器值重新加载为1023。此操作在每次T4定时器下溢后都会发生。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

在每个调整周期末尾,检查定时器值:

- 定时器Tx值小于174: LFO频率过低,调整值在发生T4定时器事件时递增1
- 定时器Tx值大于176: LFO频率过低,调整值在发生T4定时器事件时递减1
- 定时器Tx值在174至176范围内: LFO频率 = 16 KHz, 调整程序已停止

周期继续,直至自动调整功能停止(定时器Tx值在174至176范围内)。

此外,可通过从主机发送IDLE命令来取消当前命令执行,从而中止调整周期。如果同时设置了T4AutoLPCD,则不允许使用T3。在没有下溢的情况下,不需要配置TXStart条件。T0/1/2/3定时器通常不会下溢。如果LPO时钟非常慢,可能发生下溢,但不需要采取行动来生成此事件。

7.9 电源管理

7.9.1 电源概念

MFRC630由V_{DD}(电源电压)、PVDD(焊盘电源)和TVDD(发射器电源)供电。这三个电压是相互独立的。

要将MFRC630连接到3.3 V电源供电的微控制器,PVDD和V_{DD}应为3.3 V水平,TVDD可在3.3 V至5.0 V范围内。TVDD的电源电压更高也会导致场强度更高。

无论电压如何,建议使用接近封装终端的阻塞电容来缓冲这些电源。建议使用最小100 nF的电容器来阻塞 V_{DD} 和PVDD,建议使用100 nF和1.0 μ F的2个并联电容器来阻塞TVDD。

AVDD和DVDD不是电源输入引脚。它们是输出引脚,应该连接到每个470 nF的阻塞电容器。

7.9.2 功率降低模式

7.9.2.1 掉电

当PDOWN引脚为高电平时,将使能硬掉电。这样会关闭模拟和数字核心电源以及振荡器的1.8 V内部稳压器。所有数字输入缓冲器都与输入焊盘隔离,并进行内部钳位(引脚PDOWN本身除外)。输出引脚切换到高阻抗。硬掉电会执行IC复位。所有寄存器将复位,FIFO将被清除。

要退出掉电模式,应将PDOWN引脚上的电平设置为低。这将启动内部启动序列。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

7.9.2.2 待机模式

在命令(Command)寄存器中设置PowerDown位后立即进入待机模式。所有内部泄放电路均关闭。基准电压源和电压调节器将被设为待机模式。

与掉电模式相反,数字输入缓冲器不会被输入焊盘分开,并且会保持其功能。数字输出引脚不会改变其状态。

在待机模式下,所有寄存器值、FIFO的内容和配置本身将保持其当前内容。

要退出待机模式,则要清除命令寄存器中的PowerDown位。这将触发内部启动序列。 当内部启动序列完成时,读卡器IC再次处于全功能运行模式(典型持续时间为15 us)。

必须使用RS232接口将值55h发至MFRC630才能退出待机模式。这必须在RS232完成,但不能用于I²C/SPI接口。然后,在地址00h执行读取访问操作,直到器件返回该地址的内容。返回地址00h的内容表示器件已准备好接收进一步的命令,并且内部启动序列已完成。

7.9.2.3 调制解调器关闭模式

当控制(Control)寄存器中的ModemOff位置1时,天线发射器和接收器关闭。

退出调制解调器关闭模式会清除控制寄存器中的ModemOff位。

7.9.3 低功耗卡检测(LPCD)

低功耗卡检测是一种节能模式,在该模式下,不会对MFRC630永久完全供电。

LPCD分两个阶段运行。首先,待机阶段由唤醒计数器(WUC)控制,该计数器定义 MFRC630的待机持续时间。第二阶段是检测阶段。在此阶段,检测I和Q通道的值并将 其存储在寄存器映射(LPCD_I_Result、LPCD_Q_Result)中。这个时间段可以用定时器3处理。将该值与寄存器中的最小值/最大值进行比较(LPCD_IMin、LPCD_IMax; LPCD_QMin、LPCD_QMax)。如果超过限值,则引发LPCDIRQ。


在LPCD命令执行完毕之后,则激活MFRC630的待机状态(如果已经选择)。唤醒定时器4可以在给定时间后激活系统。对于LPCD,建议设置T4AutoWakeUp和T4AutoRestart,以启动定时器,然后进入待机状态。如果检测到卡,则可以开始通信。如果未设置T4AutoWakeUp,则在未检测到卡的情况下,IC不会进入待机模式。

7.9.4 复位和启动时间

PDOWN引脚上的10µs恒定高电平会启动内部复位程序。

下图所示为内部电压调节器:

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



当MFRC630完成复位阶段且振荡器进入稳定工作状态时,IC就可以使用了。IC在复位释放后准备接收命令之前的典型持续时间为2.5ms。

7.10 命令集

7.10.1 一般

具体行为由能执行某组命令的状态机确定。通过将命令代码写入命令寄存器来执行命令。

处理命令所需的参数和/或数据通过FIFO缓冲区进行交换。

- 每个需要一定数量参数的命令只有在通过FIFO缓冲区接收到正确数量的参数时才 会开始处理。
- 在命令启动时不会自动清除FIFO缓冲区。建议将命令参数和/或数据字节写入FIFO 缓冲区,然后启动命令。
- 主机可以通过将新命令代码写入命令寄存器来停止各个命令,例如:空闲命令 (Idle-Command)。

7.10.2 命令集概述

表37.命令集

命令	编号	参数 (字节)	简短说明
空闲	00h	-	无操作,取消当前命令执行
LPCD	01h	-	低功耗卡检测
LoadKey	02h	(密钥字节1),(密钥字节2), (密钥字节3),(密钥字节4),(密钥字节5),(密钥字节6);	从FIFO缓冲区中读取MIFARE Classic密钥(大小为6个字节),并将其放入密钥缓冲区
MFAuthent	03h	60h或61h,(块地址),(卡序列号字节 0),(卡序列号字节1),(卡序列号字节 2),(卡序列号字节3);	执行MIFARE Classic验证
接收	05h	-	激活接收电路
发送	06h	要发送的字节:字节1、字节2	从FIFO缓冲区传输数据
收发	07h	要发送的字节:字节1、字节2	传输完成后,从FIFO缓冲区传输数据并自动激活接收器

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

命令	编号	参数 (字节)	简短说明
WriteE2	08h	地址H, 地址L, 数据;	从FIFO缓冲区获取一个字节并将其写入内部EEPROM
WriteE2Page	09h	(页面地址), 数据0, [数据1数据63];	从FIFO缓冲区获取最多64个字节(一个EEPROM页面)并将其写入EEPROM
ReadE2	0Ah	地址H, 地址L, 长度;	从EEPROM读取数据并将其复制到FIFO缓冲区
LoadReg	0Ch	(EEPROM地址H), (EEPROM地址L), RegAdr, (要复制的寄存器的数量);	从内部EEPROM读取数据并初始化MFRC630寄存器。 EEPROM地址需要在EEPROM扇区2以内
LoadProtocol	0Dh	(协议号RX), (协议号TX);	从内部EEPROM读取数据并初始化协议更改所需的 MFRC630寄存器
LoadKeyE2	0Eh	密钥编号;	将密钥从EEPROM复制到密钥缓冲区
StoreKeyE2	0Fh	密钥编号, 字节1,字节2, 字节3, 字节4, 字节5,字节6;	将MIFARE Classic密钥(大小为6个字节)存储到 EEPROM中
ReadRNR	1Ch	-	将随机数发生器中的字节复制到FIFO中,直到FiFo满载 为止
软复位	1Fh	-	重置MFRC630

7.10.3 命令功能

7.10.3.1 空闲命令

命令(00h);

该命令表示MFRC630处于空闲模式。此命令还用于终止实际命令。

7.10.3.2 LPCD命令

命令(01h);

该命令执行低功耗卡检测和/或LFO自动调整。从待机状态唤醒后,将采样的I和Q通道的值与寄存器中的最小/最大阈值进行比较。如果超出限值,则引发LPCD_IRQ。在LPCD命令执行完毕之后,则激活待机模式(如果已经选择)。

7.10.3.3 加载密钥命令

命令(02h), 参数1 (密钥字节1),...,参数6(密钥字节6);

将用于验证的MIFARE Classic密钥(6个字节)从FIFO加载到加密单元。

中止条件:写入FIFO的字节少于6个字节。

7.10.3.4 MFAuthent命令

命令(03h),参数1(验证命令代码60h或61h),参数2(块地址),参数3(卡序列号字节0),参数4(卡序列号字节1),参数5(卡序列号字节2),参数6(卡序列号字节3);

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

此命令在读卡器/写入器模式下处理MIFARE Classic验证,以确保与任何MIFARE Cassic卡通信的安全性。

当MFAuthent命令处于活动状态时,将阻止任何FIFO访问。无论如何,如果存在对FIFO的访问,则错误(Error)寄存器中的WrErr位将被置位。

当MIFARE Classic卡通过验证且MFCrypto1On位设为逻辑1时,此命令将自动终止。

当卡未应答时,此命令不会自动终止,因此应将定时器初始化为自动模式。在这种情况下,除了IdleIRQ位之外,可以将TimerIRQ位用作终止标准。在验证处理期间,RxIRQ和TxIRQ位会被阻止。Crypto1On显示验证是否成功。Crypto1On始终有效。

如果在验证期间出错,则错误寄存器中的ProtocolErr位将被设为逻辑1,寄存器Status2Reg中的Crypto1On位被设为逻辑0。

7.10.3.5 接收命令

命令(05h);

MFRC630根据其寄存器设置激活接收器路径并等待接收任何数据流。根据使用的协议和天线配置,必须在启动此命令之前设置寄存器。必须在启动命令之前选择正确的设置。

当接收的数据流结束时,此命令自动终止。这可通过帧结束模式或长度字节来指示, 具体取决于所选的成帧和速率。

7.10.3.6 发送命令

命令(06h); 要传输的数据

启动命令后立即发送FIFO的内容。在发送FIFO之前,必须将所有相关寄存器设为发送数据。

当FIFO变空时,该命令自动终止。它可以通过写入命令寄存器的任何其他命令终止。

7.10.3.7 收发命令

命令(07h); 要传输的数据

该命令从FIFO缓冲区发送数据,并在传输完成后自动激活接收器。

每个传输过程开始时都要将命令写入命令寄存器。

注:如果寄存器RxModeReg中的RxMultiple位设为逻辑1,则该命令将永远不会退出接收状态,因为接收不会自动取消。

7.10.3.8 WriteE2命令

命令(08h), 参数1(地址H), 参数2(地址L), 参数3(数据);

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

该命令将一个字节写入EEPROM。如果FIFO不包含数据,则此命令将一直等到数据可用。

中止条件: 地址参数超出允许范围0x00 - 0x7F。

7.10.3.9 WriteE2PAGE命令

命令(09h), 参数1(页面地址), 参数2..63(数据0, 数据1...数据63);

该命令最多可将64个字节写入EEPROM。不允许地址包覆页面边界。如果是这种情况,此附加数据将被忽略并保留在FIFO中。从FIFO读取64个字节或FIFO为空后,编程开始。

中止条件: FIFO中的参数不足; 页面地址参数超出范围0x00 - 0x7F。

7.10.3.10 ReadE2命令

命令(0Ah), 参数1(地址H), 参数2(地址L), 参数3(长度);

从EEPROM读取最多256个字节到FIFO。如果读操作超过地址1FFFh,则读操作从地址0000h继续执行。

中止条件: FIFO中的参数不足; 地址参数超出范围。

7.10.3.11 LoadReg命令

命令(0Ch), 参数1(EEPROM地址H), 参数2(EEPROM地址L), 参数3 (寄存器地址), 参数4(数字);

从给定的寄存器地址RegAdr开始,从EEPROM读取一定数量的字节,并将该值复制到寄存器组中。

中止条件: FIFO中的参数不足; 地址参数超出范围。

7.10.3.12 LoadProtocol命令

命令(0Dh), 参数1(协议号RX), 参数2(协议号TX);

读出EEPROM寄存器组协议区并覆盖Rx和Tx相关寄存器的内容。这些寄存器对于协议 选择很重要。

中止条件: FIFO中的参数不足

表38.预定义协议概述RX[1]

协议编号 (十进制)	协议	接收器速率[kbps]	接收器编码
00	ISO/IEC14443 A	106	Manchester SubC
01	ISO/IEC14443 A	212	BPSK
02	ISO/IEC14443 A	424	BPSK
03	ISO/IEC14443 A	848	BPSK

[1] 有关协议的更多细节,请参阅第7节"功能描述"。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表39.预定义协议概述TX[1]

协议编号 (十进制)	协议	发射器速率[kbps]	发射器编码
00	ISO/IEC14443 A	106	Miller
01	ISO/IEC14443 A	212	Miller
02	ISO/IEC14443 A	424	Miller
03	ISO/IEC14443 A	848	Miller

[1] 有关协议的更多细节,请参阅第7节"功能描述"。

7.10.3.13 LoadKeyE2命令

命令(0Eh),参数1(密钥编号);

将MIFARE Classic验证密钥从EEPROM载入加密1单元。

中止条件: FIFO中的参数不足; 密钥编号位于MIFARE Classic密钥区以外。

7.10.3.14 StoreKeyE2命令

命令(0Fh),参数1(密钥编号),参数2(密钥字节1),参数3(密钥字节2),参数4(密钥字节3),参数5(密钥字节4),参数6(密钥字节5),参数7(密钥字节6);

将MIFAREClassic密钥存储到EEPROM中。密钥编号参数指示将要写入的MKA中的第一个密钥(n)。如果FIFO中有多个MIFARE Classic密钥可用,则将写入下一个密钥(n + 1),直到FIFO为空为止。如果将不完整的密钥(少于6个字节)写入FIFO,则该密钥将被忽略并保留在FIFO中。

中止条件: FIFO中的参数不足; 密钥编号在MKA以外;

7.10.3.15 GetRNR命令

命令(1Ch);

该命令从MFRC630的随机数发生器读取随机数。随机数被复制到FIFO,直到FIFO满载为止。

7.10.3.16 SoftReset命令

命令(1Fh);

该命令正在执行软复位。由该命令触发,寄存器设置的所有默认值都将从EEPROM中读取并复制到寄存器组中。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8 MFRC630寄存器

8.1 寄存器位访问条件

根据寄存器的功能,寄存器的访问条件可能会有所不同。原则上,具有相同行为的位被分配在公共寄存器中。访问条件如<u>表39</u>所述。

表40.寄存器位的行为及其名称

缩写	行为	说明
r/w	读和写	这些位可以通过主机接口写入和读取。由于它们仅用于控制目的,因此内容不受状态机的影响,但可以由内部状态机读取。
dy	动态	这些位可以通过主机接口写入和读取。它们也可以由内部状态机自动写入,例如,命令寄存器在执行命令后自动更改其值。
r	只读	这些寄存器位指示仅由内部状态确定的保持值。
w	只写	读取这些寄存器位始终返回零。
RFU	-	这些位保留供将来使用,不得更改。如果需要写访问权限, 建议写入逻辑 0 。

8.2 MFRC630寄存器概述

下表概述了主机可以修改的寄存器。请注意,并非所有可用于CLRC663的寄存器在MFRC630上都可用。

表41.MFRC630寄存器概述

地址	寄存器名称	功能
00h	命令	启动和停止命令执行
01h	HostCtrl	主机控制寄存器
02h	FIFOControl	FIFO控制寄存器
03h	WaterLevel	FIFO下溢和溢出警告等级
04h	FIFOLength	FIFO长度
05h	FIFOData	FIFO缓冲区数据输入/输出交换寄存器
06h	IRQ0	中断寄存器0
07h	IRQ1	中断寄存器1
08h	IRQ0En	中断使能寄存器0
09h	IRQ1En	中断使能寄存器1
0Ah	错误	错误位,显示上次命令执行时的错误状态
0Bh	状态	包含通信状态

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

地址	寄存器名称	功能
0Ch	RxBitCtrl	位导向协议防冲突调整控制寄存器
0Dh	RxColl	冲突位置寄存器
0Eh	TControl	定时器03控制
0Fh	T0Control	定时器0控制
10h	T0ReloadHi	定时器0重载值高位寄存器
11h	T0ReloadLo	定时器0重载值低位寄存器
12h	T0CounterValHi	定时器0计数器值高位寄存器
13h	T0CounterValLo	定时器0计数器值低位寄存器
14h	T1Control	定时器1控制
15h	T1ReloadHi	定时器1重载值高位寄存器
16h	T1ReloadLo	定时器1重载值低位寄存器
17h	T1CounterValHi	定时器1计数器值高位寄存器
18h	T1CounterValLo	定时器1计数器值低位寄存器
19h	T2Control	定时器2控制
1Ah	T2ReloadHi	定时器2重载值高字节
1Bh	T2ReloadLo	定时器2重载值低字节
1Ch	T2CounterValHi	定时器2计数器值高字节
1Dh	T2CounterValLo	定时器2计数器值低字节
1Eh	T3Control	定时器3控制
1Fh	T3ReloadHi	定时器3重载值高字节
20h	T3ReloadLo	定时器3重载值低字节
21h	T3CounterValHi	定时器3计数器值高字节
22h	T3CounterValLo	定时器3计数器值低字节
23h	T4Control	定时器4控制
24h	T4ReloadHi	定时器4重载值高字节
25h	T4ReloadLo	定时器4重载值低字节
26h	T4CounterValHi	定时器4计数器值高字节
27h	T4CounterValLo	定时器4计数器值低字节
28h	DrvMod	驱动器模式寄存器
29h	TxAmp	发射器放大器寄存器
2Ah	DrvCon	驱动器配置寄存器
2Bh	Txl	发射器寄存器
2Ch	TxCrcPreset	发射器CRC控制寄存器,预设值
2Dh	RxCrcPreset	接收器CRC控制寄存器,预设值
2Eh	TxDataNum	发射器数据编号寄存器
2Fh	TxModWidth	发射器调制宽度寄存器
30h	TxSym10BurstLen	发射器符号1+符号0猝发长度寄存器

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

地址	寄存器名称	功能
31h	TXWaitCtrl	发射器等待控制
32h	TxWaitLo	发射器等待低
33h	FrameCon	发射器帧控制
34h	RxSofD	接收器帧起始检测
35h	RxCtrl	接收器控制寄存器
36h	RxWait	接收器等待寄存器
37h	RxThreshold	接收器阈值寄存器
38h	Rcv	接收器寄存器
39h	RxAna	接收器模拟寄存器
3Ah	MFRC6302: RFU	-
	MFRC63003: LPCD选项	LPCD设置仅适用于MFRC63003
3Bh	SerialSpeed	串行速率寄存器
3Ch	LFO_Trimm	低功耗振荡器调整寄存器
3Dh	PLL_Ctrl	IntegerN PLL控制寄存器,用于调整微控制器时钟输出
3Eh	PLL_DivOut	IntegerN PLL控制寄存器,用于调整微控制器时钟输出
3Fh	LPCD_QMin	低功耗卡检测Q通道最小阈值
40h	LPCD_QMax	低功耗卡检测Q通道最大阈值
41h	LPCD_IMin	低功耗卡检测I通道最小阈值
42h	LPCD_I_Result	低功耗卡检测I通道结果寄存器
43h	LPCD_Q_Result	低功耗卡检测Q通道结果寄存器
44h	PadEn	PIN使能寄存器
45h	PadOut	PIN输出寄存器
46h	PadIn	寄存器PIN
47h	SigOut	使能和控制SIGOUT引脚
48h-5Fh	RFU	-
7Fh	版本	版本和子版本寄存器

8.3 命令配置

8.3.1 命令

启动和停止命令执行。

表42.命令寄存器(地址00h)

位	7	6	5	4	3	2	1	0
符号	待机	调制解调 器关闭	RFU			命令		

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	7	6	5	4	3	2	1	0
访问权 限	dy	r/w	-			dy		

表43.命令位

位	符号	说明			
7	待机	设为1,IC进入掉电模式。			
6	ModemOff	设为逻辑1,接收器和发射器电路断电。			
5	RFU	-			
4至0	命令	定义MFRC630的实际命令。			

8.4 SAM配置寄存器

8.4.1 HostCtrl

通过HostCtrl寄存器可以控制接口访问权限

表44.HostCtrl寄存器(地址01h);

位	7	6	5	4	3	2	1	0
符号	RegEn	BusHost	BusSAM	RFU	SAMInterface	SAMInterface	RFU	RFU
访问权限	dy	r/w	r/w	-	r/w	r/w	-	-

表45.HostCtrl位

位	符号	说明
7	RegEn	如果该位设为逻辑1,则可以在下一次访问寄存器时更改寄存器 HostCtrl_reg。下一次写访问会自动清除该位。
6	BusHost	设为逻辑1,总线由主机控制。该位不能与BusSAM位一起设置。只有先前设置了RegEn位,才能设置该位。
5	BusSAM	设为逻辑1,总线由SAM控制。该位不能与BusHost一起设置。只有 先前设置了RegEn位,才能设置该位。
4	RFU	-
3至2	SAMInterface	Oh: SAM接口关闭 1h: SAM接口SPI激活 2h: SAM接口I ² CL激活 3h: SAM接口I ² CL激活
1至0	RFU	-

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8.5 FIFO配置寄存器

8.5.1 FIFOControl

FIFOControl定义了FIFO的特性

表46.FIFOControl寄存器(地址02h);

位	7	6	5	4	3	2	1	0
符号	FIFOSize	HiAlert	LoAlert	FIFOFlush	RFU	WaterLe velExtBit	FIFOLen	gthExtBits
访问权限	r/w	r	r	w	-	r/w		r

表47.FIFOControl位

	•	
位	符号	说明
7	FIFOSize	设为逻辑1,FIFO大小为255字节; 设为逻辑0,FIFO大小为512字节。 建议仅在FIFO内容被清除时更改FIFO大小。
6	HiAlert	设为逻辑1,当FIFO缓冲区中存储的字节数满足以下等式 时: HiAlert = (FIFOSize - FIFOLength) <= WaterLevel
5	LoAlert	设为逻辑1,当FIFO缓冲区中存储的字节数满足以下条件时: 若 FIFOLength <= WaterLevel,则 LoAlert = 1
4	FIFOFlush	设为逻辑1将清除FIFO缓冲区。读此位将始终返回0
3	RFU	-
2	WaterLevelExtBit	定义Waterlevel寄存器的位8 (MSB)(寄存器WaterLevel的扩展)。该位仅在512字节FIFO模式下进行评价。位70在寄存器WaterLevel中定义。
1至0	FIFOLengthExtBits	为FIFO长度(FIFOLength的扩展)定义位9 (MSB)和位8。 这两个位仅在512字节FIFO模式下进行评价。位70在寄存 器FIFOLength中定义。

8.5.2 WaterLevel

定义 FIFO 下溢 和溢出警告级别等级。如果 512字节 FIFO 模式要通过设置 FIFOControl.FIFOSize位来激活,则该寄存器在FIFOControl中扩展1位。

表48.WaterLevel寄存器(地址03h);

位	7	6	5	4	3	2	1	0
符号				WaterL	evelBits			

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	7	6	5	4	3	2	1	0
访问权限	r/w							

表49.WaterLevel位

位	符号	说明
7至0	WaterLevelBits	设置一个等级以指示可以从FifoControl中的HighAlert和LowAlert
		位读取的FIFO缓冲区状态。在512字节FIFO模式下,该寄存器
		由FIFOControl中的WaterLevelExtBit位扩展。此功能可用于避
		免FIFO缓冲区溢出或下溢:
		如果FIFO缓冲区中的字节数等于或小于Waterlevel配置定义的
		值,则FIFO控制中的HiAlert位被读为逻辑1。
		如果FIFO缓冲区中的字节数等于或小于Waterlevel配置定义的
		值,则FIFO控制中的LoAlert位被读为逻辑1。
		注:有关HiAlert和LoAlert的计算,请参阅这些位的寄存器描述
		(<u>第8.4.1节 "FIFOControl"</u>)。

8.5.3 FIFOLength

FIFO缓冲区中的字节数。在512字节模式下,该寄存器由FIFOControl.FifoLength扩展。

表50.FIFOLength寄存器(地址04h);复位值:00h

位	7	6	5	4	3	2	1	0	
符号		FIFOLength							
访问权限				d	у				

表51.FIFOLength位

位	符号	说明
7至0	FIFOLength	表示FIFO缓冲区中的字节数。在512字节模式下,该寄存器由 FIFOControl寄存器中的FIFOLength位扩展。写入FIFOData寄存器 会递增,读取则会递减FIFO中的可用字节数。

8.5.4 FIFOData

FIFO缓冲区的输入和输出。与对其他地址的任何读/写访问相反,读取或写入FIFO地址不会使地址指针递增。写入FIFOData寄存器会递增,读取则会递减FIFO中存在的字节数。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表52.FIFOData寄存器(地址05h)

位	7	6	5	4	3	2	1	0	
符号		FIFOData							
访问权限	dy	dy	dy	dy	dy	dy	dy	dy	

表53.FIFOData位

位	符号	说明
7 至0	FIFOData	内部FIFO缓冲区的数据输入和输出端口。请参阅 <u>第7.5节"缓冲区"</u> 。

8.6 中断配置寄存器

IRQ0寄存器和IRQ1寄存器实现了一种特殊功能,用以避免位被意外修改。

寄存器内容更改机制需要考虑以下因素: IRQ(x).Set表示清除还是置位位置0至6的设置位。根据IRQ(x).Set的内容,将1写入位置0至6可以清除或置位相应的位。通过该寄存器,应用可以修改由MFRC630维护的中断状态。

位7指示预期的修改是置位位还是清除位。写入位位置6...0的任何1均将触发位7定义的对此位的置位或清除操作。示例:写入FFh将置位所有位6..0,写入7Fh会清除中断请求寄存器的所有位6..0

8.6.1 IRQ0寄存器

中断请求寄存器0。

表54.IRQ0寄存器(地址06h);复位值: 00h

位	7	6	5	4	3	2	1	0
符号	设置	Hi AlertIRQ	Lo AlertIRQ	IdleIRQ	TxIRQ	RxIRQ	ErrIRQ	RxSOF IRQ
访问权限	w	dy	dy	dy	dy	dy	dy	dy

表55.IRQ0位

位	符号	说明
7	设置	1: 将1写入位位置60即可设置中断请求 0: 将1写入位位置60即可清除中断请求
6	HiAlerIRQ	在寄存器Status1Reg中的HiAlert位时置位时置位。与HiAlert相反, HiAlertIRQ会存储此事件。
5	LoAlertIRQ	在寄存器Status1中的LoAlert位时置位时置位。与LoAlert相反, LoAlertIRQ会存储此事件。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
4	IdleIRQ	当命令自行终止时置位,例如,当命令将其值从任意命令更改为空闲命令时。如果启动了未知命令,则该命令会其内容更改为空闲状态,并置位IdleIRQ位。由控制器启动空闲命令不会置位IdleIRQ位。
3	TxIRQ	当数据传输完成时置位,即在最后一位发送之后。
2	RxIRQ	当接收器检测到数据流结束时置位。 注:该标志并不表示接收的数据流正确无误。必须评估错误标志以获得 接收状态。
1	ErrlRQ	当置位以下错误之一时置位: FifoWrErr、FiFoOvI、ProtErr、NoDataErr、IntegErr。
0	RxSOFIrq	当检测到SOF或子载波时置位。

8.6.2 IRQ1寄存器

中断请求寄存器1。

表56.IRQ1寄存器(地址07h)

位	7	6	5	4	3	2	1	0
符号	设置	GlobalIRQ	LPCD_IRQ	Timer4IRQ	Timer3IRQ	Timer2IRQ	Timer1IRQ	Timer0IRQ
访问权限	w	dy	dy	dy	dy	dy	dy	dy

表57.IRQ1位

位	符号	说明
7	设置	1: 将1写入位位置50即可设置中断请求 0: 将1写入位位置50即可清除中断请求
6	GlobalIRQ	如果发生使能的IRQ,则置位。
5	LPCD_IRQ	如果在低功耗卡检测序列中检测到卡,则置位。
4	Timer4IRQ	当定时器4发生下溢时设为逻辑1。
3	Timer3IRQ	当定时器3发生下溢时设为逻辑1。
2	Timer2IRQ	当定时器2发生下溢时设为逻辑1。
1	Timer1IRQ	当定时器1发生下溢时设为逻辑1。
0	Timer0IRQ	当定时器0发生下溢时设为逻辑1。

8.6.3 IRQ0En寄存器

IRQ0中断请求使能寄存器。该寄存器允许定义MFRC630是否处理中断请求。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表58.IRQ0En寄存器(地址08h)

位	7	6	5	4	3	2	1	0
符号	IRQ_Inv	Hi AlertIRQEn	LoAlertIRQEn	IdleIRQEn	TxIRQEn	RxIRQEn	ErrIRQEn	RxSOF IRQEn
访问权限	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

表59.IRQ0En位

位	符号	说明
7	IRQ_Inv	设为1,IRQ引脚的信号反相
6	Hi AlerIRQEn	设为逻辑1,允许将高级警报中断请求(由HiAlertIRQ位指示)传播到GlobalIRQ
5	Lo AlertIRQEn	设为逻辑1,允许将低级警报中断请求(由LoAlertIRQ位指示)传播到GlobalIRQ
4	IdleIRQEn	设为逻辑1,允许将空闲中断请求(由IdleIRQ位指示)传播到 GlobalIRQ
3	TxIRQEn	设为逻辑1,允许将发射器中断请求(由TxtlRQ位指示)传播到 GloballRQ
2	RxIRQEn	设为逻辑1,允许将接收器中断请求(由位RxIRQ指示)传播到 GloballRQ
1	ErrIRQEn	设为逻辑1,允许将错误中断请求(由位ErrorlRQ指示)传播到 GloballRQ
0	RxSOFIRQEn	设为逻辑1,允许将RxSOF中断请求(由位RxSOFIRQ指示)传播到 GloballRQ

8.6.4 IRQ1En

IRQ1中断请求使能寄存器。

表60.IRQ1En寄存器(地址09h);

位	7	6	5	4	3	2	1	0
符号	IRQPushPull	IRQPinEn	LPCD_IRQEn	Timer4 IRQEn	Timer3 IRQEn	Timer2 IRQEn	Timer1 IRQEn	Timer0 IRQEn
访问权 限	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

表61.IRQ1EN位

位	符号	说明
7	IRQPushPull	设为1时,IRQ引脚充当PushPull引脚,否则充当OpenDrain引脚
6	IRQPinEN	设为逻辑1,允许将全局中断请求(由GloballRQ位指示)传播到中断引脚
5	LPCD_IRQEN	设为逻辑1,允许将LPCD中断请求(由位LPCDIRQ指示)传播到 GlobalIRQ

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
4	Timer4IRQEn	设为逻辑1,允许将定时器4中断请求(由Timer4IRQ位指示)传播 到GlobalIRQ
3	Timer3IRQEn	设为逻辑1,允许将定时器3中断请求(由Timer3IRQ位指示)传播 到GlobalIRQ
2	Timer2IRQEn	设为逻辑1,允许将定时器2中断请求(由Timer2IRQ位指示)传播 到GlobalIRQ
1	Timer1IRQEn	设为逻辑1,允许将定时器1中断请求(由Timer1IRQ位指示)传播 到GlobalIRQ
0	Timer0IRQEn	设为逻辑1,允许将定时器0中断请求(由Timer0IRQ位指示)传播 到GlobalIRQ

8.7 非接触式接口配置寄存器

8.7.1 错误

错误寄存器。

表62.错误寄存器(地址0Ah)

位	7	6	5	4	3	2	1	0
符号	EE_Err	FiFoWrErr	FIFOOvl	MinFrameErr	NoDataErr	CollDet	ProtErr	IntegErr
访问权限	dy	dy	dy	dy	dy	dy	dy	dy

表63.错误位

位	符号	说明
7	EE_Err	最后一个EEPROM命令执行期间出现错误。有关详细信息,请参阅 EEPROM命令的说明
6	FIFOWrErr	在"RxWait"、"等待数据"或"接收"状态期间或在验证命令期间,在 传输可能CRC的过程中,数据被写入FIFO。启动新CL命令时将清除该标 志。如果RxMultiple有效,则将在把错误标志写入FIFO后清除该标志。
5	FIFOOvl	在FIFO已满时将数据写入FIFO。FIFO中已经存在的数据将保持不变。在此标志设为1后写入FIFO的所有数据都将被忽略。
4	Min FrameErr	收到了有效SOF,但之后收到的数据少于4位。 注:少于4位数据的帧会被自动丢弃,并且RxDecoder将保持使能状态。 此外,未置位RxIRQ。如果激活EMD抑制,则小于3字节仍然有效 注:MinFrameErr在接收或收发命令开始时自动清除。在收发命令的情况 下,在接收阶段开始时清除("等待数据"状态)
3	NoDataErr	本应发送数据,但FIFO中已无数据

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
2	CollDet	发生冲突。第一次冲突的位置显示在寄存器RxColl中。 注: CollDet在接收或收发命令开始时自动清除。在收发命令的情况下,在 接收阶段开始时清除("等待数据"状态)。 注: 如果冲突是定义的EOF符号的一部分,则CollDet不会置1。
1	ProtErr	发生协议错误。协议错误可能是错误的停止位或SOF,也可能是接收数据字节数错误。检测到协议错误时,就会停止接收数据。注: ProtErr在接收或收发命令开始时自动清除。在收发命令的情况下,在接收阶段开始时清除("等待数据"状态)。注: 发生协议错误时,接收的最后数据字节不会写入FIFO。
0	IntegErr	检测到数据完整性错误。可能的原因有可能是奇偶校验错误或CRC错误。 在发生数据完整性错误的情况下,会继续接收。 注:IntegErr在接收或收发命令开始时自动清除。在收发命令的情况下, 在接收阶段开始时清除("等待数据"状态)。 注:如果NoColl位置位,则冲突同时在置位IntegErr。

8.7.2 状态

状态寄存器。

表64.状态寄存器(地址0Bh)

位	7	6	5	4	3	2	1	0	
符号	-	-	Crypto1On	-	-	ComState			
访问权限	RFU	RFU	dy	RFU	RFU	r			

表65.状态位

位	符号	说明					
7至6	-	RFU					
5	Crypto1On	指示MIFARE Classic加密/解密是否已启用。清除此位将关闭MIFARE Classic加密/解密。该位只能通过MFAuthent命令设置。					
4至3	-	RFU					
2至0	ComState	ComState显示发射器和接收器状态机的状态:					
	000b空闲						
	001bTxWait						
		011b正在发送					
		101bRxWait					
		110b等待数据					

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
		111b正在接收
		100b未使用

8.7.3 RxBitCtrl

接收器控制寄存器。

表66.RxBitCtrl寄存器(地址0Ch);

位	7	6	5	4	3	2	1	0
符号	ValuesAfterColl	RxAlign			NoColl	RxLastBits		
访问权限	r/w	r/w r/w r/w		r/w	w	w	W	

表67.RxBitCtrl位

位	符号	说明
7	ValuesAfter Coll	如果清零,则在冲突后接收的每个位都将被零替换。ISO/IEC14443防冲突需要此功能
6至4	RxAlign	用于接收位导向帧: RxAlign定义已经接收且要存储的第一个位的位位置长度。后续接收的位存储在以下位位置。示例: RxAlign = 0h——已接收位的LSB存储在位0,第二个已接收位存储在位位置1。
		RxAlign = 1h——已接收位的LSB存储在位1,第二个已接收位存储在位位置2。
		RxAlign = 7h——已接收位的LSB存储在位7,第二个已接收位存储在位位置0的下一个字节中。
		注:如果RxAlign = 0,则数据以字节为单位接收,否则以位为单位接收。
3	NoColl	如果该位置位,则冲突会导致IntegErr
2至0	RxLastBits	定义在位导向通信中接收的最后一个数据字节的有效位数。如果为零,则整个字节有效。 注:在比特导向通信中,这些位由RxDecoder在通信结束时置位。在接收开始时复位。

8.7.4 **RxColl**

接收器冲突寄存器。

表68.RxColl寄存器(地址0Dh);

位	7	6	5	4	3	2	1	0		
符号	CollPosValid		CollPos							
访问权限	r		r							

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表69.RxColl位

位	符号	说明
7	CollPos Valid	如果设为1,则CollPos的值有效。否则,不会检测到冲突,或者冲突位置超出CollPos位的范围。
6至0	CollPos	这些位表示已接收帧中第一次检测到冲突的位位置(仅解读数据位)。CollPos只能显示数据流的前8个字节。示例: 00h表示第1位发生位冲突 01h表示第2位发生位冲突 08h表示第9位(第2字节的第1位)发生位冲突 3Fh表示第64位(第8字节的第8位)发生位冲突 如果位CollPosValid置位,则只能在106 kbit/s的无源通信模式或ISO/IEC 14443 A类和MIFARE Classic读/写模式下解读这些位。 注: 如果将RxBitCtrl.RxAlign设置为不同于0的值,则此值将包含在CollPos中。 示例: RxAlign = 4h,在第4个接收位(该UID字节的最后一位)发生冲突。在这种情况下,CollPos = 7h。

8.8 定时器配置寄存器

8.8.1 TControl

定时器部分的控制寄存器。

TControl实现了一种特殊功能,用以避免位被意外修改。

位3..0表示位置7..4中有哪些位要修改。

示例:写入FFh会置位所有位7..4,写入F0h不会改变任何位7..4

表70.TControl寄存器(地址0Eh)

位	7	6	5	4	3	2	1	0
符号	T3Running	T2Running	T1Running	T0Running	T3Start StopNow	T2Start StopNow	T1Start StopNow	T0Start StopNow
访问权限	dy	dy	dy	dy	W	W	W	W

表71.TControl位

位	符号	说明
7	T3Running	表示定时器3正在运行。如果T3startStopNow位置位/复位,则可启动/停止该位和定时器
6	T2Running	表示定时器2正在运行。如果T2startStopNow位置位/复位,则可启动/停止该位和定时器
5	T1Running	表示tTmer1正在运行。如果T1startStopNow位置位/复位,则可启动/停止该位和定时器

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
4	T0Running	表示定时器0正在运行。如果T0startStopNow位置位/复位,则可启动/停止该位和定时器
3	T3StartStop Now	如果置位,则可修改TControl T3Running的第7位
2	T2StartStop Now	如果置位,则可修改TControl T2Running的第6位
1	T1StartStop Now	如果置位,则可修改TControl T1Running的第5位
0	T0StartStop Now	如果置位,则可修改TControl T0Running的第4位

8.8.2 T0Control

定时器0的控制寄存器。

表72.T0Control寄存器(地址0Fh);

位	7	6	5	4	3	2	1	0
符号	T0StopRx	-	T0Start		T0AutoRestart	-	T0Clk	
访问权限	r/w	RFU	r/w		r/w	RFU	r/	w

表73.T0Control位

位	符号	说明
7	T0StopRx	如果置位,定时器在收到前4位后立即停止。如果清除,定时器不会自动停止。 注:如果通过T0Start选择LFO调整,则该位无效。
6	-	RFU
5至4	T0Start	00B: 定时器不会自动启动 01 b: 定时器在传输结束时自动启动 10 b: 定时器用于LFO调整而不下溢(PosEdge时启动/停止) 11 b: 定时器用于LFO调整,带下溢(PosEdge时启动/停止)
3	T0AutoRestart	1: 在计数器值达到零值后,定时器自动从TOReloadValue重新开始倒计时。 0: 定时器递减至零并停止。 定时器下溢时,Timer1IRQ位设为逻辑1。
2	-	RFU
1至0	T0Clk	00 b: 定时器输入时钟为13.56 MHz。 01 b: 定时器输入时钟为211,875 kHz。 10 b: 定时器输入时钟是定时器2的下溢。 11 b: 定时器输入时钟是定时器1的下溢。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8.8.2.1 T0ReloadHi

定时器0重载值高字节。

表74.T0ReloadHi寄存器(地址10h);

位	7	6	5	4	3	2	1	0
符号		T0Reload Hi						
访问权限		r/w						

表75.T0ReloadHi位

位	符号	说明
7至0		定义定时器重载值高字节。在启动事件下,定时器加载寄存器 TOReloadValHi和TOReloadValLo的值。更改此寄存器仅在下次启 动事件时影响定时器。

8.8.2.2 T0ReloadLo

定时器0重载值低字节。

表76.T0ReloadLo寄存器(地址11h);

位	7	6	5	4	3	2	1	0
符号		T0ReloadLo						
访问权限	r/w							

表77.T0ReloadLo位

位	符号	说明
7到0	T0ReloadLo	定义定时器重载值低字节。在启动事件下,定时器加载 T0ReloadValHi和T0ReloadValLo的值。更改此寄存器仅在下次启 动事件时影响定时器。

8.8.2.3 T0CounterValHi

定时器0计数器值高字节。

表78.T0CounterValHi寄存器(地址12h)

位	7	6	5	4	3	2	1	0
符号		T0CounterValHi						
访问权限		dy						

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表79.T0CounterValHi位

位	符号	说明
7to0	T0Counter ValHi	定时器 0 值高字节。 接收期间不得读取该值。

8.8.2.4 T0CounterValLo

定时器0计数器值低字节。

表80.T0CounterValLo寄存器(地址13h)

位	7	6	5	4	3	2	1	0	
符号		T0CounterValLo							
访问权限	dy								

表81.T0CounterValLo位

位	符号	说明
7至0	T0CounterValLo	定时器 0 低字节值。 接收期间不得读取该值。

8.8.2.5 T1Control

定时器1的控制寄存器。

表82.T1Control寄存器(地址14h);

位	7	6	5	4	3	2	1	0
符号	T1StopRx	-	T1Start		T1AutoRestart	-	T1Clk	
访问权限	r/w	RFU	r/w		r/w	RFU	r/w	,

表83.T1Control位

位	符号	说明			
7	T1StopRx	如果置位,定时器在收到前4位后停止。如果清除,定时器不会自 动停止。			
		注:如果通过T1Start选择LFO调整,则该位无效。			
6	-	RFU			
5至4	T1Start	00B: 定时器不会自动启动			
		01 b: 定时器在传输结束时自动启动			
		10 b: 定时器用于LFO调整而不下溢(PosEdge时启动/停止)			
		11 b: 定时器用于LFO调整,带下溢(PosEdge时启动/停止)			

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
3	T1AutoRestart	设为逻辑1,在计数器值达到零值后,定时器自动从
		T1ReloadValue重新开始倒计时。
		设为逻辑0,定时器递减至零并停止。
		定时器下溢时,Timer1IRQ位设为逻辑1。
2	-	RFU
1至0	T1Clk	00 b: 定时器输入时钟为13.56 MHz
		01 b: 定时器输入时钟为211,875 kHz。
		10 b: 定时器输入时钟是定时器0的下溢
		11 b: 定时器输入时钟是定时器2的下溢

8.8.2.6 T1ReloadHi

定时器1重载值高字节(MSB)。

表84.T0ReloadHi寄存器(地址15h)

位	7	6	5	4	3	2	1	0			
符号		T1ReloadHi									
访问权限		r/w									

表85.T1ReloadHi位

位	符号	说明
7至0	T1ReloadHi	定义定时器1重载值高字节。在启动事件下,定时器加载 T1eloadValHi和T1ReloadValLo的值。更改此寄存器仅在下次启动 事件时影响定时器。

8.8.2.7 T1ReloadLo

定时器1重载值低字节(LSB)。

表86.T1ReloadLo寄存器(地址16h)

位	7	6	5	4	3	2	1	0			
符号		T1ReloadLo									
访问权限				r/v	W						

表87.T1ReloadValLo位

位	符号	说明
7至0	T1ReloadLo	定义定时器1重新加载值低字节。更改此寄存器仅在下次启动事件时影响定时器。

8.8.2.8 T1CounterValHi

定时器1计数器值高字节 (MSB)。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表88.T1CounterValHi寄存器(地址17h)

位	7	6	5	4	3	2	1	0			
符号		T1CounterValHi									
访问权限		dy									

表89.T1CounterValHi位

位	符号	说明
7至0	T1Counter ValHi	定时器1当前值高字节。 接收期间不得读取该值。

8.8.2.9 T1CounterValLo

定时器1计数器值低字节(LSB)。

表90.T1CounterValLo寄存器(地址18h)

位	7	6	5	4	3	2	1	0			
符号		T1CounterValLo									
访问权限		dy									

表91.T1CounterValLo位

位	符号	说明
7至0	T1Counter ValLo	计数器1当前值低字节。接收期间不得读取该值。

8.8.2.10 T2Control

定时器2的控制寄存器。

表92.T2Control寄存器(地址19h)

位	7	6	5	4	3	2	1	0
符号	T2StopRx	-	T2Start		T2AutoRestart	-	T2Clk	
访问权限	r/w	RFU	r/w		r/w	RFU	r/w	

表93.T2Control位

位	符号	说明
7	T2StopRx	如果置位,定时器在收到前4位后立即停止。如果清除则表示定时器不会自动停止。 注:如果T2Start选择了LFO调整,则此位无效。
6	-	RFU

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明						
5至4	T2Start	00 b: 定时器不会自动启动。						
		01 b: 定时器在传输结束时自动启动。						
		10 b: 定时器用于LFO调整而不下溢(PosEdge时启动/停止)。						
		11 b: 定时器用于LFO调整,带下溢(PosEdge时启动/停止)。						
3	T2AutoRestart	设为逻辑1,在计数器值达到零值后,定时器自动从 T2ReloadValue重新开始倒计时。设为逻辑0,定时器递减至零并 停止。定时器下溢时,Timer2IRQ位设为逻辑1。						
2	-	RFU						
1至0	T2Clk	00 b: 定时器输入时钟为13.56 MHz。						
		01 b: 定时器输入时钟为212 kHz。						
		10 b: 定时器输入时钟是定时器0的下溢						
		11b: 定时器输入时钟是定时器1的下溢						

8.8.2.11 T2ReloadHi

定时器2重载值高字节。

表94.T2ReloadHi寄存器(地址1Ah)

位	7	6	5	4	3	2	1	0				
符号		T2ReloadHi										
访问权限		r/w										

表95.T2Reload位

位	符号	说明
7至0	T2ReloadHi	定义定时器2重载值高字节。在启动事件下,定时器加载 T2ReloadValHi和T2ReloadValLo的值。更改此寄存器仅在下次启 动事件时影响定时器。

8.8.2.12 T2ReloadLo

定时器2重载值低字节。

表96.T2ReloadLo寄存器(地址1Bh)

位	7	6	5	4	3	2	1	0	
符号	T2ReloadLo								
访问权限		r/w							

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表97.T2ReloadLo位

位	符号	说明
7至0	T2ReloadLo	定义定时器2重载值低字节。在启动事件下,定时器加载 T2ReloadValHi和T2RelaodVaLo的值。更改此寄存器仅在下次启 动事件时影响定时器。

8.8.2.13 T2CounterValHi

定时器2计数器寄存器的高字节。

表98.T2CounterValHi寄存器(地址1Ch)

位	7	6	5	4	3	2	1	0	
符号	T2CounterValHi								
访问权限		dy							

表99.T2CounterValHi位

位	符号	说明
7 至0	T2Counter ValHi	定时器 2 当前计数器值高字节。 接收期间不得读取该值。

8.8.2.14 T2CounterValLoReg

定时器2当前值低字节。

表100.T2CounterValLo寄存器(地址1Dh)

位	7	6	5	4	3	2	1	0	
符号	T2CounterValLo								
访问权限	dy								

表101.T2CounterValLo位

位	符号	说明
7至0	T2Counter ValLo	定时器1定时器2当前计数器值低字节。接收期间不得读取该值。

8.8.2.15 T3Control

定时器3控制寄存器。

表102.T3Control寄存器(地址1Eh)

位	7	6	5	4	3	2	1	0
符号	T3StopRx	-	T3Start		T3AutoRestart	-	T3Clk	
访问权限	r/w	RFU	r/w		r/w	RFU	r/w	

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表103.T3Control位

位	符号	说明
7	T3StopRx	如果置位,定时器在收到前4位后立即停止。如果清除则表示定时 器不会自动停止。
		注:如果T3Start选择了LFO调整,则此位无效。
6	-	RFU
5至4	T3Start	00b——定时器不会自动启动
		01b——在传输结束时自动启动
		10b——定时器用于LFO调整而不下溢(PosEdge时启动/停止)
		11b——定时器用于LFO调整,带下溢(PosEdge时启动/停止)。
3	T3AutoRestart	次/7/2F17 世代
		T3ReloadValue重新开始倒计时。
		设为逻辑0,定时器递减至零并停止。
		定时器下溢时,Timer1IRQ位设为逻辑1。
2	-	RFU
1至0	T3Clk	00 b——定时器输入时钟为13.56 MHz。
		01 b——定时器输入时钟为211,875 kHz。
		10 b——定时器输入时钟为定时器0的下溢
		11 b——定时器输入时钟为定时器1的下溢

8.8.2.16 T3ReloadHi

定时器3重载值高字节。

表104.T3ReloadHi寄存器(地址1Fh);

位	7	6	5	4	3	2	1	0	
符号		T3ReloadHi							
访问权限		r/w							

表105.T3ReloadHi位

位	符号	说明
7至0	T3ReloadHi	定义定时器3重载值高字节。在启动事件下,定时器加载 T3ReloadValHi和T3ReloadValLo的值。更改此寄存器仅在下次启 动事件时影响定时器。

8.8.2.17 T3ReloadLo

定时器3重载值低字节。

表106.T3ReloadLo寄存器(地址20h)

位	7	6	5	4	3	2	1	0
符号				T3Rel	oadLo			

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	7	6	5	4	3	2	1	0
访问权限	r/w							

表107.T3ReloadLo位

位	符号	说明
7至0	T3ReloadLo	定义定时器3重载值低字节。在启动事件下,定时器加载 T3ReloadValHi 和T3ReloadValLo的值。更改此寄存器仅在下次启动事件时影响定 时器。

8.8.2.18 T3CounterValHi

16位定时器3当前计数器值高字节。

表108.T3CounterValHi寄存器(地址21h)

位	7	6	5	4	3	2	1	0	
符号		T3CounterValHi							
访问权限		dy							

表109.T3CounterValHi位

位	符号	说明
7 至0	T3Counter ValHi	定时器 3 当前计数器值高字节。 接收期间不得读取该值。

8.8.2.19 T3CounterValLo

16位定时器3当前计数器值低字节。

表110.T3CounterValLo寄存器(地址22h)

位	7	6	5	4	3	2	1	0	
符号		T3CounterValLo							
访问权限		dy							

表111.T3CounterValLo位

位	符号	说明
7至0	T3Counter ValLo	定时器 3 当前计数器值低字节。 接收期间不得读取该值。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8.8.2.20 T4Control

唤醒定时器T4在给定时间之后激活系统。如果使能,它可以启动低功耗卡检测功能。

表112.T4Control寄存器(地址23h)

位	7	6	5	4	3	2	1	0
符号	T4Running	T4Start StopNow	T4Auto Trimm	T4Auto LPCD	T4Auto Restart	T4AutoWakeUp	T4	Clk
访问权限	dy	W	r/w	r/w	r/w	r/w	r/	w

表113.T4控制位

位	符号	说明
7	T4Running	显示定时器T4是否正在运行。如果位T4StartStopNow置位,则可启动/停止该位和定时器T4。
6	T4Start StopNow	如果置位,则可更改位T4Running。
5	T4AutoTrimm	如果置1,则定时器会在下溢时激活LFO调整程序。对于T4AutoTrimm功能,必须为调整正确配置至少一个定时器(T0至T3)(如果T4AutoLPCD并行置位,则不允许T3)。
4	T4AutoLPCD	如果置1,则定时器会激活低功耗卡检测序列。如果检测到卡,则会引发中断请求,系统将保持活动状态(若已使能)。如果未检测到卡,则MFRC630进入掉电模式(若已使能)。定时器自动重启(无间隙)。定时器3用于指定使能RF场以检查卡是否存在的时间。因此,不能同时将定时器3用于T4AutoTrimm。
3	T4AutoRestart	设为逻辑1,在计数器值达到零值后,定时器自动从T4ReloadValue重新开始倒计时。设为逻辑0,定时器递减至零并停止。定时器下溢时,位Timer4IRQ被设为逻辑1。
2	T4AutoWakeUp	如果置位,当定时器T4发生下溢时,MFRC630会自动唤醒。如果在T4AutoTrimm和/或T4AutoLPCD完成且未检测到卡之后IC应进入掉电模式,则必须设置该位。如果IC应在其中一个程序之后保持有效,则该位必须设为0。
1至0	T4Clk	00b——定时器输入时钟为LFO时钟 01b——定时器输入时钟为LFO时钟/8 10b——定时器输入时钟为LFO时钟/16 11b——定时器输入时钟为LFO时钟/32

8.8.2.21 T4ReloadHi

16位定时器4重载值高字节。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表114.T4ReloadHi寄存器(地址24h)

位	7	6	5	4	3	2	1	0
符号		T4ReloadHi						
访问权限		r/w						

表115.T4ReloadHi位

位	符号	说明
7至0	T4ReloadHi	为定时器4重载值定义高字节。在启动事件下,计时器4加载
		T4ReloadVal。更改此寄存器仅在下次启动事件时影响定时器。

8.8.2.22 T4ReloadLo

16位定时器4重载值低字节。

表116.T4ReloadLo寄存器(地址25h)

位	7	6	5	4	3	2	1	0
符号		T4ReloadLo						
访问权限				r/w	1			

表117.T4ReloadLo位

位	符号	说明
7至0	T4ReloadLo	定义定时器4重载值低字节。在启动事件下,定时器加载 T4ReloadVal的值。更改此寄存器仅在下次启动事件时影响定时 器。

8.8.2.23 T4CounterValHi

16位定时器4计数器值高字节。

表118.T4CounterValHi寄存器(地址26h)

位	7	6	5	4	3	2	1	0
符号		T4CounterValHi						
访问权限		dy						

表119.T4CounterValHi位

位	符号	说明
7至0	T4CounterValHi	定时器4当前计数器值高字节。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8.8.2.24 T4CounterValLo

16位定时器4计数器值低字节。

表120.T4CounterValLo寄存器(地址27h)

位	7	6	5	4	3	2	1	0
符号		T4CounterValLo						
访问权限		dy						

表121.T4CounterValLo位

位	符号	说明
7至0	T4CounterValLo	定时器4当前计数器值低字节。

8.9 发射器配置寄存器

8.9.1 TxMode

表122.DrvMode寄存器(地址28h)

位	7	6	5	4	3	2	1	0
符号	Tx2Inv	Tx1Inv	-	-	TxEn		TxClk模式	
访问权限	r/w	r/w	RFU	RFU	r/w		r/w	

表123.DrvMode位

位	符号	说明
7	Tx2Inv	在TX2引脚处反相发射器2
6	Tx1Inv	在TX1引脚处反相发射器1
5		RFU
4	-	RFU
3	TxEn	如果设为1,则使能两个发射器引脚
2至0	TxClkMode	发射器时钟设置(见第8.6.2节表27)。不支持代码011b和 0b110。该寄存器定义输出是否运行于开漏、推挽、高阻抗模式或 者拉至固定高电平或低电平。

8.9.2 TxAmp

通过set_cw_amplitude寄存器,可以对输出功率和电源抑制进行权衡。裕量越大,电源抑制性能越好,调制程度精度越高。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

CwMax置位后,TX1的电压将被拉至最大值。该寄存器会覆盖set_cw_amplitude进行的设置。

表124.TxAmp寄存器(地址29h)

位	7	6	5	4	3	2	1	0
符号	set_cw_amplitude		-	set_residual_carrier				
访问权限	r/w		RFU	r/w				

表125.TxAmp位

位	符号	说明
7至6	set_cw_amplitude	允许按固定值降低发射器的输出幅度。 可以选择从TVDD中减去的四个不同的预设值: 0: TVDD -100 mV 1: TVDD -250 mV 2: TVDD -500 mV 3: TvDD -1000 mV
5	RFU	-
4至0	set_residual_carrier	设置残余载波百分比。参阅 <u>第7.6.2节</u>

8.9.3 TxCon

表126.TxCon寄存器(地址2Ah)

位	7	6	5	4	3	2	1	0
符号	OvershootT2				CwMax	TxInv	Tx	:Sel
访问权限	r/w			r/w	r/w	r,	/w	

表127.TxCon位

位	符号	说明
7至4	OvershootT2	指定用于防止过冲的附加调制的长度(载波时钟数)。请参阅 <u>第</u> 7.6.2.1节"过冲保护"
3	Cwmax	将连续波载波的幅度设为最大值。 如果置位,寄存器TxAmp中的set_cw_amplitude对连续幅度不产生 影响。
2	TxInv	如果置位,则由TxSel定义的结果调制信号将反相
1至0	TxSel	定义将哪个信号用作调制源 00b无调制 01bTxEnvelope 10bSIGIN 11bRFU

产品数据手册

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8.9.4 Txl

表128.Txl寄存器(地址2Bh)

位	7	6	5	4	3	2	1	0	
符号		Ove	rshootT1		tx_set_iLoad				
访问权限			r/w		r/w				

表129.TxI位

位	符号	说明
7 至4	OvershootT1	定时器1过冲值。请参阅第7.6.2.1节"过冲保护"
3至0	tx_set_iLoad	工厂调整值,设置Tx预计负载电流。该值用于根据预期的TX负载电流优化控制调制指数。

8.10 CRC配置寄存器

8.10.1 TxCrcPreset

表130.TXCrcPreset寄存器(地址2Ch)

位	7	6	6 5		3	2	1	0
符号	RFU	TXPresetVal			TxCR	Ctype	TxCRCInvert	TxCRCEn
访问权限	-		r/w		r/w		r/w	r/w

表131.TxCrcPreset位

位	符号	说明
7	RFU	-
6至4	TXPresetVal	指定要传输的CRC预设值(参阅 <u>表131</u>)。
3至2	TxCRCtype	定义计算哪种类型的CRC(CRC8/CRC16/CRC5): • 00h——CRC5 • 01h——CRC8 • 02h——CRC16 • 03h——RFU
1	TxCRCInvert	如果置位,则结果形成的CRC将反相并附加到数据帧(ISO/IEC 3309)
0	TxCRCEn	如果置位,则将CRC附加到数据流

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表132.发射器CRC预置值配置

TXPresetVal[64]	CRC16	CRC8	CRC5
0h	0000h	00h	00h
1h	6363h	12h	12h
2h	A671h	BFh	-
3h	FFFEh	FDh	-
4h	-	-	-
5h	-	-	-
6h	用户自定义	用户自定义	用户自定义
7h	FFFFh	FFh	1Fh

注: 用户定义的CRC预置值可由EEprom配置(参阅<u>第7.7.2.1节</u>, <u>表28"配置区域</u>(第0页)")。

8.10.2 RxCrcCon

表133.RxCrcCon寄存器(地址2Dh)

位	7	6	5	4	3	2	1	0
符号	RxForceCRCWrite	RXPresetVal			RXCRCtype		RxCRCInvert	RxCRCEn
访问权限	r/w	r/w		r/w		r/w	r/w	

表134.RxCrcCon位

位	符号	说明					
11/1	41.4	远					
7	RxForceCrc写	如果置位,则将接收到的CRC字节复制到FIFO。 如果清除,则仅检查CRC字节,会不将其复制到FIFO。在非字节					
		对齐的CRC的情况下(如ISO/IEC 18000-3模式3/EPC类-1HF), 必须始终置位该位					
6至4	RXPresetVal	定义用于传输的CRC预设值(十六进制)。(见 <u>表134</u>)。					
3至2	RxCRCtype	定义计算哪种类型的CRC(CRC8/CRC16/CRC5):					
		• 00h——CRC5					
		• 01h——CRC8					
		• 02h——CRC16					
		• 03h——RFU					
1	RxCrcInvert	如果置位,则对反相CRC进行CRC校验。					
0	RxCrcEn	如果置位,则检查CRC;如果CRC错误,则设置错误标志。否则,计算CRC,但不修改错误标志。					

表135.接收器CRC预置值配置

RXPresetVal[64]	CRC16	CRC8	CRC5
0h	0000h	00h	00h

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

RXPresetVal[64]	CRC16	CRC8	CRC5
1h	6363h	12h	12h
2h	A671h	BFh	-
3h	FFFEh	FDh	-
4h	-	-	-
5h	-	-	-
6h	用户自定义	用户自定义	用户自定义
7h	FFFFh	FFh	1Fh

8.11 发射器配置寄存器

8.11.1 TxDataNum

表136.TxDataNum寄存器(地址2Eh)

位	7	6	5	4	3	2	1	0
符号	RFU	RFU-	RFU-	KeepBitGrid	DataEn	TxLastBits		
访问权限				r/w	r/w		r/w	

表137.TxDataNum位

位	符号	说明
7至5	RFU	-
4	KeepBitGrid	如果置位,则连续传输开始之间的时间是一个ETU的倍数。如果清除,连续传输甚至可以在一个ETU内开始
3	DataEn	如果清,可以发送单个符号模式。如果置位,则发送数据。
2至0	TxLastBits	定义最后一个数据字节中要发送的位数。如果设为000b,则发送最后一个数据字节的所有位。 注:字节末尾的位将被跳过。 示例:数据字节B2h(先发送LSB)。 发送TxLastBits = 011b(3h)=> 010b(LSB优先) 发送TxLastBits = 110b(6h)=> 010011b(LSB优先)

8.11.2 TxDATAModWidth

发射器数据调制宽度寄存器

表138.TxDataModWidth寄存器(地址2Fh)

位	7	6	5	4	3	2	1	0			
符号		DModWidth									
访问权限				r/w							

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表139.TxDataModWidth位

位	符号	说明
7 至0	DModWidth	指定用于以已使能脉冲调制发送数据的脉冲的长度。长度为载波时钟数 + 1。
		脉冲不得长于从脉冲开始到位结束之间的时间或距离。脉冲的起始位置由TxDataMod.DPulseType设置决定。注:该寄存器仅在使用米勒调制(ISO/IEC 14443A PCD)时使用。这些设置也用于启动和/或停止符号的调制宽度。

8.11.3 TxSym10BurstLen

如果协议需要猝发(未调制子载波),则可以使用此TxSymBurstLen定义长度,高值或低值则可通过TxSym10BurstCtrl定义。

表140.TxSym10BurstLen寄存器(地址30h)

位	7	6	5	4	3	2	1	0
符号	RFU		Sym1Burst Len			RFU		
访问权限	-		r/w				-	

表141.TxSym10BurstLen位

.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	•	
位	符号	说明
7	RFU	-
6至4	Sym1BurstLen	指定为符号1猝发发出的位数。这3位编码的范围为8至256位: 00h——8位 01h——16位 02h——32位 04h——48位 05h——64位 06h——96位 07h——128位 08h——256位
3至0	RFU	-

8.11.4 TxWaitCtrl

表142.TxWaitCtrl寄存器(地址31h);复位值:C0h

位	7	6	5	4	3	2	1	0
符号	TxWaitStart	TxWaitEtu	7	ГхWait High		RFU		
访问权限	r/w	r/w	r/w				-	

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表143.TXWaitCtrl位

位	符号	说明
7	TxWaitStart	如果清除,则TxWait时间从发送数据(TX)结尾开始。
		如果置位,则TxWait时间从接收数据(RX)结尾开始。
6	TxWaitEtu	如果清零,则TxWait时间为TxWait × 16/13.56 MHz。
		如果置位,则TxWait时间为TxWait × 0.5 / DBFreq(DBFreq 是由TxDataCon定义的比特流的频率)。
5至3	TxWait High	TxWaitLo的位扩展。TxWaitCtrl位5是MSB。
2至0	TxStopBitLength	定义要发送的停止位和EGT(= 停止位 + 额外保护时间 EGT): 0h: 无停止位,无EGT 1h: 1个停止位,无EGT 2h: 1个停止位 + 1个EGT 3h: 1个停止位 + 2个EGT 4h: 1个停止位 + 3个EGT 5h: 1个停止位 + 4个EGT 6h: 1个停止位 + 6个EGT 7h: 1个停止位 + 6个EGT 注: 这仅对ISO/IEC14443 B类有效

8.11.5 TxWaitLo

表144.TxWaitLo寄存器(地址32h)

位	7	6	5	4	3	2	1	0			
符号		TxWaitLo									
访问权限				r/	w						

表145.TxWaitLo位

位	符号	说明
7至0	TxWaitLo	定义接收和发送之间或者两个发送数据流之间的最短时间注: TxWait是一个11位寄存器(另有3位在TxWaitCtrl寄存器中)! 另请参阅TxWaitEtu和TxWaitStart。

8.12 FrameCon

表146.FrameCon寄存器(地址33h)

位	7	6	5	4	3	2	1	0
符号	TxParityEn	RxParityEn	-	-	StopSym		StartSym	
访问权限	r/w	r/w	RFU	RFU	r/w		r/v	v

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表147.FrameCon位

位	符号	说明						
7	TxParityEn	如果置位,则计算奇偶校验位并将其附加到发送的每个字节上。						
6	RxParityEn	如果置位,则使能奇偶校验计算。奇偶校验不会传输到FIFO。						
5至4	-	RFU						
3至2	StopSym	定义将哪个符号作为停止符号发送:						
		• 0h: 未发送符号						
		• 1h: 发送符号0						
		• 2h: 发送符号1						
		• • 3h: 发送符号2						
1至0	StartSym	定义将哪个符号作为启动符号发送:						
		• 0h: 未发送符号						
		• 1h: 发送符号0						
		• 2h: 发送符号1						
		• 3h: 发送符号2						

8.13 接收器配置寄存器

8.13.1 RxSofD

表148.RxSofD寄存器(地址34h)

位	7	6	5	4	3	2	1	0
符号	RF	-U	SOF_En	SOFDetected	RFU	SubC_En	SubC_Detected	SubC_Present
访问权限	<u> </u>		r/w	dy	-	r/w	dy	r

表149.RxSofD位

位	符号	说明
7至6	RFU	-
5	SOF_En	如果置位并且检测到SOF,则引发RxSOFIRQ。
4	SOF_Detected	显示当前或以前检测到SOF。可以通过SW清除。
3	RFU	-
2	SubC_En	如果置位并且检测到子载波,则引发RxSOFIRQ。
1	SubC_Detected	显示当前或以前检测到子载波。可以通过SW清除。
0	SubC_Present	显示当前检测到子载波。

产品数据手册

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8.13.2 RxCtrl

表150.RxCtrl寄存器(地址35h)

位	7	6	5	4	3	2	1	0
符号	RxAllowBits	RxMultiple	RFU	RFU	EMD_Sup		波特率	
访问权限	r/w	r/w	-	-	r/w		r/w	

表151.RxCtrl位

位	符号	说明
7	RxAllowBits	如果置位,即使使能CRC,数据也会写入FIFO,并且尚未收到完整的字节。
6	RxMultiple	如果置位,则激活RxMultiple,接收器不会自动终止(参阅 <u>第</u> 7.10.3.5节"接收命令")。 如果设为逻辑1,则在接收数据流的末尾将错误字节添加到FIFO。 错误字节是错误寄存器内容的副本。
5至4	RFU	-
3	EMD_Sup	根据ISO/IEC14443使能EMD抑制。如果在前三个字节内发生错误,则假定这三个字节为EMD,忽略它们并重置FIFO。冲突也被视为错误。如果接收到有效的SOF,则EMD_Sup置位且已接收到的帧少于3个字节。在此EMD错误情况下RX_IRQ不置位。如果RxForceCRCWrite置位,则在写入三个字节之前不应读出FIFO。
2至0	波特率	定义接收信号的波特率。4h: 106 kBd 5h: 212 kBd 6h: 424 kBd 7h: 847 kBd 所有剩余的值均为RFU

8.13.3 RxWait

选择内部接收器设置。

表152.RxWait寄存器(地址36h)

位	7	6	5	4	3	2	1	0		
符号	RxWaitEtu		RxWait							
访问权限	r/w		r/w							

表153.RxWait位

位	符号	说明					
7	RXWaitEtu	如果设为0,则RxWait时间为RxWait × 16/13.56 MHz。如果设为1,					
		则RxWait时间为RxWait × (0.5/DBFreq)。					

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
6至0	RxWait	定义发送后每个输入都将被忽略的时间。

8.13.4 RxThreshold

选择位解码器的最小阈值电平。

表154.RxThreshold寄存器(地址37h)

位	7	6	5	4	3	2	1	0	
符号	MinLevel				MinLevelP				
访问权限	r/w				r/w				

表155.RxThreshold位

位	符号	说明
7至4	MinLevel	定义接收的MinLevel。 注: MinLevel应高于系统中的噪声等级。
3至0	MinLevelP	定义相移检测器单元的MinLevel。

8.13.5 Rcv

表156.Rcv寄存器(地址38h)

位	7	6	5	4	3	2	1	0
符号	Rcv_Rx_single	Rx_ADCmode	SigInSel		RFU		CollLevel	
访问权限	r/w	r/w	r/w		-		r/w	

表157.Rcv位

位	符号	说明
7	Rcv_Rx_single	单RXP输入引脚模式;
		0: 全差分
		1: 拟差分
6	Rx_ADCmode	定义模数转换器(ADC)的工作模式
		0: ADC正常接收模式
		1:ADC的LPCD模式
5至4	SigInSel	定义信号处理单元的输入:
		0h——闲置
		1h——内部模拟模块(RX)
		2h——信号通过包络输入(ISO/IEC14443A)
		3h——信号通过s3c-generic输入
3至2	RFU	-

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
1至0	CollLevel	定义要解析为冲突的信号强度: 0h——冲突至少有1/8的信号强度 1h——冲突至少有1/4的信号强度 2h——冲突至少有1/2的信号强度 3h——关闭冲突检测

8.13.6 RxAna

该寄存器允许设置增益(rcv_gain)和高通转折频率(rcv_hpcf)。

表158.RxAna寄存器(地址39h)

位	7	6	5	4	3	2	1	0
符号	VMid_r_sel		RFU		rcv_hpcf		rcv_gain	
访问权限	r/w			-	r/w		r/w	

表159.RxAna位

位	符号	说明		
7,6	VMid_r_sel	工厂调整值,需为0。		
5,4	RFU			
3,2	rcv_hpcf	rcv_hpcf [1:0]信号支持4个不同的基带放大器高通截止频率设置, 范围为~40 kHz至~300 kHz。		
1至0	rcv_gain	使用rcv_gain [1:0],可以配置四种不同增益设置,范围为30 dB至60 dB(差分输出电压/差分输入电压)。		

表160.增益和高通转折寄存器设置的影响

rcv_gain (十六进制)	rcv_hpcf (十六进制)	fl (kHz)	fU (MHz)	增益(dB20)	带宽(MHz)
03	00	38	2,3	60	2,3
03	01	79	2,4	59	2,3
03	02	150	2,6	58	2,5
03	03	264	2,9	55	2,6
02	00	41	2,3	51	2,3
02	01	83	2,4	50	2,3
02	02	157	2,6	49	2,4
02	03	272	3,0	41	2,7
01	00	42	2,6	43	2,6
01	01	84	2,7	42	2,6
01	02	157	2,9	41	2,7

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

rcv_gain (十六进制)	rcv_hpcf (十六进制)	fl (kHz)	fU (MHz)	增益(dB20)	带宽(MHz)
01	03	273	3,3	39	3,0
00	00	43	2,6	35	2,6
00	01	85	2,7	34	2,6
00	02	159	2,9	33	2,7
00	03	276	3,4	30	3,1

8.14 时钟配置

8.14.1 SerialSpeed

该寄存器允许设置RS232接口的速率。默认速率设为115.2 kbit/s。可以通过修改BR_T0和BR_T1的条目来更改接口的传输速率。可以使用以下公式计算传输速率:

BR_T0 = 0: 传输速率 = 27.12 MHz/(BR_T1 + 1)

BR_T0 > 0: 传输速率 = 27.12 MHz /(BR_T1 + 33) / 2^(BR_T0 - 1)

成帧是用1个起始位、8个数据位和1个停止位实现的。未使用奇偶校验位。不支持高于1228,8 kbit/s的传输速率。

表161.SerialSpeed寄存器(地址3Bh);复位值:7Ah

位	7	6	5	4	3	2	1	0	
符号	BR_T0			BR_T1					
访问权限	r/w					r/w			

表162.SerialSpeed位

位	符号	说明
7 至5	BR_T0	BR_T0 = 0: 传输速率 = 27.12 MHz/(BR_T1 + 1) BR_T0 > 0: 传输速率 = 27.12 MHz /(BR_T1 + 33) / 2^(BR_T0 - 1)
4至0	BR_T1	BR_T0 = 0: 传输速率 = 27.12 MHz/(BR_T1 + 1) BR_T0 > 0: 传输速率 = 27.12 MHz /(BR_T1 + 33) / 2^(BR_T0 - 1)

表163.RS232速率设置

传输速率(kbit/s)	SerialSpeed寄存器内容(十六进制)
7,2	FA
9,6	EB
14,4	DA
19,2	СВ

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

传输速率(kbit/s)		SerialSpeed寄存器内容(十六进制)
38,4	AB	
57,6	9A	
115,2	7A	
128,0	74	
230,4	5A	
460,8	3A	
921,6	1C	
1228,8	15	

8.14.2 LFO_Trimm

表164.LFO_Trim寄存器(地址3Ch)

位	7	6	5	4	3	2	1	0
符号		LFO_trimm						
访问权限		r/w						

表165.LFO_Trim位

位	符号	说明			
7至0	LFO_trimm	调整值。请参阅第7.8.3节			
		注:如果增加调整值,则振荡器的频率会降低。			

8.14.3 PLL_Ctrl寄存器

IntegerN PLL的控制寄存器由PLL_Ctrl寄存器来实现。通过两个阶段从27,12MHz输入创建ClkOut信号。在第一阶段,用27,12Mhz输入信号乘以PLLDiv_FB中定义的值并除以2,第二阶段将该频率除以PLLDIV_Out定义的值。

表166.PLL_Ctrl寄存器(地址3Dh)

位	7	6	5	4	3	2	1	0
符号	ClkOutSel				ClkOut_En	PLL_PD	PLLDiv	_FB
访问权限	r/w			r/w	r/w	r/w	'	

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表167.PLL_Ctrl寄存器位

位	符号	说明
7至4	CLkOutSel	• 0h——引脚CLKOUT用作I/O。
		• 1h——引脚CLKOUT显示模拟PLL的输出
		• 2h——引脚CLKOUT保持为0
		• 3h——引脚CLKOUT保持为1
		• 4h——引脚CLKOUT显示27.12 MHz来自晶振
		• 5h——引脚CLKOUT显示13.56 MHz来自晶振
		• 6h——引脚CLKOUT显示6.78 MHz来自晶振
		• 7h——引脚CLKOUT显示3.39 MHz来自晶振
		• 8h——引脚CLKOUT由定时器0溢出切换
		• 9h——引脚CLKOUT由定时器1溢出切换
		• Ah——引脚CLKOUT由定时器2溢出切换
		• Bh——引脚CLKOUT由定时器3溢出切换
		ChFh - RFU
3	ClkOut_En	在引脚CLKOUT处使能时钟
2	PLL_PD	PLL掉电
1-0	PLLDiv_FB	PLL反馈分频器(见表174)

表168.设置反馈分频器PLLDiv_FB [1:0]

位1	位0	部门
0	0	23(VCO频率312Mhz)
0	1	27(VCO频率366MHz)
1	0	28(VCO频率380Mhz)
1	1	23(VCO频率312Mhz)

8.14.4 PLLDiv_Out

表169.PLLDiv_Out寄存器(地址3Eh)

位	7	6	5	4	3	2	1	0	
符号		PLLDiv_Out							
访问权限	r/w								

表170.PLLDiv_Out位

位	符号	说明
7至0	PLLDiv_Out	PLL输出分频因子;请参阅 <u>第7.8.2节</u>

表171.设置输出分频比PLLDiv_Out [7:0]

值	部门
0	RFU

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

值	部门
1	RFU
2	RFU
3	RFU
4	RFU
5	RFU
6	RFU
7	RFU
8	8
9	9
10	10
253	253
254	254

8.15 低功耗卡检测配置寄存器

LPCD寄存器包含低功耗卡检测的设置。LPCD_IMax(6位)的设置由寄存器LPCD_QMin、LPCD_QMax和LPCD_IMin各自的两个最高位(位7、位6)完成。

8.15.1 LPCD_QMin

表172.LPCD_QMin寄存器(地址3Fh)

位	7	6	5	4	3	2	1	0
符号	LPCD_IMax.5	LPCD_IMax.4	LPCD_QMin					
访问权限	r/w	r/w	r/w					

表173.LPCD_QMin位

位	符号	说明
7,6	LPCD_IMax	定义LPCD的较高边界的最高两位。如果I通道的测量值高于 LPCD_IMax,则由位IRQ0.LPCDIRQ指示LPCD中断请求。
5至0	LPCD_QMin	定义LPCD的下边界。如果Q通道的测量值高于LPCD_QMin,则由IRQ0.LPCDIRQ位指示LPCD中断请求。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8.15.2 **LPCD_QMax**

表174.LPCD_QMax寄存器(地址40h)

位	7	6	5	4	3	2	1	0
符号	LPCD_IMax.3	LPCD_IMax.2	LPCD_QMax					
访问权限	r/w	r/w	r/w					

表175.LPCD_QMax位

位	符号	说明
7	LPCD_IMax.3	定义LPCD高边界的位3。如果I通道的测量值高于LPCD IMax,则引发LPCD IRQ。
6	LPCD_IMax.2	定义LPCD高边界的位2。如果I通道的测量值高于LPCD IMax,则引发LPCD IRQ。
5至0	LPCD_QMax	定义LPCD的高边界。如果Q通道的测量值高于LPCD QMax,则引发LPCD IRQ。

8.15.3 LPCD_IMin

表176.LPCD IMin寄存器(地址41h)

位	7	6	5	4	3	2	1	0
符号	LPCD_IMax.1	LPCD_IMax.0	LPCD_IMin					
访问权限	r/w	r/w	r/w					

表177.LPCD_IMin位

* *		
位	符号	说明
7至6	LPCD_IMax	为低功耗卡检测(LPCD)定义较高边界的最低两位。如果I通道的测量值高于LPCD IMax,则引发LPCD IRQ。
5至0	LPCD_IMin	定义低功耗卡检测的下边界。如果I通道的测量值低于LPCD IMin,则引发LPCD IRQ。

8.15.4 LPCD_Result_I

表178.LPCD_Result_l寄存器(地址42h)

位	7	6	5	4	3	2	1	0
符号	RFU-	RFU-	LPCD_Result_I					
访问权限	-	-	r					

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表179.LPCD_I_Result位

位	符号	说明
7至6	RFU	-
5至0	LPCD_Result_I	显示上次低功耗卡检测(I通道)的结果。

8.15.5 LPCD_Result_Q

表180.LPCD_Result_Q寄存器(地址43h)

位	7	6	5	4	3	2	1	0
符号	RFU	LPCD_I RQ_Clr	LPCD_Reslult_Q					
访问权限		r/w	r					

表181.LPCD_Q_Result位

位	符号	说明
7	RFU	-
6	LPCD_IRQ_CIr	如果置位,则不再引发LPCD IRQ,直到下一个低功耗卡检测程序为止。软件可将其用于清除中断源。
5至0	LPCD_Result_Q	显示上次低功耗卡检测(Q通道)的结果。

8.15.6 LPCD_选项

该寄存器仅适用于MFRC63003。对于芯片版本MFRC63002,地址3AH上的该寄存器是RFU。

表182.LPCD_Options寄存器(地址3Ah)

位	7	6	5	4	3	2	1	0
符号	RFU				LPCD_TX_HIGH	LPCD_FILTER	LPCD_Q_UNSTABLE	LPCD_I_UNSTABLE
访问权 限	-		r/w	r/w	r	r		

表183.LPCD_选项

位	符号	说明
7 至4	RFU	-
3	LPCD_TX_HIGH	如果置位,则在LPCD期间TX驱动器将与V _{TVDD} 相同。这样可改善LPCD检测范围(更高的发射器输出电压),代价是功耗更高。如果该位被清除,TX驱动器的输出电压将为T _{VDD} - 0.4V。如果该位置位,TX驱动器的输出电压将为V _{TVDD} 。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
2	LPCD_FILTER	如果置位,则LPCD决定取决于滤波器的结果,该滤波器允许从I和Q通道中的评估信号中去除噪声。Enabling LPCD_FILTER允许以增加采样所需RF-ON时间为代价补偿噪声条件。最大 LPCD采样时间总计4.72us。
1	LPCD_Q_UNSTABLE	如果该寄存器的位2置位,则位1表示在LPCD测量时间内Q通道的ADC值发生变化。注:仅在LPCD_FILTER(位2)= 1时有效。主机应用可以使用该信息来配置阈值LPCD_QMax或使TX驱动器反相。
0	LPCD_I_UNSTABLE	如果该寄存器的第2位置位,则位0表示在LPCD测量时间内I通道的ADC值发生变化。注:仅在LPCD_FILTER(位2)= 1时有效。主机应用可以使用该信息来配置阈值LPCD_IMax或使TX驱动器反相。

8.16 引脚配置

8.16.1 PinEn

表184.PinEn寄存器(地址44h)

位	7	6	5	4	3	2	1	0
符号	SIGIN_EN	CLKOUT_EN	IFSEL1_EN	IFSEL0_EN	TCK_EN	TMS_EN	TDI_EN	TMDO_EN
访问权限	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

表185.PinEn位

位	符号	说明
7	SIGIN_EN	使能SIGIN(引脚5)上的输出功能。然后将该引脚用作I/O。
6	CLKOUT_EN	使CLKOUT(引脚22)的输出功能。然后将该引脚用作I/O。 CLKOUT功能关闭。
5	IFSEL1_EN	使能IFSEL1(引脚27)的输出功能。然后将该引脚用作I/O。
4	IFSEL0_EN	使能IFSEL0(引脚26)的输出功能。然后将该引脚用作I/O。
3	TCK_EN	使能边界扫描接口的TCK(引脚4)的输出功能。然后将该引脚用作I/O。如果在EEPROM中激活边界扫描,则该位不起作用。
2	TMS_EN	使能边界扫描接口的TMS(引脚2)的输出功能。然后将该引脚用作I/O。如果在EEPROM中激活边界扫描,则该位不起作用。
1	TDI_EN	使能边界扫描接口TDI(引脚1)的输出功能。然后将该引脚用作 I/O。如果在EEPROM中激活边界扫描,则该位不起作用。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
0	TDO_EN	使能边界扫描接口TDO(引脚3)的输出功能。然后将该引脚用作
		I/O。如果在EEPROM中激活边界扫描,则该位不起作用。

8.16.2 PinOut

表186.PinOut寄存器(地址45h)

位	7	6	5	4	3	2	1	0
符号	SIGIN_OUT	CLKOUT_OUT	IFSEL1_OUT	IFSEL0_OUT	TCK_OUT	TMS_OUT	TDI_OUT	TDO_OUT
访问权 限	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

表187.PinOut位

位	符号	说明
7	SIGIN_OUT	SIGIN引脚的输出缓冲器
6	CLKOUT_OUT	CLKOUT引脚的输出缓冲器
5	IFSEL1_OUT	IFSEL1引脚的输出缓冲器
4	IFSEL0_OUT	IFSEL0引脚的输出缓冲器
3	TCK_OUT	TCK引脚的输出缓冲器
2	TMS_OUT	TMS引脚的输出缓冲器
1	TDI_OUT	TDI引脚的输出缓冲器
0	TDO_OUT	TDO引脚的输出缓冲器

8.16.3 PinIn

表188.PinIn寄存器(地址46h)

位	7	6	5	4	3	2	1	0
符号	SIGIN_IN	CLKOUT_IN	IFSEL1_IN	IFSEL0_IN	TCK_IN	TMS_IN	TDI_IN	TDO_IN
访问权限	r	r	r	r	r	r	r	r

表189.PinIn位

位	符号	说明
7	SIGIN_IN	SIGIN引脚的输入缓冲器
6	CLKOUT_IN	CLKOUT引脚的输入缓冲器
5	IFSEL1_IN	IFSEL1引脚的输入缓冲器
4	IFSEL0_IN	IFSEL0引脚的输入缓冲器
3	TCK_IN	TCK引脚的输入缓冲器
2	TMS_IN	TMS引脚的输入缓冲器

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

位	符号	说明
1	TDI_IN	TDI引脚的输入缓冲器
0	TDO_IN	TDO引脚的输入缓冲器

8.16.4 SigOut

表190.PinOut寄存器(地址47h)

位	7	6	5	4	3	2	1	0	
符号	PadSpeed		RFU			SigOut	SigOutSel		
访问权限	r/w		-			r/w			

表191.SigOut位

位	符号	说明
7	PadSpeed	如果置位,I/O引脚支持快速切换模式。I/O的快速模式将增加器件的峰值功耗,特别是在多个I/O同时切换的情况下。在设计电源时需要考虑这一点,以便支持这种峰值电流。
6至4	RFU	-
3至0	SIGOutSel	Oh, 1h——引脚SIGOUT为3态 2h——引脚SIGOUT为0 3h——引脚SIGOUT为1 4h——引脚SIGOUT显示TX包络 5h——引脚SIGOUT显示TX有效信号 6h——引脚SIGOUT显示S3C(通用)信号 7h——引脚SIGOUT显示RX包络
		(仅适用于ISO/IEC 14443A,106 kBd) 8h——引脚SIGOUT显示RX有效信号 9h——引脚SIGOUT显示RX位信号

8.17 版本寄存器

8.17.1 版本

表192.版本寄存器(地址7Fh)

位	7	6	5	4	3	2	1	0
符号			版本			SubVer	sion	
访问权限			r			r		

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表193.版本位

位	符号	说明
7至4	版本	包括MFRC630芯片的版本。 MFRC63002: 0x1 MFRC63003: 0x1
3至0	SubVersion	包括MFRC630芯片的子版本。 MFRC63002: 0x8 MFRC63003: 0xA

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

9 限值

表194.限值

依据绝对最大额定值系统(IEC 60134)。

符号	参数	条件	最小值	最大值	单位
V _{DD}	电源电压		-0.5	+ 6.0	V
$V_{DD(PVDD)}$	PVDD电源电压		-0.5	+ 6.0	V
V _{DD} (TVDD)	TVDD电源电压		-0.5	+ 6.0	V
I _{DD(TVDD)}	TVDD电源电流	MFRC63002	-	250	mA
		MFRC63003	-	500	
$V_{i(RXP)}$	引脚RXP输入电压		-0.5	+ 2.0	V
V _{i(RXN)}	引脚RXN输入电压		-0.5	+ 2.0	V
P _{tot}	总功耗	每个封装	-	1125	mW
V _{ESD(HBM)}	静电放电电压	人体模型(HBM);1500Ω,100 pF;JESD22-A114-B	-2000	2000	V
Vesd(cdm)	静电放电电压	充电设备模型(CDM);	-500	500	V
T _{j(max)}	最大结温		-	125	$^{\circ}$
T _{stg}	存储温度	未施加电源电压	-55	+150	${\mathbb C}$

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

10 建议工作条件

将器件长时间暴露在建议工作条件部分规定的其他条件下可能会影响器件的可靠性。 只有在建议工作条件下使用时,才能保证器件的电气参数(最小值、典型值和最大值) 要求。

表195.MFRC63002HN工作条件

符号	参数	条件		最小值	典型值	最大值	单位
V_{DD}	电源电压			3.0	5.0	5.5	V
V _{DD(TVDD)}	TVDD电源电压		[1]	3.0	5.0	5.5	V
V _{DD(PVDD)}	PVDD电源电压			3.0	5.0	5.5	V
T _{amb}	工作环境温度	在静止空气中,裸露引脚焊接在4层 JEDEC PCB上		-25	+25	+85	$^{\circ}$ C
T _{stg}	存储温度	未施加电源电压,相对湿度为45%- 75%		-40	+25	+125	$^{\circ}$

[1] V_{DD(PVDD)}必须始终等于或低于V_{DD}相同。

表196.MFRC63003HN工作条件

符号	参数	条件		最小值	典型值	最大值	单位
V_{DD}	电源电压			2.5	5.0	5.5	V
V _{DD(TVDD)}	TVDD电源电压		[1]	2.5	5.0	5.5	V
$V_{DD(PVDD)}$	PVDD电源电压	除I2C接口外的所有主机接口		2.5	5.0	5.5	V
		所有主机接口(包括 I2C 接口)		3.0	5.0	5.5	V
T _{amb}	工作环境温度	在静止空气中,裸露引脚焊接在4层 JEDEC PCB上		-40	+25	+105	$^{\circ}$
T _{stg}	存储温度	未施加电源电压,相对湿度为45%- 75%		-45	+25	+125	$^{\circ}$

[1] V_{DD(PVDD)}必须始终等于或低于V_{DD}相同。

公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

11 热特性

表197.热特性

符号	参数	条件	封装	典型值	单位
Rth(j-a)	从结点到环境的热阻值	在静止空气中,裸露引脚焊接在4层 JEDEC PCB上	HVQFN32	40	K/W

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

12 特性

表198.特性

符号	参数	条件		最小值	典型值	最大值	单位
功耗							
I _{DD}	电源电流	IDD = AVDD+DVDD; 调制解 调器打开(发射器和接收 器打开)		-	17	20	mA
		IDD = AVDD+DVDD; 调制解		-	0.45	0.5	mA
I _{DD(PVDD)}	PVDD电源电流	数字引脚无负载,仅漏电 流		-	0.5	5	μA
I _{DD(TVDD)}	TVDD电源电流	MFRC63002HN		-	100	250	mA
		MFRC66303HN		-	250	350	mA
I_{pd}	掉电电流	所有OUTx引脚悬空					
		环境温度 = + 25°C		-	40	400	nA
		环境温度= -40°C······ +85°C		-	1.5	2.1	μΑ
		MFRC63003: 环境温度 = + 105°C		-	3.5	5.2	μA
I _{stby}	待机电流	所有OUTx引脚悬空					
		环境温度 = 25°C,IVDD + ITVDD + IPVDD		-	3	6	μΑ
		环境温度= -40°C······ +105° C,I _{stby} = I _{VDD} + I _{TVDD} + IPVDD		-	5.25	26	
ILPCD(sleep)	LPCD睡眠电流	所有OUTx引脚悬空					
		LFO有效,无RF场开启, 环境温度 = 25°C	[1]	-	3.3	6.3	μA
ILPCD(average)	LPCD平均电流	所有OUTx引脚悬空, TxLoad = 50欧姆。 LPCD_FILTER = 0; Rfon 持续时间 = 10 us, RF-off 持续300ms; V _{TVDD} = 3.0V; T _{amb} = 25°C; I _{LPCD} = I _{VDD} +I _{TVDD} + I _{PVDD}					
		LPCD_TX_HIGH = 0,		-	12	-	μΑ
		LPCD_TX_HIGH = 1		-	23	-	
t _{RFON}	LPCD期间的RF-on时间	LPCD_TX_HIGH = 0; TVDD=5.0 V T=25C;		-	10	-	μs
		LPCD_TX_HIGH = 1; TVDD=5.0 V; T=25C		-	50	-	μs
AVDD, DV	DD上的缓冲电容						
CL	外部缓冲电容	AVDD		220	470	-	nF

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端


符号	参数	条件	最小值	典型值	最大值	单位
CL	外部缓冲电容	DVDD	220	470	-	nF
IFSEL0/0	序性SIGIN/OUT7、SIGOUT、 OUT4、IFSEL1/OUT5、TC 1、TDO/OUT0、IRQ、IF0、	K/OUT3、TMS/OUT2、				
ILI	输入漏电流	输出已禁用	0.0	50	500	nA
VIL	低电平输入电压		-0.5	-	0.3 x V _{DD(PVDD)}	V
V _{IH}	高电平输入电压		0.7 x V _{DD(PVDD)}	$V_{DD(PVDD)}$	$V_{DD(PVDD)} + 0.5$	V
Vol	低电平输出电压		0.0	0.0	0.4	V
Vон	高电平输出电压	如果引脚用作输出OUTx,则每个引脚的IoH = 4 mA驱动电流	V _{DD(PVDD})-0.4	V _{DD(PVDD)}	V _{DD} (PVDD)	V
Ci	输入电容		0.0	2.5	4.5	pF
引脚特性	PDOWN					
VIL	低电平输入电压		0.0	0.0	0.4	V
VIH	高电平输入电压		0.6 x V _{PVDD}	V _{DD(PVDD)}	V _{DD(PVDD)}	V
TCK, TI	MS、TDI、IF2上拉电阻					
R _{pu}	上拉电阻		50	72	120	ΚΩ
AUX 1、	AUX 2引脚特性					
Vo	输出电压		0.0	-	1.8	V
CL	负载电容		0.0	-	400	pF
RXP、R	XN引脚特性					
V_{pp}	输入电压		0	1.65	1.8	V
Ci	输入电容		2	3.5	5	pF
V _{mod(pp})	调制电压	$V_{mod(pp)} = V_{i(pp)(max)} - V_{i(pp)(min)}$	-	2.5	-	mV
TX1和TX	23月脚					
Vo	输出电压		V _{ss(TVSS)}	-	V _{DD(TVDD)}	V
Ro	输出电阻	MFRC63002: T=25°C, V _{DD(TVDD)} = 5.0V	-	1.5	-	Ω
		MFRC63003: T=25°C, V _{DD(TVDD)} = 5.0V	-	1.2	-	Ω
引脚CLK	OUT时钟频率					
f _{clk}	时钟频率	配置为27.12 MHz	-	27.12	-	MHz
δ_{clk}	时钟占空比		-	50	-	%
XTAL1、	XTAL2晶体连接					
$V_{o(p-p)}$	峰峰值输出电压	引脚XTAL1	-	1.0	-	V
Vi	输入电压	引脚XTAL1	0.0	-	1.8	V
Ci	输入电容	引脚XTAL1	-	3	-	pF

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

符号	参数	条件	最小值	Ī	典型值	最大值	单位
晶体要求					•		•
f _{xtal}	晶体频率	ISO/IEC14443合规性	27.12	-14kHz	27.12	27.12+14kHz	MHz
ESR	等效串联电阻		-		50	100	Ω
CL	负载电容		-		10	-	pF
P _{xtal}	晶体功耗		-		50	100	μW
I/O引脚箱	命入特性I ² C配置下的IF3-SDA	特性					
ILI	输入漏电流	输出已禁用	-		2	100	nA
VIL	低电平输入电压		-0.5		-	+0.3 V _{DD(PVDD)}	V
VIH	高电平输入电压		0.7 V	DD(PVDD)	-	V _{DD(PVDD)} + 0.5	V
Vol	低电平输出电压	IoL = 3 mA	-		-	0.3	V
l _{OL}	低电平输出电流	VoL = 0.4 V;标准模式、 快速模式	4		-	-	mA
		VoL = 0.6 V;标准模式、 快速模式	6		-	-	mA
t _{f(o)}	输出下降时间	标准模式、快速模式, C _L <400 pF	-		-	250	ns
		快速模式+; C _L < 550 pF	-		-	120	ns
t _{SP}	必须使用输入滤波器抑制 的峰值脉冲宽度		0		-	50	ns
Ci	输入电容		-		3.5	5	pF
CL	负载电容	标准模式	-		-	400	pF
		快速模式	-		-	550	pF
teer	EEPROM数据保持时间	T _{amb} = +55 °C	10		-	-	年
NEEC	EEPROM耐受能力(编程 周期数)	在所有工作条件下	5 x 10	5	-	-	循环

[1] I_{pd}是所有电源的总电流。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



12.1 时序特性

表199.SPI时序特性

符号	参数	条件	最小值	典型值	最大值	单位
tsckl	SCK LOW时间		50	-	-	ns
tsскн	SCK HIGH时间		50	-	-	ns
t _{h(SCKH-D)}	SCK HIGH到数据输入保持时间	SCK到更改MOSI	25	-	-	ns
t _{su(D-SCKH)}	数据输入到SCK HIGH建立时间	更改MOSI到SCK	25	-	-	ns
th(SCKL-Q)	SCK LOW到数据输出保持时间	SCK到更改MISO	-	-	25	ns
t(SCKL- NSSH)	SCK LOW到NSS HIGH时间		0	-	-	ns
t _{NSSH}	NSS HIGH时间	通信前	50	-	-	ns


注:要在一个数据流中发送更多字节,NSS信号在发送过程中必须为LOW(低电平)。要发送多个数据流,在各数据流之间NSS信号必须保持HIGH(高电平)。

表200.快速模式和快速模式+下的I²C总线时序

符号	参数	条件	快速模式		快速模式+		单位
			最小值	最大值	最小值	最大值	
fscL	SCL时钟频率		0	400	0	1000	kHz
t _{HD;STA}	(重复)START条件的 保持时间	该周期过后,产生 第一个时钟脉冲	600	-	260	-	ns
tsu;sta	重复START条件的建立 时间		600	-	260	-	ns
tsu;sto	STOP条件的建立时间		600	-	260	-	ns
tLOW	SCL时钟的低电平周期		1300	-	500	-	ns

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

符号	参数	条件	快速模式		快速模式+		单位
			最小值	最大值	最小值	最大值	
t _{HIGH}	SCL时钟的高电平周期		600	-	260	-	ns
thd;dat	数据保持时间		0	900	-	450	ns
tsu;dat	数据建立时间		100	-	-	-	ns
tr	上升时间	SCL信号	20	300	-	120	ns
t _f	下降时间	SCL信号	20	300	-	120	ns
tr	上升时间	SDA和SCL信号	20	300	-	120	ns
tf	下降时间	SDA和SCL信号	20	300	-	120	ns
t _{BUF}	STOP和START条件之 间的总线空闲时间		1.3	-	0.5	-	μs



产品数据手册


公司公开文件

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

13 应用信息

图31所示为使用MFRC630的互补天线连接的典型应用图。

应用笔记[1]和[2]中描述了天线调谐和RF器件匹配。



13.1 天线设计说明

天线的匹配电路由EMC低通滤波器(L0和C0)、匹配电路(C1和C2)、接收电路(R1 = R3, R2 = R4, C3 = C5和C4 = C6)和天线本身组成。在设计接收电路元件值时需要考虑与MFRC630配合使用的需求。在不调整元件值的情况下复用专用于其他产品的天线设计将导致性能下降。

13.1.1 EMC低通滤波器

基于MIFARE产品的系统的工作频率为13.56 MHz。该频率源自石英振荡器,用于为MFRC630提供时钟,同时构成用13.56 MHz能量载波驱动天线的基础。这不仅会导致13.56 MHz的发射功率,而且还会在更高的谐波下发射功率。国际EMC规范定义了在宽频率范围内发射功率的幅度。因此,为了满足这些规定,必须对输出信号进行适当的滤波。

注: PCB布局对滤波器的整体性能有重要影响。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

13.1.2 天线匹配

由于给定低通滤波器存在阻抗变换,天线线圈必须匹配一定的阻抗。可以估算匹配元件C1和C2的值,并且必须根据天线线圈的设计对其进行微调。

正确的阻抗匹配对于实现最佳性能非常重要。必须考虑整体质量因素以设计出合适的 ISO/IEC 14443通信方案。必须考虑环境影响以及常见的EMC设计规则。

有关详细信息,请参阅恩智浦应用笔记。

13.1.3 接收电路

MFRC630的内部接收概念通过差分接收概念(RXP、RXN),运用卡响应子载波负载调制的两个边带。无需外部过滤。

建议使用内部生成的VMID电位作为引脚RX的输入电位。该VMID DC电压电平必须通过R2和R4耦合到Rx引脚。为了提供稳定的DC参考电压电容C4,C6必须连接于VMID和地之间。参阅图31

考虑到Rx引脚的(AC)电压限制,必须设计R1 + C3与R2以及R3 + C5与R4的AC分压器。根据天线线圈设计和阻抗匹配,天线线圈的电压因具体的天线设计而异。因此,接收电路的建议设计方法是使用上述应用笔记给定的R1(= R3)、R2 (= R4)和C3 (= C5)值,并在给定限值内改变R1(= R3),调整RX引脚的电压。

注: R2和R4以AC方式接地(通过C4和C6)。

13.1.4 天线线圈

精确计算天线线圈的电感并不可行,但可以使用下面的公式**估算**电感。我们建议设计 圆形或矩形的天线。

$$L_1 = 2 \cdot I_1 \cdot \left(\ln \left(\frac{I_1}{D_1} \right) - K \right) N_1^{1,8}$$

(4)

- I₁——一匝导线圈的长度(cm)
- D₁——电线直径或PCB导线宽度
- K——天线形状因子(圆形天线K = 1.07, 方形天线K = 1.47)
- L₁——电感(nH)
- N₁——匝数
- Ln: 自然对数函数

13.56 MHz下的天线电感、电阻和电容的实际值取决于各种参数,例如:

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

- 天线结构 (PCB类型)
- 导线厚度
- 绕组之间的距离
- 屏蔽层
- 近处环境中的金属或铁氧体

因此,为了保证获得合理的性能,强烈建议在实际条件下测量这些参数,或者至少进行大致的测量和调整。有关详细信息,请参阅上述应用笔记。


MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

14 封装尺寸

HVQFN32: 塑料散热增强型超薄四侧扁平封装; 无引脚;

32个端子; 主体尺寸5x5x0.85 mm

SOT617-1



尺寸 (mm是原始尺寸)

单位	A ⁽¹⁾ (最大 值)	A ₁	b	С	D ⁽¹⁾	D _h	E ⁽¹⁾	E _h	е	e ₁	e ₂	L	V	w	у	y 1
mm	1	0.05 0.00	0.30 0.18	0.2	5.1 4.9	3.25 2.95	5.1 4.9	3.25 2.95	0.5	3.5	3.5	0.5 0.3	0.1	0.05	0.05	0.1

注

1.不包括每侧最大0.075 mm的塑料或金属突起部分。

尺寸版本	参考标准				第一角投影	发布日期	
八小成本	IEC	JEDEC	JEITA		,	及非口州	
SOT617-1		MO-220				01-08-08 02-10-10	

图 32.SOT617-1 (HVQFN32)封装尺寸

本文档中所有信息均受法律免责声明保护。

产品数据手册

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

有关封装详细信息,请访问http://www.nxp.com/package/SOT617-1.html。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

15 处理信息

根据*SNW-FQ-225B rev.04/07/07(JEDEC J-STD-020C)*进行了潮湿敏感度等级(MSL) 评估。该封装的MSL为2级,意味着260°C的对流回流温度。

对于MSL2:


- 需要干燥包装。
- 最高环境温度(30°C/85%)下具有1年袋外车间寿命

RH、对于MSL1:


- 无需干燥包装。
- 对袋外车间寿命不作要求。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端


16 封装信息



MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端




MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



MFRC630 本文档中所有信息均受法律免责声明保护。 © NXP B.V. 2018。保留所有权利。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端



MFRC630 本文档中所有信息均受法律免责声明保护。 © NXP B.V. 2018。保留所有权利。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

17 附录

17.1 LoadProtocol命令寄存器初始化

RF配置用命令Load Protocol加载。下表显示了此命令对每个协议执行的寄存器配置。此寄存器设置不包括天线特定配置。

MFRC63002未针对任何天线配置进行初始化。对于此产品,天线配置需要通过固件完成。

第17.2节描述了用户EEPROM中的MFRC63003天线配置。

寄存器值	值(十六进制)
TxBitMod	20
RFU	00
TxDataCon	04
TxDataMod	50
TxSymFreq	40
TxSym0H	00
TxSym0L	00
TxSym1H	00
TxSym1L	00
TxSym2	00
TxSym3	00
TxSym10Len	00
TxSym32Len	00
TxSym10BurstCtrl	00
TxSym10Mod	00
TxSym32Mod	50
RxBitMod	02
RxEofSym	00
RxSyncValH	00
RxSyncValL	01
RxSyncMod	00
RxMod	08
RxCorr	80
FabCal	B2

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表201.ISO/IEC14443-A 212和MIFARE Classic

寄存器值	值(十六进制)
TxBitMod	20
RFU	00
TxDataCon	05
TxDataMod	50
TxSymFreq	50
TxSym0H	00
TxSym0L	00
TxSym1H	00
TxSym1L	00
TxSym2	00
TxSym3	00
TxSym10Len	00
TxSym32Len	00
TxSym10BurstCtrl	00
TxSym10Mod	00
TxSym32Mod	50
RxBitMod	22
RxEofSym	00
RxSyncValH	00
RxSyncValL	00
RxSyncMod	00
RxMod	0D
RxCorr	80
FabCal	B2

表202.ISO/IEC14443-A 424和MIFARE Classic

寄存器值	值(十六进制)
TxBitMod	20
RFU	00
TxDataCon	06
TxDataMod	50
TxSymFreq	60
TxSym0H	00
TxSym0L	00
TxSym1H	00
TxSym1L	00

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	值(十六进制)
TxSym2	00
TxSym3	00
TxSym10Len	00
TxSym32Len	00
TxSym10BurstCtrl	00
TxSym10Mod	00
TxSym32Mod	50
RxBitMod	22
RxEofSym	00
RxSyncValH	00
RxSyncValL	00
RxSyncMod	00
RxMod	0D
RxCorr	80
FabCal	B2

表203.ISO/IEC14443-A 848和MIFARE Classic

寄存器值	值 (十六进制)
TxBitMod	20
RFU	00
TxDataCon	07
TxDataMod	50
TxSymFreq	70
TxSym0H	00
TxSym0L	00
TxSym1H	00
TxSym1L	00
TxSym2	00
TxSym3	00
TxSym10Len	00
TxSym32Len	00
TxSym10BurstCtrl	00
TxSym10Mod	00
TxSym32Mod	50
RxBitMod	22
RxEofSym	00

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	值 (十六进制)
RxSyncValH	00
RxSyncValL	00
RxSyncMod	00
RxMod	0D
RxCorr	80
FabCal	B2

17.2 MFRC63003 EEPROM配置

MFRC63003用户EEPROM已用有用的值初始化,以便使用典型的65x65mm天线配置芯片。存储在EEPROM中的这些值可用于通过命令LoadReg配置MFRC63003。通常,与预设值相比,需要修改其中一些条目,以针对特定天线实现最佳RF性能。

寄存器0x28···0x39与天线的配置相关。对于支持的每种协议,都有专门的预设配置可用。为确保CLRC66303系列产品之间的兼容性,所有产品都使用在EEPROM中初始化的相同默认设置,即使某些协议(例如ISO/IEC14443-B)不受MFRC63003产品支持且无法使用。

也可以通过各个寄存器的写命令初始化这些寄存器。

表204.ISO/IEC14443-A 106和MIFARE Classic

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	C0	8E
TxAmp	C1	12
DrvCon	C2	39
Txl	C3	0A
TXCrcPreset	C4	18
RXCrcPreset	C5	18
TxDataNum	C6	0F
TxModWidth	C7	21
TxSym10BurstLen	C8	00
TxWaitCtrl	C9	C0
TxWaitLo	CA	12
TxFrameCon	СВ	CF
RxSofD	CC	00
RxCtrl	CD	04
RxWait	CE	90
RxTreshold	CF	5C
Rcv	D0	12

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
RxAna	D1	0A

表205.ISO/IEC14443-A 212和MIFARE Classic

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	D4	8E
TxAmp	D5	D2
DrvCon	D6	11
TxI	D7	0A
TXCrcPreset	D8	18
RXCrcPreset	D9	18
TxDataNum	DA	0F
TxModWidth	DB	10
TxSym10BurstLen	DC	00
TxWaitCtrl	DD	C0
TxWaitLo	DE	12
TxFrameCon	DF	CF
RxSofD	E0	00
RxCtrl	E1	05
RxWait	E2	90
RxTreshold	E3	3C
Rcv	E4	12
RxAna	E5	0B

表206.ISO/IEC14443-A 424和MIFARE Classic

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	E8	8F
TxAmp	E9	DE
DrvCon	EA	11
Txl	EB	0F
TXCrcPreset	EC	18
RXCrcPreset	ED	18
TxDataNum	EE	0F
TxModWidth	EF	07
TxSym10BurstLen	F0	00
TxWaitCtrl	F1	C0
TxWaitLo	F2	12

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
TxFrameCon	F3	CF
RxSofD	F4	00
RxCtrl	F5	06
RxWait	F6	90
RxTreshold	F7	2B
Rcv	F8	12
RxAna	F9	0B

表207.ISO/IEC14443-A 848和MIFARE Classic

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0100	8F
TxAmp	0101	DB
DrvCon	0102	21
Txl	0103	0F
TXCrcPreset	0104	18
RXCrcPreset	0105	18
TxDataNum	0106	0F
TxModWidth	0107	02
TxSym10BurstLen	0108	00
TxWaitCtrl	0109	C0
TxWaitLo	010A	12
TxFrameCon	010B	CF
RxSofD	010C	00
RxCtrl	010D	07
RxWait	010E	90
RxTreshold	010F	3A
Rcv	0110	12
RxAna	0111	ОВ

用于初始化接收器的以下EEprom值不能用于MFRC63003。这些值是为了确保CLRC66303系列产品之间的兼容性。

表208.ISO/IEC14443-B 106

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0114	8F
TxAmp	0115	0E
DrvCon	0116	09

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
Txl	0117	0A
TXCrcPreset	0118	7B
RXCrcPreset	0119	7B
TxDataNum	011A	08
TxModWidth	011B	00
TxSym10BurstLen	011C	00
TxWaitCtrl	011D	01
TxWaitLo	011E	00
TxFrameCon	011F	05
RxSofD	0120	00
RxCtrl	0121	34
RxWait	0112	90
RxTreshold	0113	6F
Rcv	0114	12
RxAna	0115	03

表209.ISO/IEC14443-B 212

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0128	8F
TxAmp	0129	0E
DrvCon	012A	09
Txl	012B	0A
TXCrcPreset	012C	7B
RXCrcPreset	012D	7B
TxDataNum	012E	08
TxModWidth	012F	00
TxSym10BurstLen	0130	00
TxWaitCtrl	0131	01
TxWaitLo	0132	00
TxFrameCon	0133	05
RxSofD	0134	00
RxCtrl	0135	35
RxWait	0136	90
RxTreshold	0137	3F
Rcv	0138	12
RxAna	0139	03

产品数据手册

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表210.ISO/IEC14443-B 424

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0140	8F
TxAmp	0141	0F
DrvCon	0142	09
Txl	0143	0A
TXCrcPreset	0144	7B
RXCrcPreset	0145	7B
TxDataNum	0146	08
TxModWidth	0147	00
TxSym10BurstLen	0148	00
TxWaitCtrl	0149	01
TxWaitLo	014A	00
TxFrameCon	014B	05
RxSofD	014C	00
RxCtrl	014D	36
RxWait	014E	90
RxTreshold	014F	3F
Rcv	0150	12
RxAna	0151	03

表211.ISO/IEC14443-B 848

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0154	8F
TxAmp	0155	10
DrvCon	0156	09
Txl	0157	0A
TXCrcPreset	0158	7B
RXCrcPreset	0159	7B
TxDataNum	015A	08
TxModWidth	015B	00
TxSym10BurstLen	015C	00
TxWaitCtrl	015D	01
TxWaitLo	015E	00
TxFrameCon	015F	05
RxSofD	0160	00
RxCtrl	0161	37
RxWait	0162	90

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
RxTreshold	0163	3F
Rcv	0164	12
RxAna	0165	03

表212.JIS X 6319-4 (FeliCa) 212

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0168	8F
TxAmp	0169	17
DrvCon	016A	01
Txl	016B	06
TXCrcPreset	016C	09
RXCrcPreset	016D	09
TxDataNum	016E	08
TxModWidth	016F	00
TxSym10BurstLen	0170	03
TxWaitCtrl	0171	80
TxWaitLo	0172	12
TxFrameCon	0173	01
RxSofD	0174	00
RxCtrl	0175	05
RxWait	0176	86
RxTreshold	0177	3F
Rcv	0178	12
RxAna	0179	02

表213.JIS X 6319-4 (FeliCa) 424

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0180	8F
TxAmp	0181	17
DrvCon	0182	01
Txl	0183	06
TXCrcPreset	0184	09
RXCrcPreset	0185	09
TxDataNum	0186	08
TxModWidth	0187	00
TxSym10BurstLen	0188	03

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
TxWaitCtrl	0189	80
TxWaitLo	018A	12
TxFrameCon	018B	01
RxSofD	018C	00
RxCtrl	018D	06
RxWait	018E	86
RxTreshold	018F	3F
Rcv	0190	12
RxAna	0191	02

表214.ISO/IEC15693 SLI 1/4 - SSC- 26

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0194	89
TxAmp	0195	10
DrvCon	0196	09
Txl	0197	0A
TXCrcPreset	0198	7B
RXCrcPreset	0199	7B
TxDataNum	019A	08
TxModWidth	019B	00
TxSym10BurstLen	019C	00
TxWaitCtrl	019D	88
TxWaitLo	019E	A9
TxFrameCon	019F	0F
RxSofD	01A0	00
RxCtrl	01A1	02
RxWait	01A2	9C
RxTreshold	01A3	74
Rcv	01A4	12
RxAna	01A5	07

表215.ISO/IEC15693 SLI 1/4 - SSC-53

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	01A8	89
TxAmp	01A9	10
DrvCon	01AA	09

产品数据手册

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
Txl	01AB	0A
TXCrcPreset	01AC	7B
RXCrcPreset	01AD	7B
TxDataNum	01AE	08
TxModWidth	016F	00
TxSym10BurstLen	01B0	00
TxWaitCtrl	01B1	88
TxWaitLo	01B2	A9
TxFrameCon	01B3	0F
RxSofD	01B4	00
RxCtrl	01B5	03
RxWait	01B6	9C
RxTreshold	01B7	74
Rcv	01B8	12
RxAna	01B9	03

表216.ISO/IEC15693 SLI 1/256 - DSC

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	01C0	8E
TxAmp	01C1	10
DrvCon	01C2	01
Txl	01C3	06
TXCrcPreset	01C4	7B
RXCrcPreset	01C5	7B
TxDataNum	01C6	08
TxModWidth	01C7	00
TxSym10BurstLen	01C8	00
TxWaitCtrl	01C9	88
TxWaitLo	01CA	A9
TxFrameCon	01CB	0F
RxSofD	01CC	00
RxCtrl	01CD	02
RxWait	01CE	10
RxTreshold	01CF	44
Rcv	01D0	12
RxAna	01D1	06

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表217.EPC/UID - SSC -26

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	01D4	8F
TxAmp	01D5	10
DrvCon	01D6	01
Txl	01D7	06
TXCrcPreset	01D8	74
RXCrcPreset	01D9	7B
TxDataNum	01DA	18
TxModWidth	01DB	00
TxSym10BurstLen	01DC	00
TxWaitCtrl	01DD	50
TxWaitLo	01DE	5C
TxFrameCon	01DF	0F
RxSofD	01E0	00
RxCtrl	01E1	03
RxWait	01E2	10
RxTreshold	01E3	4E
Rcv	01E4	12
RxAna	01E5	06

表218.EPC-V2 - 2/424

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	01E8	8F
TxAmp	01E9	10
DrvCon	01EA	09
Txl	01EB	0A
TXCrcPreset	01EC	11
RXCrcPreset	01ED	91
TxDataNum	01EE	09
TxModWidth	01EF	00
TxSym10BurstLen	01F0	00
TxWaitCtrl	01F1	80
TxWaitLo	01F2	12
TxFrameCon	01F3	01
RxSofD	01F4	00
RxCtrl	01F5	03
RxWait	01F6	A0

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
RxTreshold	01F7	56
Rcv	01F8	12
RxAna	01F9	0F

表219.EPC-V2 - 4/424

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0200	8F
TxAmp	0201	10
DrvCon	0202	09
Txl	0203	0A
TXCrcPreset	0204	11
RXCrcPreset	0205	91
TxDataNum	0206	09
TxModWidth	0207	00
TxSym10BurstLen	0208	00
TxWaitCtrl	0209	80
TxWaitLo	020A	12
TxFrameCon	020B	01
RxSofD	020C	00
RxCtrl	020D	03
RxWait	020E	A0
RxTreshold	020F	56
Rcv	0210	12
RxAna	0211	0F

表220.EPC-V2 - 2/848

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0214	8F
TxAmp	0215	D0
DrvCon	0216	01
Txl	0217	0A
TXCrcPreset	0218	11
RXCrcPreset	0219	91
TxDataNum	021A	09
TxModWidth	021B	00
TxSym10BurstLen	021C	00

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
TxWaitCtrl	021D	80
TxWaitLo	021E	12
TxFrameCon	021F	01
RxSofD	0220	00
RxCtrl	0221	05
RxWait	0222	A0
RxTreshold	0223	26
Rcv	0224	12
RxAna	0225	0E

表221.EPC-V2 - 4/848

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0228	8F
TxAmp	0229	D0
DrvCon	022A	01
TxI	022B	0A
TXCrcPreset	022C	11
RXCrcPreset	022D	91
TxDataNum	022E	09
TxModWidth	022F	00
TxSym10BurstLen	0230	00
TxWaitCtrl	0231	80
TxWaitLo	0232	12
TxFrameCon	0233	01
RxSofD	0234	00
RxCtrl	0235	05
RxWait	0236	A0
RxTreshold	0237	26
Rcv	0238	12
RxAna	0239	0E

表222.Jewel

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0240	8E
TxAmp	0241	15
DrvCon	0242	11

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

寄存器值	EEPROM地址(十六进制)	值(十六进制)
Txl	0243	06
TXCrcPreset	0244	18
RXCrcPreset	0245	18
TxDataNum	0246	0F
TxModWidth	0247	20
TxSym10BurstLen	0248	00
TxWaitCtrl	0249	40
TxWaitLo	024A	09
TxFrameCon	024B	4F
RxSofD	024C	00
RxCtrl	024D	04
RxWait	024E	8F
RxTreshold	024F	32
Rcv	0250	12
RxAna	0251	0A

表223.ISO/IEC14443 - B 106 EMVCo (优化后)

寄存器值	EEPROM地址(十六进制)	值(十六进制)
DrvMode	0254	8F
TxAmp	0255	0E
DrvCon	0256	09
Txl	0257	0A
TXCrcPreset	0258	7B
RXCrcPreset	0259	7B
TxDataNum	025A	08
TxModWidth	025B	00
TxSym10BurstLen	025C	00
TxWaitCtrl	025D	01
TxWaitLo	025E	00
TxFrameCon	025F	05
RxSofD	0260	00
RxCtrl	0261	34
RxWait	0262	90
RxTreshold	0263	9F
Rcv	0264	12
RxAna	0265	03

MFRC630 恩智浦半导体

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

缩略词 18

表224.缩略词

首字母缩略词	说明
ADC	模数转换器
BPSK	二进制相移键控
CRC	循环冗余检查
CW	连续波
EGT	额外保护时间
EMC	电磁兼容性
EMD	电磁干扰
EOF	帧结束
EPC	电子产品代码
ETU	基本时间单元
GPIO	通用输入/输出
НВМ	人体模型
I ² C	内部集成电路
IRQ	中断请求
LFO	低频振荡器
LPCD	低功耗卡检测
LSB	最低有效位
MISO	主机输入从机输出
MOSI	主机输出从机输入
MSB	最高有效位
NRZ	不归零
NSS	非从机选择
PCD	接近耦合器件
PLL	锁相环
RZ	归零
RX	接收器
SAM	安全访问模块
SOF	帧起始
SPI	串行外设接口
SW	软件
TTimer	时钟周期时序
TX	发射器
UART	通用异步接收器发射器
UID	唯一标识符

产品数据手册

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

首字母缩略词	说明
VCO	压控振荡器

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

19 参考文献

[1]

应用笔记AN11019

CLRC663、MFRC630、MFRC631、SLRC610天线设计指南

[2]

应用笔记AN11783

CLRC663加低功耗卡检测

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

20 修订记录

表225.修订记录

文档ID	发布日期	数据手册状态	更改说明	取代版本
MFRC630 v.4.7	20180912	产品数据手册	-	MFRC630 v.4.6
变更内容:	• 第7.8.3节中的	的低频定时器说明现在更详细	Ш	
MFRC630 v.4.6	20180515	产品数据手册	-	MFRC630 v.4.5
变更内容:	加载协议命令编辑更新	· 寄存器标题经过更新,在标	示题中添加了协议号	_
MFRC630 v.4.5	20171219	产品数据手册	-	MFRC630 v.4.4
变更内容:	• 删除了对MIC	ORE应用笔记的引用		
MFRC630 v.4.4	20170919	产品数据手册	-	MFRC630 v.4.3
变更内容:		d备注(<u>第7.10.3.5节"接收</u> <u>订购信息"</u> :删除了CLRC6		FRC63003HN
MFRC630 v.4.3	20170719	产品数据手册	-	MFRC630 v.4.2
变更内容:	添加了对新产更新了第19节	·品类型MFRC63003的描述 5"参考文献"		
MFRC630 v.4.2	20160427	产品数据手册	-	MFRC630 v.4.1
变更内容:	• 更新了描述性 • <u>第1节"简介</u>	标题 "和 <u>第2节"特性和优势"</u> :	增加了NTAG功能	
MFRC630 v.4.1	20160211	产品数据手册	-	MFRC630 v.4.0
变更内容:		号: 删除了表注释[3]和[4] 了TVDD电源电流值		
MFRC630 v.4.0	20151029	产品数据手册	-	MFRC630 v.3.3
变更内容:	- I _{DD(TVDD)} 最 • <u>图8"使用SF</u>	DD和DVDD最小值和最大值 大值更新为250 mA <u>PI连接到主机"</u> : 已更新 <u>B读写访问"</u> : 已更新		
MFRC630 v.3.3	20140204	产品数据手册	-	MFRC630 v.3.2
变更内容:	更新了寄存器更新了寄存器更新了Water更新了FIFOL	描述中的排印错误 器概述中的WaterLevel和FIF RFIFOControl中的WaterLev level寄存器	rel和FIFOLength	
MFRC630 v.3.2	20130312	产品数据手册	-	MFRC630 v.3.1
变更内容:	更新了EEPR更改了描述性表183 "引脚		己更正	(

MFRC630

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

文档ID	发布日期	数据手册状态	更改说明	取代版本
MFRC630 v.3.1	20130906	产品数据手册	-	-

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

21 法律信息

21.1 数据手册状态

文档状态[1][2]	产品状态[3]	定义
客观[缩略版]数据手册	开发	该文档包含产品开发客观规范的数据。
初始[缩略版]数据手册	验证	该文档含有初始规范的数据。
产品[缩略版]数据手册	生产	该文档含有产品规范。

- [1] 请在开始或完成设计之前查看最新发布文件。
- [2] 有关"缩略版数据手册"的说明见"定义"部分。
- [3] 自本文件发布以来,文件中的器件产品状态可能已发生变化;如果存在多个器件,则可能存在差异。最新产品状态信息通过互联网发布,网址为: http://www.nxp.com。

21.2 定义

初稿——本文档仅为初稿版本。内容仍在内部审查,尚未正式批准,可能会有进一步修改或补充。思智浦半导体对本文信息的准确性或完整性不做任何说明或保证,并对因使用此信息而带来的后果不承担任何责任。

缩略版数据手册——缩略版数据手册是产品型号和标题完全相同的完整版数据手册的节选。缩略版数据手册仅供快速参考使用,不包括详细和完整的信息。欲了解详细、完整的信息,请查看相关的完整版数据手册,可向当地的恩智浦半导体销售办事处索取。如完整版与缩略版存在任何不一致或冲突,请以完整版为准。

产品规范——产品数据手册中提供的信息和数据应定义恩智浦半导体与 其客户之间达成一致的产品规范,除非恩智浦半导体和客户另行达成书 面协议。在任何情况下,若协议认为恩智浦半导体产品需要具有超出产 品数据手册规定的功能和质量,则该协议无效。

21.3 免责声明

有限保证和责任——本文中的信息据信是准确和可靠的。但是,恩智浦半导体对此处所含信息的准确性或完整性不做任何明示或暗示的声明或保证,并对因使用此信息而带来的后果不承担任何责任。若文中信息并非来自恩智浦半导体,则恩智浦半导体对该信息的内容概不负责。在任何情况下,对于任何间接性、意外性、惩罚性、特殊性或后果性损害(包括但不限于利润损失、积蓄损失、业务中断、因拆卸或更换任何产品而产生的开支或返工费用),无论此等损害是否基于侵权行为(包括过失)、保证、违约或任何其他法理,思智浦半导体对本文所述产品的点计责任和累积责任仅限于恩智浦商业销售条款和条件所规定的范围。

修改权利——恩智浦半导体保留对本文所发布的信息(包括但不限于规范和产品说明)随时进行修改的权利,恕不另行通知。本文档将取代并替换之前就此提供的所有信息。

适宜使用——恩智浦半导体产品并非设计、授权或担保适合用于生命保障、生命关键或安全关键系统或设备,亦非设计、授权或担保适合用于在恩智浦半导体产品失效或故障时可导致人员受伤、死亡或严重财产或环境损害的应用。恩智浦半导体及其供应商对在此类设备或应用中加入和/或使用恩智浦半导体产品不承担任何责任,客户需自行承担因加入和/或使用恩智浦半导体产品而带来的风险。

应用——本文档所述任何产品的应用只用于例证目的。此类应用如不经进一步测试或修改用于特定用途,恩智浦半导体对其适用性不做任何声明或保证。客户负责自行利用恩智浦半导体产品进行设计和应用,对于应用或客户产品设计,恩智浦半导体无义务提供任何协助。客户须自行负责检验恩智浦半导体的产品是否适用于其规划的应用和产品,以及是否适用于其第三方客户的规划应用和使用。客户须提供适当的设计和操作安全保障措施,以尽可能降低与应用和产品相关的风险。对于因客户的应用或产品中的任何缺陷或故障,或者客户的第三方客户的应用或使用导致的任何故障、损害、费用或问题,图智浦半导体均不承担任何责任。客户负责对自己基于恩智浦半导体的产品的应用和产品进行所有必要测试,以避免这些应用和产品或者客户的第三方客户的应用或使用存在任何缺陷。恩智浦不承担与此相关的任何责任。

限值——超过一个或多个限值(如IEC 60134绝对最大额定值体系所规定)会给器件带来永久性损害。限值仅为强度额定值,若器件工作于这些条件下或者超过"建议工作条件部分"(若有)或者本文档"特性"部分规定的条件下,则不在担保范围之内。持续或反复超过限值将对器件的质量和可靠性造成永久性、不可逆转的影响。

商业销售条款和条件——除非有效书面单项协议另有规定,恩智浦半导体产品的销售遵循关于商业销售的一般条款和条件,详见http://www.nxp.com/profile/terms。如果只达成了单项协议,则该协议的条款和条件适用。恩智浦半导体特此明确反对,应用客户就其购买恩智浦半导体的产品而制定的一般条款和条件。

无销售或许可要约——本文档中的任何信息均不得被理解或解释为对承诺开放的销售产品的要约,或者授予、让与或暗示任何版权、专利或其他工业或知识产权的任何许可。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

快速参考数据——快速参考数据指本文件"限值"和"特性"部分所提供数据的节选,因此不完整、不详尽并且不具法律约束力。

出口管制——本文档以及此处说明的产品可能受出口法规的管制。出口可能需要事先经主管部门批准。

非汽车应用产品——除非本数据手册明确表示,恩智浦半导体的本特定产品适用于汽车应用,否则,均不适用于汽车应用。未根据汽车测试或应用要求进行验证或测试。对于在汽车器件或应用中包括和/或使用非汽车应用产品的行为,恩智浦半导体不承担任何责任。客户将产品用于设计导入以及符合汽车规范和标准的汽车应用时,客户须(a)使用产品但恩智浦半导体不产品的此等汽车应用、用途和规范作任何担保;并且(b) 若客户超越恩智浦半导体所提供规格使用汽车应用产品,须自行承担所有风险;并且(c)对于因客户设计以及客户超出恩智浦半导体标准担保范围和恩智浦半导体所提供规格使用汽车应用产品而导致的任何责任、损害或产品故障索赔,客户须免除恩智浦半导体的全部责任。

翻译——非英文(翻译)版的文档仅供参考。如翻译版与英文版存在任何差异,以英文版为准。

21.4 许可

购买具有ISO/IEC 14443 B类功能的恩智浦IC



恩智浦半导体的这款IC支持ISO/IEC 14443 B类软件,并获得Innovatron的ISO/IEC 14443 B非接触式卡专利许可。

许可内容包括在系统和/或最终用户设备中使用该IC的权利。

RATP/Innovatron技术

购买采用NFC技术的恩智浦IC

购买符合近场通信(NFC)标准之一(ISO/IEC 18092和ISO/IEC 21481)的某款恩智浦半导体IC并不意味着可获得实施任何此类标准会侵犯的任何专利权的许可。购买恩智浦半导体IC不包括任何恩智浦专利(或其他知识产权)的许可,包括这些产品与其他产品(无论是硬件还是软件)的组合。

21.5 商标

注意: 所有引用的品牌、产品名称、服务名称以及商标均为其各自所有者的资产。

I2C总线——该徽标是恩智浦的商标。

MIFARE——NXP B.V.的商标

DESFire——NXP B.V.的商标

ICODE和I-CODE——NXP B.V.的商标

MIFARE Plus——NXP B.V.的商标

MIFARE Ultralight——NXP B.V.的商标

MIFARE Classic——NXP B.V.的商标

产品数据手册

MFRC630

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表

表1.快速参考数据 MFRC63002HN	3	表48.WaterLevel寄存器(地址03h);	57
表2.快速参考数据 MFRC63003HN	3	表49.WaterLevel位	58
表3.订购信息	4	表50.FIFOLength寄存器(地址04h); 复位值: 00h	58
表4.引脚说明	6	表51.FIFOLength位	58
表5.中断源	9	表52.FIFOData寄存器(地址05h)	59
表6.ISO/IEC 14443 A型的通信概述和MIFARE Classic的	读/写	表53.FIFOData位	59
模式		表54.IRQ0寄存器(地址06h); 复位值: 00h	59
表7.检测不同接口类型的连接机制	13	表55.IRQ0位	
表8.MOSI和MISO的字节顺序	14	表56.IRQ1寄存器(地址07h)	60
表9.MOSI和MISO的字节顺序	15	表57.IRQ1位	60
表10.地址字节0寄存器;地址MOSI	15	表58.IRQ0En寄存器(地址08h)	61
表11.定时条件SPI	15	表59.IRQ0En位	
表12.BR_T0和BR_T1的设置	16	表60.IRQ1En寄存器(地址09h);	
表13.可选的传输速度	16	表61.IRQ1EN位	
表14.UART成帧	17	表62.错误寄存器(地址0Ah)	
表15.读取数据的字节顺序	17	表63. 错误位	
表16.写入数据的字节顺序	18	表64.状态寄存器(地址0Bh)	
表17.时序参数I ² CL	23	表65.状态位	
表18.SPI SAM连接	25	表66.RxBitCtrl寄存器(地址0Ch);	
表19.边界扫描命令	25	表67.RxBitCtrl位	
表20.MFRC630的边界扫描路径		表68.RxColl寄存器(地址0Dh);	
表21.TX1和TX2的设置		表69.RxColl位	
表22.通过TXamp.set_residual_carrier设置残余载波和调制		表70.TControl寄存器(地址0Eh)	
数		表71.TControl位	
表23.单端或差分接收器的配置	35	表71.TCOnttor位 表72.T0Control寄存器(地址0Fh);	
表24.MFRC630有源天线概念的寄存器配置(数字)	36	表73.T0Control位	
表25.MFRC630有源天线概念的寄存器配置(天线)	36		
表26.EEPROM存储器组织	40	表74.T0ReloadHi寄存器(地址10h);	
表27.生产数据区域(页0)		表75.T0ReloadHi位	
表28.CLRC663系列的产品ID概览	41	表76.T0ReloadLo寄存器(地址11h);表77.T0ReloadLo位	
表29.配置区域(页0)			
表30.接口字节	41	表78.T0CounterValHi寄存器(地址12h)	
表31.接口位		表79.T0CounterValHi位	
表32.存储器组协议区域中的Tx和Rx布局		表80.T0CounterValLo寄存器(地址13h)	
表33.寄存器复位值(十六进制)(页0)		表81.T0CounterValLo位	
表34.寄存器复位值(十六进制)(页1和页2)		表82.T1Control寄存器(地址14h);	
表35.晶体要求建议		表83.T1Control位	
表36.使用integerN PLL时的选定频率的分频器值		表84.T0ReloadHi寄存器(地址15h)	
表37.命令集		表85.T1ReloadHi位	
表 38 .预定义协议概述 RX ^[1]		表86.T1ReloadLo寄存器(地址16h)	
表39.预定义协议概述TX[1]		表87.T1ReloadValLo位	69
表40.寄存器位的行为及其名称		表88.T1CounterValHi寄存器(地址17h)	70
表41.MFRC630寄存器概述		表89.T1CounterValHi位	
表42.命令寄存器(地址00h)		表90.T1CounterValLo寄存器(地址18h)	70
		表91.T1CounterValLo位	70
表43.命令位		表92.T2Control寄存器(地址19h)	70
表44.HostCtrl寄存器(地址01h);		表93.T2Control位	70
表45.HostCtrl位		表94.T2ReloadHi寄存器(地址1Ah)	71
表46.FIFOControl寄存器(地址02h);		表95.T2Reload位	71
表47.FIFOControl位	57	表96.T2ReloadLo寄存器(地址1Bh)	71
MFRC630 本文档中所有f	言息均受法征	車免责声明保护。 ◎ NXP B.V. 2018。保留所不	有权利。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表97.T2ReloadLo位	72	表148.RxSofD寄存器(地址34h)	84
表98.T2CounterValHi寄存器(地址1Ch)	72	表149.RxSofD位	84
表99.T2CounterValHi位	72	表150.RxCtrl寄存器(地址35h)	85
表100.T2CounterValLo寄存器(地址1Dh)	72	表151.RxCtrl位	85
表101.T2CounterValLo位	72	表152.RxWait寄存器(地址36h)	85
表102.T3Control寄存器(地址1Eh)	72	表153.RxWait位	85
表103.T3Control位	73	表154.RxThreshold寄存器(地址37h)	86
表104.T3ReloadHi寄存器(地址1Fh);	73	表155.RxThreshold位	
表105.T3ReloadHi位		表156.Rcv寄存器(地址38h)	86
表106.T3ReloadLo寄存器(地址20h)		表157.Rcv位	
表107.T3ReloadLo位		表158.RxAna寄存器(地址39h)	
表108.T3CounterValHi寄存器(地址21h)		表159.RxAna位	
表109.T3CounterValHi位		表160.增益和高通转折寄存器设置的影响	
表110.T3CounterValLo寄存器(地址22h)		表161.SerialSpeed寄存器(地址3Bh);复位值: 7Ah	
表111.T3CounterValLo位		表162.SerialSpeed位	
表112.T4Control寄存器(地址23h)		表163.RS232速率设置	
表113.T4控制位		表164.LFO_Trim寄存器(地址3Ch)	
表114.T4ReloadHi寄存器(地址24h)		表165.LFO_Trim位	
		表166.PLL_Ctrl寄存器(地址3Dh)	
表115.T4ReloadHi位			
表116.T4ReloadLo寄存器(地址25h)		表167.PLL_Ctrl寄存器位	
表117.T4ReloadLo位		表168.设置反馈分频器PLLDiv_FB [1:0]	
表118.T4CounterValHi寄存器(地址26h)		表169.PLLDiv_Out寄存器(地址3Eh)	
表119.T4CounterValHi位		表170.PLLDiv_Out位	
表120.T4CounterValLo寄存器(地址27h)		表171.设置输出分频比PLLDiv_Out [7:0]	
表121.T4CounterValLo位		表172.LPCD_QMin寄存器(地址3Fh)	
表122.DrvMode寄存器(地址28h)		表173.LPCD_QMin位	
表123.DrvMode位		表174.LPCD_QMax寄存器(地址40h)	
表124.TxAmp寄存器(地址29h)		表175.LPCD_QMax位	
表125.TxAmp位	78	表176.LPCD_IMin寄存器(地址41h)	
表126.TxCon寄存器(地址2Ah)	78	表177.LPCD_IMin位	
表127.TxCon位	78	表178.LPCD_Result_I寄存器(地址42h)	92
表128.Txl寄存器(地址2Bh)	79	表179.LPCD_I_Result位	93
表129.Txl位	79	表180.LPCD_Result_Q寄存器(地址43h)	93
表130.TXCrcPreset寄存器(地址2Ch)	79	表181.LPCD_Q_Result位	93
表131.TxCrcPreset位	79	表182.LPCD_Options寄存器(地址3Ah)	93
表132.发射器CRC预置值配置	80	表183.LPCD_选项	93
表133.RxCrcCon寄存器(地址2Dh)	80	表184.PinEn寄存器(地址44h)	94
表134.RxCrcCon位	80	表185.PinEn位	94
表135.接收器CRC预置值配置	80	表186.PinOut寄存器(地址45h)	95
表136.TxDataNum寄存器(地址2Eh)	81	表187.PinOut位	95
表137.TxDataNum位	81	表188.PinIn寄存器(地址46h)	95
表138.TxDataModWidth寄存器(地址2Fh)	81	表189.PinIn位	
表139.TxDataModWidth位		表190.PinOut寄存器(地址47h)	
表140.TxSym10BurstLen寄存器(地址30h)		表191.SigOut位	
表141.TxSym10BurstLen位		表192.版本寄存器(地址7Fh)	
表142.TxWaitCtrl寄存器(地址31h);复位值:C0h		表193.版本位	
表143.TXWaitCtrl位表143.TXWaitCtrl位		表194.限值	
表144.TxWaitLo寄存器(地址32h)		表195.MFRC63002HN工作条件	
表145.TxWaitLo位表145.TxWaitLo位		表196.MFRC63003HN工作条件	
表146.FrameCon寄存器(地址33h)		表197.热特性	
表146.FrameCon位表147.FrameCon位		表198.特性	
表 147.FrameCon位 ************************************			

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

表199.SPI时序特性10	14
表200.快速模式和快速模式+下的I ² C总线时序10	14
表201.ISO/IEC14443-A 212和MIFARE Classic11	8
表202.ISO/IEC14443-A 424和MIFARE Classic11	8
表203.ISO/IEC14443-A 848和MIFARE Classic11	9
表204.ISO/IEC14443-A 106和MIFARE Classic12	20
表205.ISO/IEC14443-A 212和MIFARE Classic12	!1
表206.ISO/IEC14443-A 424和MIFARE Classic12	!1
表207.ISO/IEC14443-A 848和MIFARE Classic12	22
表208.ISO/IEC14443-B 10612	22
表209.ISO/IEC14443-B 21212	23
表210.ISO/IEC14443-B 42412	<u>'</u> 4
表211.ISO/IEC14443-B 84812	<u>'</u> 4
表212.JIS X 6319-4 (FeliCa) 21212	25

表213.JIS X 6319-4 (FeliCa) 424	125
表214.ISO/IEC15693 SLI 1/4 - SSC- 26	126
表215.ISO/IEC15693 SLI 1/4 - SSC-53	126
表216.ISO/IEC15693 SLI 1/256 - DSC	127
表217.EPC/UID - SSC -26	128
表218.EPC-V2 - 2/424	128
表219.EPC-V2 - 4/424	129
表220.EPC-V2 - 2/848	129
表221.EPC-V2 - 4/848	130
表222.Jewel	130
表223.ISO/IEC14443 - B 106 EMVCo(优化后)	131
表224.缩略词	132
表225 修订记录	135

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

冬

图1.MFRC630的简化框图	5
图2.引脚配置HVQFN32 (SOT617-1)	6
图3.MFRC630的详细框图	8
图4.读/写模式)	. 12
图5.ISO/IEC 14443 A型的读/写模式和MIFARE Classic的读模式	
图6.符合ISO/IEC 14443 A型协议的数据编码和帧处理	. 13
图7.通过SPI与主机连接	.14
图8.通过SPI与主机连接	. 16
图9.UART读取示例	. 18
图10.UART写入的示例图	. 18
图11.I ² C总线接口	. 19
图12.I2C总线上的位传输	. 19
图13.START和STOP条件	. 20
图14.I ² C总线上的确认	. 21
图15.I ² C总线上的数据传输	. 21
图16.起始程序后的第一个字节	. 21
图17.寄存器读取和写入访问	. 23
图18.I2C接口实现便利的MIFARF SAM集成	. 25

图19.边界扫描单元路径结构	27
图20.调制的一般依赖关系	31
图21.示例1:overshoot_t1 = 2d;overhoot_t2 = 5d。	33
图22.示例2: overshoot_t1 = 0d; overhoot_t2 = 5d	34
图23.接收器电路的框图	35
图24.有源天线概念的框图	36
图25.SIGIN/SIGOUT信号路由概述	38
图26.EEPROM的布局	40
图27.石英晶体连接	44
图28.电压调节器逻辑内部PDown	48
图29.引脚RX输入电压	104
图30.I2C总线上快速和标准模式器件的时序	105
图31.典型应用天线电路图	106
图32.SOT617-1 (HVQFN32)封装尺寸	109
图33.封装信息(1个托盘)	112
图34.封装信息(5个托盘)	113
图35.托盘细节	114
刻36 	115

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

目录

1	简介	1	7.5.4	关于FIFO缓冲器的状态信息	30
2	特性和优势	2	7.6	模拟接口和非接触式UART	31
3	快速参考数据	3	7.6.1	概览	31
	いたショスタロー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・		7.6.2	TX发射器	31
	功能框图		7.6.2.1	过冲保护	33
	切能性因		7.6.2.2	位生成器	34
			7.6.3	接收器电路	34
6.1	引脚说明		7.6.3.1	概览	34
	功能说明		7.6.3.2	功能框图	34
7.1	中断控制器		7.6.4	有源天线概念	
7.2	定时器模块		7.6.5	符号生成器	
7.2.1	定时器模式		7.7	存储器	
7.2.1.1	超时和看门狗计数器		7.7.1	存储器概述	
7.2.1.2	唤醒定时器 秒表		7.7.2	EEPROM存储器组织	
7.2.1.3				产品信息和配置 - 页0	
7.2.1.4	定时触发器		7.7.3	EEPROM初始化内容加载协议	
7.2.1.5	走的融及奋非接触式接口单元		7.8	时钟生成	
7.3.1	ISO/IEC 14443 A型和MIFARE Classic的通信模式.		7.8.1	晶体振荡器	
7.3.1	主机接口		7.8.2	IntegerN PLL时钟线	
7.4.1	主机接口配置		7.8.3	低频振荡器(LFO)	
7.4.2	SPI接口		7.9	电源管理	
7.4.2.1	概览		7.9.1	电源概念	
7.4.2.2			7.9.2 7.9.2.1	功率降低模式	
7.4.2.3	3. F.3.74.		7.9.2.1 7.9.2.2	掉电 待机模式	
7.4.2.4			7.9.2.2	调制解调器关闭模式	
7.4.2.5			7.9.2.3 7.9.3	师制胜师益大团模式	
7.4.3	RS232接口		7.9.3 7.9.4	复位和启动时间	
7.4.3.1	传输速度的选择		7.9.4 7.10	命令集	
7.4.3.2	成帧	17	7.10 7.10.1	一般	
7.4.4	I ² C总线接口	18	7.10.1	命令集概述	
7.4.4.1	概览	18	7.10.2	命令功能	
7.4.4.2	I ² C数据有效性	19		空闲命令	
7.4.4.3	I ² C起始和停止条件	20		LPCD命令	
7.4.4.4	I ² C字节格式	20		加载密钥命令	
7.4.4.5	I ² C确认	20		MFAuthent命令	
	I ² C 7位寻址			接收命令	
	I ² C寄存器写入访问			发送命令	
7.4.4.8	I ² C寄存器读取访问		7.10.3.7	收发命令	50
7.4.4.9			7.10.3.8	WriteE2命令	50
7.4.5	SAM接口		7.10.3.9	WriteE2PAGE命令	51
7.4.5.1	SAM功能		7.10.3.1	0 ReadE2命令	51
7.4.5.2			7.10.3.1	1 LoadReg命令	51
7.4.6	边界扫描接口			2 LoadProtocol命令	
7.4.6.1	接口信号			3 LoadKeyE2命令	
7.4.6.2	,			4 StoreKeyE2命令	
7.4.6.3 7.4.6.4	,			5 GetRNR命令	
7.4.6.4	,			6 SoftReset命令	
7.4.6.6				FRC630寄存器	
7.4.6.7	边界扫描单元		8.1	寄存器位访问条件	
7.4.6.8			8.2	MFRC630寄存器概述	
7.4.6.9			8.3	命令配置	
	0 非IEEE1149.1命令		8.3.1	命令	
7.5	缓冲器		8.4	SAM配置寄存器	
7.5.1	概述		8.4.1 8.5	HostCtrl FIFO配置寄存器	
7.5.2	访问FIFO缓冲器		8.5 8.5.1	FIFOControl	
7.5.3	控制FIFO缓冲器		8.5.2	WaterLevel	
MFRC630			ひ.ひ.と ま免责声明保护。		© NXP B.V. 2018。保留所有权利。

MFRC630和MFRC630 plus: MIFAR和NTAG产品的高性能前端

8.5.3	FIFOLength58
8.5.4	FIFOData58
8.6	中断配置寄存器59
8.6.1	IRQ0寄存器59
8.6.2	IRQ1寄存器60
8.6.3	IRQ0En寄存器
8.6.4	IRQ1En
8.7	非接触式接口配置寄存器
8.7.1	错误
8.7.2	状态
8.7.3	RxBitCtrl64
8.7.4	RxColl64
8.8	定时器配置寄存器65
8.8.1	TControl65
8.8.2	T0Control
8.8.2.1	T0ReloadHi67
8.8.2.2	T0ReloadLo67
8.8.2.3	T0CounterValHi67
8.8.2.4	T0CounterValLo68
8.8.2.5	T1Control68
8.8.2.6	T1ReloadHi69
8.8.2.7	T1ReloadLo69
8.8.2.8	T1CounterValHi69
8.8.2.9	T1CounterValLo70
8.8.2.10	T2Control70
8.8.2.11	T2ReloadHi71
8.8.2.12	T2ReloadLo71
8.8.2.13	T2CounterValHi72
8.8.2.14	T2CounterValLoReg72
8.8.2.15	T3Control72
8.8.2.16	T3ReloadHi73
8.8.2.17	T3ReloadLo73
8.8.2.18	T3CounterValHi74
8.8.2.19	T3CounterValLo74
8.8.2.20	T4Control
8.8.2.21	T4ReloadHi75
8.8.2.22	T4ReloadLo76
8.8.2.23	T4CounterValHi76
8.8.2.24	T4CounterValLo77
8.9	发射器配置寄存器77
8.9.1	TxMode
8.9.2	TxAmp77
8.9.3	TxCon
8.9.4	Txl
8.10	CRC配置寄存器
8.10.1	TxCrcPreset
8.10.2	RxCrcCon80
8.11	发射器配置寄存器81
-	ZN 福癿直刊行价
8.11.1 8.11.2	TxDATAModWidth81
8.11.2 8.11.3	
8.11.3 8.11.4	TxSym10BurstLen 82 TxWaitCtrl 82
8.11.4 8.11.5	TxWaitLo
8.11.5 8.12	FrameCon
-	接收器配置寄存器83
8.13	
8.13.1	RxSofD84

8.13.2	RxCtrl	
8.13.3	RxWait	
8.13.4	RxThreshold	
8.13.5	Rcv	
8.13.6	RxAna	
8.14	时钟配置	
8.14.1	SerialSpeed	
8.14.2	LFO_Trimm	
8.14.3	PLL_Ctrl寄存器	
8.14.4	PLLDiv_Out	
8.15	低功耗卡检测配置寄存器	91
8.15.1	LPCD_QMin	91
8.15.2	LPCD_QMax	
8.15.3	LPCD_IMin	
8.15.4	LPCD_Result_I	
8.15.5	LPCD_Result_Q	
8.15.6	LPCD_选项	
8.16	引脚配置	
8.16.1	PinEn	
8.16.2	PinOut	
8.16.3	PinIn	
8.16.4	SigOut	
8.17	版本寄存器	
8.17.1	版本	
9	限值	
9 10	建议工作条件	99
-		99
10	建议工作条件	99 100
10 11	建议工作条件	99 100 101
10 11 12	建议工作条件 热特性 特性	99 100 101 104
10 11 12 12.1	建议工作条件	99 100 101 104 106
10 11 12 12.1 13	建议工作条件	99 100 101 104 106 106
10 11 12 12.1 13 13.1	建议工作条件	99 100 101 104 106 106
10 11 12 12.1 13 13.1 13.1.1	建议工作条件	99 100 101 104 106 106 106
10 11 12 12.1 13 13.1 13.1.1 13.1.2	建议工作条件	99 100 101 104 106 106 107 107
10 11 12 12.1 13 13.1 13.1.1 13.1.2 13.1.3	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线匹配 接收电路	99 100 101 104 106 106 107 107 107
10 11 12 12.1 13 13.1 13.1.1 13.1.2 13.1.3 13.1.4	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线匹配 接收电路 天线线圈 封装尺寸	99 100 101 104 106 106 107 107 107
10 11 12 12.1 13 13.1 13.1.1 13.1.2 13.1.3 13.1.4	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线匹配 接收电路 天线线圈	99 100 101 104 106 106 107 107 107 109
10 11 12 12.1 13 13.1.1 13.1.2 13.1.3 13.1.4 14	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线匹配 接收电路 天线线圈 封装尺寸 处理信息	99 100 101 104 106 106 107 107 107 109 111
10 11 12 12.1 13 13.1.1 13.1.2 13.1.3 13.1.4 14 15 16 17	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线匹配 接收电路 天线线圈 封装尺寸 处理信息 附录	99 100 101 104 106 106 107 107 107 109 111 112
10 11 12 12.1 13 13.1 13.1.1 13.1.2 13.1.3 13.1.4 14 15 16 17 17.1	建议工作条件 热特性 特性 一 时序特性 一 应用信息 天线设计说明 EMC低通滤波器 天线匹配 接收电路 天线线圈 封装尺寸 处理信息 對装信息 附录 LoadProtocol命令寄存器初始化	99 100 101 104 106 106 107 107 107 109 111 112 117
10 11 12 12.1 13 13.1.1 13.1.2 13.1.3 13.1.4 14 15 16 17	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线匹配 接收电路 天线线圈 封装尺寸 处理信息 封装信息 附录 LoadProtocol命令寄存器初始化 MFRC63003 EEPROM配置	99 100 101 104 106 106 107 107 107 111 112 117 112
10 11 12 12.1 13 13.1.1 13.1.2 13.1.3 13.1.4 14 15 16 17 17.1 17.2 18	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线区配 接收电路 天线线圈 封装尺寸 处理信息 封装信息 附录 LoadProtocol命令寄存器初始化 MFRC63003 EEPROM配置 缩略词	99 100 101 104 106 106 107 107 107 111 112 117 112 113 113
10 11 12 12.1 13 13.1 13.1.1 13.1.2 13.1.3 13.1.4 14 15 16 17 17.1 17.2 18	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线匹配 接收电路 天线线圈 封装尺寸 处理信息 財表 LoadProtocol命令寄存器初始化 MFRC63003 EEPROM配置 缩略词 参考文献	99 100 101 104 106 106 107 107 107 111 112 117 120 132 134
10 11 12 12.1 13 13.1.1 13.1.2 13.1.3 13.1.4 14 15 16 17 17.1 17.2 18	建议工作条件 热特性 特性 时序特性 应用信息 天线设计说明 EMC低通滤波器 天线区配 接收电路 天线线圈 封装尺寸 处理信息 封装信息 附录 LoadProtocol命令寄存器初始化 MFRC63003 EEPROM配置 缩略词	99 100 101 104 106 106 107 107 107 109 111 112 117 120 132 134 135

注意:关于本文档及相关产品的重要说明详见"法律信息"一节。