



"电工电子学实践教程"之

门电路和组合逻辑电路


5.10 基础实验10

一、实验目的


- 1. 了解集成电路芯片的引脚排列及其使用方法;
- 2. 掌握常用门电路的逻辑功能及其逻辑符号, 并掌握测试方法;
- 3. 分析并验证组合逻辑电路的基本功能;
- 4. 掌握触发器的基本逻辑功能;
- 5. 分析并验证时序逻辑电路功能。

二、实验设备

- 双踪数字示波器
- 函数信号发生器
- 数字电子技术实验箱
- 电子元器件




1. 电平指示



高电平点亮,低电平熄灭

2. MDCL-M1 数字电子技术实验板一



3. MDCL-M2 数字电子技术实验板二



注意: 芯片供电、接地以及是否是16脚, 芯片引脚要与实际底座一一对应



5. 触摸按键开关



6. 基准频率



小提示

调节旋钮后,只有1K[~]10KHz频 -率端□频率会发生变化,其余不 改变。

7.直流电源

小提示:

GND和GND1是独立分 开的,如果需要共地,请 短接。正端不能短接,会 损坏电源。

输出端口



8.直流信号源

小提示

调节旋钮,直流信号源可以输出-5V²+5V的直流电压,直接是芯片输出,没有功率增强,请不要短接或当电源用。




1.常用TTL集成门电路

门电路是数字电路的基本逻辑单元。在实际使用中,广泛使用的是集成门电路。集成门电路有双极型和MOS型,目前常用的是TTL和CMOS集成门电路。

TTL集成门电路具有工作速度快、带负载能力强、 抗干扰性能好等优点,一直是数字系统普遍采用的器 件之一。

TTL集成门电路的工作电压为5±0.5V,逻辑高电平1时电压≥2.4V(即高电平的下限值,空载时一般为3.6V以上),逻辑低电平0时电压≤0.4V(即低电平的上限值,空载时一般为0.2V以下)。



1.常用TTL集成门电路

常用门电路按其逻辑可分为与门、或门、非门、异或门、与非门等,下表给出了相应的逻辑符号、表达式与对应的TTL集成门电路芯片型号。





类别		逻辑符号	表达式	常用 TTL 芯片
与		А&&	$F = A \cdot B$	74LS08
或		A ≥1 F	F = A + B	74LS32
非		A-1 -F	$F = \overline{\Lambda}$	74LS04
异或		A	F = A⊕B	74LS86
与非	2 输入	А & >-F	$F = \overline{A \cdot B}$	74LS00
	4 输入	å & ~F	$F = \overline{A \cdot B \cdot C \cdot D}$	74LS20
或非门		A DIOF	$F = \overline{A + B}$	741502

2.集成门电路芯片的封装与引脚

集成门电路芯片封装通常采用DIP (Dual Inline-pin Package: 双列直插式封装), DIP芯片有两排引脚,下图给出了典型芯片的外观和引脚排列规则。

将芯片印有型号、商标等字样的一面对着读者,并 将芯片上有缺口或凹圆标识的短边置于左侧,则下方 左起第一个引脚即为编号为1的引脚,其余引脚按逆时 针方向排序,编号值由小到大。








3.常用TTL集成门电路引脚图

常用TTL集成门电路的引脚图如下图所示。









注意: 芯片供电、接地以及是否是16脚, 芯片引脚要与实际底座一一对应

4.组合逻辑电路

把门电路按一定规律加以组合,可以构成具有各种逻辑功能的逻辑电路,电路的输出状态只与当前的输入状态有关,与原输出状态无关。这类电路称为组合逻辑电路。 组合逻辑电路的分析是指在逻辑电路结构给定的情


组合逻辑电路的分析是指在逻辑电路结构给定的情况下,通过分析,确定其逻辑功能。组合逻辑电路的设计是根据实际需要的逻辑功能,设计出最简单的逻辑电路。组合逻辑电路的分析和设计的基本方法和步骤,可用下图表示。

逻辑图

状态表

三、实验原理

5.触发器



触发器是一种具有记忆功能的基本逻辑单元。触发器具有"0"电平和"1"电平两个稳定状态,在触发信号作用下,可以从原来一种稳定状态转换到另一种稳定状态。


按逻辑功能: RS触发器、D触发器、JK触发器和T(T')触发器。

按电路结构: 基本触发器、同步触发器、边沿触发器。

5.触发器-D触发器




D触发器的特性方程为 $Q^{n+1} = D$ 。采用边沿触发的D触发器,其次态仅仅由CP上升沿或下降沿到达时输入端的信号决定,而在此之前或以后输入的信号的变化不会影响触发器的状态。边沿触发器分为正边沿(上升沿)触发器和负边沿(下降沿)触发器两类。右图给出了上升沿D触发器的图形符号。



Q-正边沿D触发器输出波形 Q'-电平触发D锁存器输出波形


74LS175四D触发器




5.触发器-JK触发器

• JK触发器的特性方程为 $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$,可见它具有置"0"、置"1"、保持和翻转四种功能。一个负边沿触发的JK触发器的图形符号如下左图所示。






74LS107型双JK触发器



1.测试与非门的逻辑功 能 将74LS00二输入与非门的输出端接 状态显示发光二极管,与非门的输入 端接逻辑电平开关,接通与非门的电 源,观察与非门的逻辑功能,并记录。

2.观察与非门的控制特性




将电子技术实验箱提供的1024Hz基准频率送入与非门输入端,控制端Y接逻辑电平开关,当控制端Y分别加上逻辑电平0和1时,用示波器同时观察输入、输出波形,比较二者的相位,体会控制端作用,并做记录。

3. 利用T'触发器测试D、 J-K触发器


T'触发器的特性方程为 $Q^{n+1} = \overline{Q^n}$ 。


为判别集成块74LS175各D触发器和集成块74LS107各J-K触发器的好坏。将D触发器、J-K触发器按下左图和下右图接成T'触发器,测试T'触发器功能,在示波器上同时观察CP和Q的波形,并做记录。




4. 竞赛抢电路

其中G为4D触发器74LS175. G1为双四输入与非门74LS20 中的一个4输入与非门, G2和 G3为2输入四与非门74LS00 中的一个与非门。抢答器中 的CP时钟脉冲源由实验箱中 的1k-10k时钟脉冲代替。连 接电路并进性操作、观察抢 答器的工作情况。





抢答功能电路





抢答结果显示




复位开关



抢答按键

5. 分频电路(选做)

如图所示为一个用I - K触发 器构成的分频电路, 图中 CLR为清零端, Q_1 和 Q_2 分别 为二分频和四分频信号输出 端。信号源输入0.8kHz脉冲 信号(单极性信号),示波 器同时观测2分频信号和4分 频后信号(注意,选择合适 的触发信号!)



分频器参考波形与电路接线



五、实验总结

- 整理并分析实验结果,画出相关的实验电路图。
- 分析实验中遇到的问题。