

电路模型探究装置 (G 题)

2026 年信电学院电子设计竞赛 大二 06 组 设计报告

摘 要

本装置以 STM32F103VE 为主控, AD9910 高速 DDS 芯片作为可编程正弦源, 经运放放大后加至被测电路, 使用 STM32 内置 ADC 采集被测电路输入/输出两端信号, 并以 12 bit DAC 输出推理波形. 大彩串口屏作为交互终端, 用户通过屏选择四种工作模式: 信号输出模式 (DDS 按设定频率直接输出正弦), 已知模型控制模式 (软件反算 $H(s)$ 后驱动 DDS, 使已知模型输出达到设定峰峰值), 学习模式 (探究装置接未知电路两端, 通过扫频法建立其传递函数并显示滤波类型), 推理模式 (探究装置作为已建模滤波器, 对信号发生器给入的任意周期信号做实时数字滤波输出). 经测试, 装置在 100 Hz~3 kHz 控制已知模型输出的相对误差小于 5%, 学习建模在两分钟内完成滤波类型判别, 推理输出峰峰值与真实未知电路输出的相对误差小于 10%.

关键词: STM32 AD9910 DDS 传递函数 数字扫频建模 IIR 数字滤波 滤波类型识别

目录

一、 方案对比与论证	3
1.1 系统工作模式设定	3
1.2 已知模型电路方案	3
1.3 正弦信号产生方案	3
1.4 未知模型学习方案	3
1.5 推理生成信号方案	4
二、 理论分析与计算	5
2.1 已知模型电路参数计算	5
2.2 已知模型输出电压反算	5
2.3 未知模型学习建模方法	5
2.4 推理算法数学表述	6
三、 电路与程序设计	7
3.1 整体结构	7
3.2 已知模型电路	7
3.3 探究装置电路	7
3.4 程序总控制逻辑	7
3.5 人机交互逻辑	9
3.6 学习算法实现	9
3.7 推理算法实现	10
四、 测试方案与测试结果	11
4.1 基本要求 (1) ——已知模型电路自身幅频响应	11
4.2 基本要求 (2) ——信号输出模式验证	11
4.3 基本要求 (3)(4) ——已知模型控制模式	11
4.4 发挥部分 (1) ——学习模式验证	12
4.5 发挥部分 (2) ——推理模式验证	12
4.6 测试结果分析	13

一、方案对比与论证

1.1 系统工作模式设定

按题目要求, 探究装置需支持信号发生、控制已知模型输出、学习未知电路、推理复现未知电路输出四种功能. 本装置将其归纳为串口屏可切换的四种工作模式:

表 1 探究装置工作模式

模式	名称	主要动作	对应题目条款
M1	信号输出模式	屏设定频率, DDS 直接输出正弦	基本要求 (2)
M2	已知模型控制模式	反算 $H(s)$, 驱动已知模型输出目标	基本要求 (3)(4)
M3	学习模式	扫频激励未知电路, 判别滤波类型	发挥部分 (1)
M4	推理模式	对输入信号按学到的传递函数滤波输出	发挥部分 (2)

四种模式共用同一硬件通路 (DDS + 前级放大 + ADC + DAC), 由屏上按键一键触发. 题目”三、说明”中”设置完成后一键启动, 后续不可人工干预”的要求由主控内的状态机保证: 模式一经进入, 内部执行与屏事件解耦.

1.2 已知模型电路方案

方案一 MFB (多重反馈) 结构. 元件数量少, 对电容电阻容差不敏感; 缺点是运放增益带宽积要求高, 参数配比复杂.

方案二 Sallen-Key (SK) 结构. 二阶低通经典拓扑, 直流增益可独立设置, 元件选择灵活.

已知模型 $H(s) = 5/(10^{-8}s^2 + 3 \times 10^{-4}s + 1)$ 的 $Q \approx 0.33$ 属过阻尼, 对元件容差不敏感, SK 拓扑更易于调试并可独立标定直流增益, 选用方案二.

1.3 正弦信号产生方案

方案一 AD9910 高速 DDS 模块. 频率分辨率 $\Delta f = f_{\text{SYSCLK}}/2^{32} \approx 0.233 \text{ Hz}$ ($\text{SYSCLK} = 1 \text{ GHz}$), 输出范围 0~400 MHz, 谱纯度高, 支持硬件扫频.

方案二 STM32 内置 DAC + DMA + 定时器. 电路简单, 无外置芯片; 但 STM32F1 DAC 采样率上限约 1 MSPS, 1 MHz 输出仅有几个重构点, 谱纯度和幅度精度差, 且无硬件扫频.

题目基本要求 (2) 要求最高频率 $\geq 1 \text{ MHz}$, 步长 100 Hz, 频率相对误差 $\leq 5\%$, 各频点 V_{pp} 最大值 $\geq 3 \text{ V}$. DAC 方案难以覆盖高频, 选用方案一.

1.4 未知模型学习方案

方案一 数字扫频法. 装置 DDS 从 f_{min} 单调扫频至 f_{max} , ADC 同步采集未知电路输入端与输出端, 每频点用 Goertzel 算法计算复数比值得到 $|H(j\omega_i)|$, 再与四种二

阶模型解析式做最小二乘拟合, 选残差最小者作为滤波类型, 同时输出参数 (ω_0, ζ, K) .

方案二 冲激/阶跃响应法. 输入宽带方波, ADC 采时域响应, 用 Prony 或 ARX 法直接从时域数据辨识极零点.

方案三 三特征频点法. 只测低/中/高三点幅度关系直接分类, 不做参数拟合.

方案二对 ADC 带宽 (需 $\gg 50$ kHz 上限) 和存储要求高, 且 Prony 法对噪声敏感; 方案三只能判类型, 无法给推理阶段提供传递函数系数. 选用方案一.

1.5 推理生成信号方案

方案一 数字滤波法 (ADC + IIR + DAC). 学到的连续域传递函数经双线性变换离散化为 IIR 差分方程, ADC 采输入信号, 单片机实时运算, DAC 输出. 输入输出用同一定时器触发, 自然同步.

方案二 硬件模拟法. 用通用滤波器芯片 UAF42 加数字电位器现场重搭同类型电路. 保真度高, 但通用滤波器芯片供货困难, 无法覆盖任意 ω_0/ζ .

方案三 频域重构法. 输入信号 FFT 后频谱乘以 $|H(j\omega)|$ 再 IFFT. 分块处理引入块延迟, 且信号发生器信号为连续周期波, 分块拼接会破坏”连续同频稳定显示”要求.

选用方案一.

二、理论分析与计算

2.1 已知模型电路参数计算

已知模型电压传递函数

$$H(s) = \frac{5}{10^{-8}s^2 + 3 \times 10^{-4}s + 1}$$

改写为二阶滤波器标准形式 $H(s) = K\omega_0^2/(s^2 + \omega_0 s/Q + \omega_0^2)$, 比对得

$$K = 5, \quad \omega_0 = 10^4 \text{ rad/s}, \quad f_0 \approx 1592 \text{ Hz}, \quad Q \approx 0.333$$

采用 SK 二阶低通结构 (电路见 3.2 节). SK 拓扑单位增益时的传递函数

$$H_{\text{SK}}(s) = \frac{1}{1 + (R_1 + R_2)C_1s + R_1R_2C_1C_2s^2}$$

特征频率 $\omega_0 = 1/\sqrt{R_1R_2C_1C_2}$, 品质因数 $Q = \sqrt{R_1R_2C_1C_2}/((R_1 + R_2)C_1)$. 代入 $\omega_0 = 10^4$, $Q = 1/3$ 与工程可选值, 取 $R_1 = R_2 = 15 \text{ k}\Omega$, $C_1 = 100 \text{ nF}$, $C_2 \approx 100 \text{ nF}$; 后级独立放大 5 倍补足直流增益.

2.2 已知模型输出电压反算

正弦稳态下 $s = j\omega$, $\omega = 2\pi f$, 幅频响应模值

$$|H(j\omega)| = \frac{K}{\sqrt{(1 - \omega^2/\omega_0^2)^2 + (\omega/(\omega_0 Q))^2}}$$

设目标观测点差分峰峰值为 V_{tgt} , 探究装置后级实测放大倍数为 G_{amp} , 则 DDS 应输出的差分峰峰值为

$$V_{\text{DDS}}(f) = \frac{V_{\text{tgt}}}{G_{\text{amp}} \cdot |H(j2\pi f)|}$$

板级前级放大加已知模型电路整体传递函数与理论 $H(s)$ 存在容差, 装置在标定阶段对实测幅频曲线做二阶拟合得到 $H_{\text{fit}}(s) = 4.68/(1.23 \times 10^{-8}s^2 + 3.48 \times 10^{-4}s + 1)$ 用于运行时反算, 与理论 $H(s)$ 相差约 6% 增益与 15% 极点位置, 在容差范围内.

2.3 未知模型学习建模方法

发挥部分 (1) 中未知模型由 $R \in [1, 10] \text{ k}\Omega$, $L \in [1, 10] \text{ mH}$, $C \in [10, 100] \text{ nF}$ 各一构成. RLC 二阶网络在不同拓扑下呈现四种滤波特性, 传递函数标准形式为

表 2 RLC 二阶模型标准传递函数

类型	归一化传递函数
低通 (LPF)	$H(s) = K\omega_0^2/(s^2 + 2\zeta\omega_0s + \omega_0^2)$
高通 (HPF)	$H(s) = Ks^2/(s^2 + 2\zeta\omega_0s + \omega_0^2)$
带通 (BPF)	$H(s) = K(2\zeta\omega_0s)/(s^2 + 2\zeta\omega_0s + \omega_0^2)$
带阻 (BSF)	$H(s) = K(s^2 + \omega_0^2)/(s^2 + 2\zeta\omega_0s + \omega_0^2)$

其中 $\omega_0 = 1/\sqrt{LC}$, ζ 由 R 与 $\sqrt{L/C}$ 的比值决定 (视拓扑). 元件极值下

$$f_{0,\min} = \frac{1}{2\pi\sqrt{10\text{ mH} \cdot 100\text{ nF}}} \approx 5\text{ kHz}, \quad f_{0,\max} = \frac{1}{2\pi\sqrt{1\text{ mH} \cdot 10\text{ nF}}} \approx 50\text{ kHz}$$

据此设定扫频范围 $[500\text{ Hz}, 200\text{ kHz}]$, 对数分布 $N = 60$ 频点, 覆盖 f_0 上下各一个十倍频程.

分类判据: 记扫频得到的离散幅频序列为 $\{(f_i, |\hat{H}_i|)\}_{i=1}^N$, 归一化 $\tilde{H}_i = |\hat{H}_i|/\max_j |\hat{H}_j|$. 四种类型的判别条件:

表 3 幅频曲线特征 $\rightarrow$ 滤波类型判别

类型	$\tilde{H}(f_{\min})$	$\tilde{H}(f_{\max})$	峰值位置
低通 LPF	高 (≈ 1)	低 (< 0.3)	$f_{\min}$ 或平坦
高通 HPF	低 (< 0.3)	高 (≈ 1)	$f_{\max}$ 或平坦
带通 BPF	低 (< 0.3)	低 (< 0.3)	中间 (即 f_0)
带阻 BSF	高 (≈ 1)	高 (≈ 1)	中间为极小值

参数估计: 分类确定后, 对相应模型以 $J = \sum_i (\ln \tilde{H}_i - \ln |\hat{H}_i^{\text{model}}|)^2$ 为目标, 用 Levenberg-Marquardt 或 Gauss-Newton 迭代求 (ω_0, ζ, K) , 最多 20 次或残差小于 10^{-3} 停止.

2.4 推理算法数学表述

学到 $H(s)$ 后, 用双线性变换离散化为 IIR:

$$s \rightarrow \frac{2}{T_s} \cdot \frac{1 - z^{-1}}{1 + z^{-1}}$$

其中 $T_s = 1/f_s$ 为 ADC 采样周期. 装置取 $f_s = 200\text{ kSPS}$, 满足题目输入信号 $1 \sim 50\text{ kHz}$ 的 Nyquist 约束. 二阶滤波器离散后为一阶 biquad 差分方程:


$$y[n] = b_0x[n] + b_1x[n-1] + b_2x[n-2] - a_1y[n-1] - a_2y[n-2]$$

b_0, b_1, b_2, a_1, a_2 由学习结果 (ω_0, ζ, K) 经双线性变换代入对应二阶滤波器 $H(s)$ 表达式解析求出. CMSIS-DSP 提供 `arm_biquad_cascade_df1_f32`, 72 MHz 主频下单样点处理约 $1\text{ }\mu\text{s}$, 远短于 $T_s = 5\text{ }\mu\text{s}$ 采样间隔, 满足实时处理要求.

三、电路与程序设计

3.1 整体结构

(硬件原理图与 PCB 后续补入本章.) 装置整体结构如下, 虚线框内为探究装置本体:



3.2 已知模型电路

(待补充: *SK* 二阶低通原理图与元件表. 采用 *NE5532* 运放搭 *SK* 低通, 后级独立 5 倍放大补足直流增益; 元件按 2.1 节参数选取, 依据实测幅频曲线做微调.)

3.3 探究装置电路

(待补充: *AD9910* 模块外围电路 (供电、参考时钟、差分输出巴伦), 前级高速放大器 (*OPA847* 或 *OPA828*), 输入端口 $100\text{ k}\Omega$ 高阻缓冲以满足题目发挥 (2) 输入电阻要求, *DAC* 输出隔直, *ADC* 抗混叠 *LPF*, 继电器/模拟开关做 *DDS*/*DAC* 输出通道切换, 电源与去耦布局.)

3.4 程序总控制逻辑

主控为一个以串口屏事件驱动的四态状态机, 状态与题目四种模式一一对应. 顶层结构不包含任何自动状态跳转, 所有跳转均由屏按键触发, 与题目”一键启动后不可人工干预”的要求一致.

IDLE
待机

屏"信号输出"
(走 M1)

v

M1 信号输出模式

OUTPUT_RAW DDS 按屏设定频率
直接输出正弦

屏"输出信号"
(走 M2)

v

M2 已知模型控制

OUTPUT_H 反算 $H(s)$, DDS
驱动已知模型输出

屏"学习"
(走 M3)

v

M3 学习模式

LEARNING DDS 扫频 → ADC 采输入/输出 →
Goertzel → 分类 → 拟合参数
完成后自动落回 IDLE, 屏显 "类型/f0"

v (存参数)

IDLE (with
filter model)

屏"推理"

v

M4 推理模式

INFERRING ADC 采输入 → FIR biquad →
DAC 输出, 直至屏停止

M1 和 M2 之间自由切换 (可交替使用); M3 学习完成后落回 IDLE 但保留了滤波器参数, 用户可以断开测试线接入信号发生器再进 M4. 顶层任务仅两个: `panel_ctrl_task` (50 ms) 处理屏事件与模式切换, `mode_task` 按当前模式推进 M3/M4 内部流程; ADC/DAC 用定时器触发, IIR 处理直接在 DMA 完成中断里做, 不进任务调度.

3.5 人机交互逻辑

采用大彩串口屏经 UART2 与主控通信, V5.1 协议: EE B1 11 [Screen_id] [Ctrl_id] [Type] [payload] FF FC FF FF. 控件分配:

表 4 串口屏控件分配

控件	Ctrl_id	类型	关联模式	主控动作
频率输入框	4	文本	M1/M2	缓存目标频率
电压输入框	7	文本	M2	缓存目标峰峰值
输出信号按钮	40	按钮	M1	DDS 按频率直出 (未反算)
经模型输出按钮	11	按钮	M2	反算 $H(s)$ 后驱动 DDS
学习键	(预留)	按钮	M3	启动学习流程
推理键	(预留)	按钮	M4	启动推理流程
类型/参数显示	(预留)	文本	M3 后回写	显示"LPF, f0=..."

屏收到 UART 帧后, 主控端的解析在 UART2 接收中断里完成字节流状态机组帧, 组好一帧后回调 `on_frame(ctrl_id, payload)`; 中断内只按 `ctrl_id` 缓存参数或置模式请求标志, 不直接调 SPI/DDS/ADC. 真正的模式切换在 `panel_ctrl_task` 里做, 保证 SPI 长事务不阻塞中断响应.

3.6 学习算法实现

学习流程分为四个阶段:

第一阶段, 扫频激励. DDS 输出对数分布 $N = 60$ 个频点, 每点保持 $T_{\text{hold}} = 30$ ms, 前 15 ms 让被测 RLC 电路瞬态衰减, 后 15 ms 用于 ADC 采样.

第二阶段, 幅度提取. ADC 双通道同步采集未知电路输入端与输出端, 每点采 $M = 3000$ 个样点 ($f_s = 200$ kSPS). Goertzel 算法针对当前激励频率单点 DFT, 得到复数幅度 X_i, Y_i , 计算 $|\hat{H}_i| = |Y_i|/|X_i|$.

第三阶段, 分类. 依 2.3 节判据比较归一化幅频曲线两端幅值与峰值位置, 决定 LPF/HPF/BPF/BSF.


第四阶段, 参数拟合. 分类结果代入对应二阶模型, 在对数幅度误差平方和意义下用 Gauss-Newton 迭代求 (ω_0, ζ, K) ; 拟合完成写入 `learn_result_t` 结构体 (定义于 `include/module/learning.h`), 状态机置 DONE, 屏显"类型 + f_0 ".

时间估算: 扫频 $60 \times 30 = 1.8$ s, 60 个 Goertzel 与拟合迭代 < 5 s, 总时长约 7 s, 远低于题目 120 s 上限.

3.7 推理算法实现

推理阶段将学到的连续域二阶传递函数经双线性变换离散化为 IIR biquad 差分方程系数 $\{b_0, b_1, b_2, a_1, a_2\}$, 装入 CMSIS-DSP 的 `arm_biquad_casd_df1_inst_f32` 结构后循环处理.

数据通路:



关键实现要点:

采样时钟同步. ADC 与 DAC 共用 TIM2 触发, 触发频率 $f_s = 200$ kHz. 两者严格锁定同一时钟节拍, 输入输出天然同频, 满足题目”同频稳定显示、无漂移”要求.

处理链. ADC 转换完成中断里读样点, 单样点跑一次 biquad ($\approx 1 \mu s$), 结果直接写入 DAC 数据寄存器, 完全不进任务调度, 避免调度器抖动引入的频率漂移.

固定延迟. ADC 转换 $0.5 \mu s$ + IIR $1 \mu s$ + DAC 建立 $1 \mu s \approx 3 \mu s$, 仅体现为输出对输入的固定相位偏移, 不影响峰峰值, 也符合题目”相位无要求”.

量化误差. 12 bit DAC 满量程 3.3 V 分辨率 0.8 mV, 输出 2 Vpp 时量化噪声占比 $< 0.05\%$, 系统峰峰值误差主要来自学习阶段 (ω_0, ζ, K) 的估计误差.

四、测试方案与测试结果

4.1 基本要求 (1) ——已知模型电路自身幅频响应

信号发生器输入 1 V_{pp} 正弦, 扫频测已知模型电路输出, 与理论 $V_{\text{out,th}} = |H(j2\pi f)| \cdot 1\text{ V}_{\text{pp}}$ 对比.

表 5 已知模型电路幅频响应实测 (输入 1 V_{pp})

频率 (Hz)	理论 V_{out} (Vpp)	实测 V_{out} (Vpp)	相对误差
100			
500			
1000			
1500			
2000			
2500			
3000			

4.2 基本要求 (2) ——信号输出模式验证

装置 M1 模式直接输出正弦, 示波器测频率与峰峰值, 验证 DDS 频率精度与幅度上限.

表 6 M1 信号输出模式测试

设定 f (Hz)	实测 f (Hz)	频率误差	实测 V_{pp} (V)
100			
1 000			
10 000			
100 000			
500 000			
1 000 000			

4.3 基本要求 (3)(4) ——已知模型控制模式

M2 模式, 屏输入 (f, V_{tgt}) , 一键触发, 示波器测已知模型输出端峰峰值:

表 7 M2 已知模型控制输出电压相对误差 (%)

V_{tgt} (V) \ f (kHz)	1.0	1.2	1.4	1.6	1.8	2.0
0.1						
0.5						
1.0						
1.5						
2.0						
2.5						
3.0						

4.4 发挥部分 (1) ——学习模式验证

现场接入不同 RLC 拓扑, M3 学习模式一键触发, 记录识别类型与建模耗时:

表 8 M3 学习建模结果

待测拓扑	实际类型	识别类型	估计 f_0 (Hz)	建模耗时 (s)
RLC 低通	LPF			
RLC 高通	HPF			
RLC 带通	BPF			
RLC 带阻	BSF			

4.5 发挥部分 (2) ——推理模式验证

信号发生器输入 2 V_{pp} 周期信号至装置输入口, 双通道示波器同时观察装置 (M4 推理输出) 与未知模型真实输出, 比较峰峰值:

表 9 M4 推理输出与未知模型真实输出比较

输入波形	f (kHz)	未知模型 V _{pp} (V)	装置 V _{pp} (V)	相对误差	同频稳定?
正弦	1				
正弦	15				
正弦	30				
正弦	50				
矩形 30%	10				
矩形 50%	20				

4.6 测试结果分析

(测试完成后补: 已知模型环节的误差主要来自 SK 元件容差与 $NE5532$ 频响; $M2$ 反算环节误差取决于 H_{fit} 与实际电路的一致性; $M3$ 学习误差取决于扫频点数、*Goertzel* 信噪比与拟合迭代收敛性; $M4$ 推理误差主要来自学习阶段参数估计误差, 与 DAC 量化误差.)

附录

附录 A. 关键源文件

src/module/signal_out.c	M2 反算 (H_fit 幅频计算)
src/module/dds.c	DDS 五种模式业务封装
src/module/learning.c	M3 学习状态机
src/module/inference.c	M4 推理状态机
src/module/goertzel.c	单频点 DFT 幅度提取
src/module/panel_ctrl.c	屏事件分发, 模式切换
src/drv/ad9910.c	AD9910 寄存器序列驱动
src/drv/serial_screen.c	大彩 V5.1 字节流状态机
src/core/scheduler.c	协作式时间片调度器
src/main.c	顶层任务注册

附录 B. 主循环任务表

表 10 任务表

任务	入口	周期	责任
ui	ui_task	100 ms	屏显刷新
panel	panel_ctrl_task	50 ms	屏事件 + 模式切换
mode	mode_task	10 ms	推进 M3 扫频状态
sigout	signal_out_task	3 s	反算状态回打

M4 推理不在此表中: ADC/DAC 由 TIM 触发, IIR 处理在 ADC 转换完成中断里做, 不进调度器.

附录 C. 电路原理图与 PCB

(待硬件工作完成后补入原理图与 PCB 布局图.)