

基本开关逻辑器件电路



❖ 金晓峰、张鹿

信息与电子工程学院

基本开关逻辑器件电路

基本有源电路开关特性


TTL门电路

CMOS逻辑门电路

开关电容电路


基本有源电路开关特性

二极管与门与或门



(a)

任意一个输入为高电平，二极管将被导通，输出高电平，逻辑或




(b)

任意一个输入为低电平，二极管将被导通，输出低电平，逻辑与


基本有源电路开关特性

三极管开关特性


V_i	V_o
1	0
0	1



相当于非门




截止状态，开关断开，输出高电平




饱和状态，开关闭合，输出低电平

基本有源电路开关特性

MOS管开关特性



MOS管转移特性




MOS管输出特性

基本有源电路开关特性


MOS管开关特性

MOS管截止状态



MOS管工作于截止区，
相当于开关断开

MOS管线性工作状态



MOS线性状态，存在一个线性电阻。通过直流工作点，使电阻阻值很小，相当于开关闭合


TTL门电路

TTL（Transistor-Transistor Logic）集成门电路中的器件主要为双极型半导体三极管和电阻。

其被称为晶体管-晶体管逻辑电路的原因在于：不论是其逻辑门功能，还是其放大功能都由晶体管担任。

TTL门电路

TTL非门




TTL采用的晶体管是双极型晶体管，可用于设计速度快的开关网络。

但其体积比MOSFET大得多，三极管处于饱和或截止，存在严重的散热问题。

TTL门电路

TTL非门

V_i	V_o
0	1



特点：开关速度快、负载能力强

输入低电平0V， Q_1 的发射结处于正向偏置，使其导通，则 Q_1 的基极电压约为0.7V。 Q_2 不能导通， Q_1 集电极电流 I_C 为零，其基-集PN结处于不导通。


Q_2 基极电流为零，工作于截止状态，其集电极位于高电平而发射极相当于接地，致使 Q_4 导通而 Q_3 截止。而 Q_4 的饱和导通将输出拉高至高电平。

$$V_o \approx 5V - 0.7V - 0.7V \approx 3.6V$$

TTL门电路

TTL非门

V_i	V_o
1	0



输入高电平， Q_1 的发射结处于反向偏置，其集电结处于正向偏置，相当于发射极和集电极互换。电流主要经由 R_1 从 Q_1 的集电结流入 Q_2 基极，使 Q_2 导通。


Q_2 的导通，其发射极电压升高而集电极电压降低，并进而使 Q_3 导通而 Q_4 截止。

Q_1 Q_2 Q_3 基极电压分别被钳制在2.1V、1.4V和0.7V。
 Q_3 的饱和导通将输出拉至低电平。电路实现逻辑关系为“非”

TTL门电路


TTL与非门

E_1	E_2	V_o
0	0	1
1	0	1
0	1	1
1	1	0



两个发射极任意一个 (E_1 或者 E_2) 的电压满足发射结处于正向偏置的条件(输入低电平0V), Q_1 基极 B 的电压被钳制在0.7V。


两个发射极都为高, 才能使 Q_1 的集电结正偏, 并进而使 Q_2 、 Q_3 同时导通, 输出低电平。因此整个电路实现的逻辑关系为“与非”。



TTL门电路

TTL或非门

A	B	V_o
0	0	1
1	0	0
0	1	0
1	1	0



电路实现逻辑“或非”关系


两部分电路在 Q_5 和 Q_6 的基极并联，为得到输出高电平， Q_5 必须导通，其导通条件是 Q_3 和 Q_4 同时截止。

否则如果 Q_3 和 Q_4 中的任一个导通，都将把 Q_5 的基极拉到低电平而使其截止。

只有当A和B都为低， Q_3 和 Q_4 才同时截止，致使 Q_5 导通而 Q_6 截止，输出高电平。否则，若 Q_3 和 Q_4 中的任一个导通，其发射极电压升高而集电极电压降低，致使 Q_6 导通而 Q_5 截止，输出低电平。

TTL门电路

TTL三态门




某些情况下，还希望电路输出呈现高阻状态。

所谓的高阻状态，相当于输出端输出既没有被拉到高电平，也没有被拉到低电平，而是对电源和地都呈断开状态，即门电路被禁用。

TTL门电路

TTL三态门



使能端低电平， Q_2 截止，其集电极呈高电平，使 D_1 截止，同时双发射极三极管 Q_1 的其中一个发射极为高电平，电路退化为标准TTL非门。

使能端高电平， Q_2 饱和导通，集电极低电平。使得 Q_1 的其中一个发射极为低电平，致使 Q_3 、 Q_5 截止；另外 D_1 导通， Q_4 基极电压被拉低，导致 Q_4 截止。 Q_4 和 Q_5 同时断开，输出端将呈高阻状态。

CMOS反相器


结构、特点、传输特性

CMOS反相器实现的是NOT运算




CMOS反相器的功耗、时延与波形

CMOS反相器

反相器是CMOS电路中基本的增益级。典型的反相器采用共源结构，负载可以是电阻、有源负载、电流源或谐振网络。




有源负载CMOS反相器



有源负载CMOS反相器

有源负载反相器的小信号模型





对输出端电流求和 $g_{m1}v_i + g_{DS1}v_o + g_{m2}v_o + g_{DS2}v_o = 0$


电压增益 v_o/v_i ,
$$G_v = \frac{v_o}{v_i} = \frac{-g_{m1}}{g_{DS1} + g_{DS2} + g_{m2}} \approx -\frac{g_{m1}}{g_{m2}} = -\sqrt{\frac{K'_N W_1 L_2}{K'_P W_2 L_1}}$$

小信号输出电阻
$$R_o = \frac{1}{g_{DS1} + g_{DS2} + g_{m2}} \approx \frac{1}{g_{m2}}$$

推挽CMOS反相器




输入为低电平，
输出高电平




输入为高电平，
输出低电平

推挽CMOS反相器



推挽CMOS反相器


M1与M2互补，如把M1看作放大管，M2则是电流源形式的负载；反之，将M2看作放大管，M1则是电流源形式的负载。



左上角的图有两族特性曲线，一族是以栅极输入电压为参变数的表示放大管 $i_D \sim v_{DS}$ (即 v_{out})特性曲线，另一族则表示以栅极输入电压为参变数的表示电流源负载的负载线。

推挽CMOS反相器

根据这两族线的交点，即左上角图中的A、B、C、D、E、F、G、H、I、J与K即可得出右下角图中所示的电压转移特性。



由电压转移特性可知，放大器输出电压摆幅几乎可从 V_{DD} 到地(称之为轨到轨电压摆幅)。

推挽CMOS反相器的电压、电流传输特性



AB段, $V_{in} < V_{TN}$

输入为低电平, **NMOS截止**,
PMOS导通, 输出为高电平。

CD段, $V_{in} > (V_{DD} - |V_{TP}|)$

输入为高电平, **PMOS截止**。

BC段, $V_{TN} < V_{in} < (V_{DD} - |V_{TP}|)$, 此时**NMOS、PMOS均导通**。



推挽CMOS反相器


特点:

如果输入是低电平“0”，输出就是高电平“1”

如果输入是高电平“1”，输出就是低电平“0”

实现数字逻辑电平取反操作(非门, NOT)

在此基础上可以实现其他或非、与非等逻辑运算



推挽CMOS反相器的电压、电流传输特性



若NMOS、PMOS的参数对称，

则 $V_{in} = 1/2 V_{DD}$

时两管导通电阻相等， $V_o = 1/2 V_{DD}$

因此反相器的阈值电压为 $V_T = 1/2 V_{DD}$

BC段特性曲线很陡，可见CMOS反相器的传输特性接近理想开关特性，因此其噪声容限大，抗干扰能力强。



推挽CMOS反相器

当M1工作于饱和区，可得

$$V_{DS1} \geq V_{GS1} - V_{T1}$$

因为 $V_{DS1} = V_{out}$, $V_{GS1} = V_{in}$


，设 $V_{T1}=0.7V$ ，则由上式可得

$$V_{out} \geq V_{in} - 0.7V$$



当M2工作于饱和区可得

$$\begin{aligned} V_{SD2} \geq V_{SG2} - |V_{T2}| &\rightarrow V_{DD} - v_{out} \geq V_{DD} - v_{in} - |V_{T2}| \\ &\rightarrow v_{out} \leq v_{in} + 0.7V \end{aligned}$$

由电压转移特性曲线，M1、M2均工作于饱和区时，增益（斜率）最大。



推挽CMOS反相器




围绕输出节点列出KCL方程(低频情况)

$$g_{m1}v_{in} + \frac{v_{out}}{r_{ds1}} + g_{m2}v_{in} + \frac{v_{out}}{r_{ds2}} = 0 \rightarrow \frac{v_{out}}{v_{in}} = -(g_{m1} + g_{m2})r_{ds1} \parallel r_{ds2}$$

高频情况下，要考虑输入节点寄生电容 C_M 与输出节点电容 C_{out} 。

负载电容的影响



- (1) 从一个状态转换到另一状态的开关周期内，电路中有功率流动，因而存在功率损耗；
- (2) 从一个状态转换到另一状态不能瞬时完成，有时间延迟；
- (3) 同时引起输出电压波形的变化。

CMOS反相器的功耗

如果输入端切换到低电平0，则PMOS器件导通，NMOS器件截止。

电源 V_{DD} 经过PMOS对电容器充电，输出端由低电平转换到高电平

充电过程中PMOS晶体管功率损耗由下式给出

$$P_P = i_L v_{SD} = i_L (V_{DD} - v_O)$$



电流和输出电压关系为 $i_L = C_L \frac{dv_O}{dt}$

所以当输出从低电平向高电平转换时，PMOS器件损耗的能量为

$$E_P = \int_0^\infty P_P dt = \int_0^\infty C_L (V_{DD} - v_O) \frac{dv_O}{dt} dt$$

$$= C_L V_{DD} \int_0^{V_{DD}} dv_O - C_L \int_0^{V_{DD}} v_O dv_O = \frac{1}{2} C_L V_{DD}^2$$

输出变成高电平后，存储在负载电容中的能量是 $\frac{1}{2} C_L V_{DD}^2$





CMOS反相器的功耗

在输出变成高电平之后，存储在负载电容中的能量是 $\frac{1}{2}C_L V_{DD}^2$

当输入端栅极电平变高时，如图所示，开关Mn导通，Mp断开，负载电容器经电阻放电，输出电平由高电平转向低电平。

所有存储在负载电容中的能量都被NMOS器件消耗掉。



当输出从高电平转向低电平时，NMOS器件损耗的能量为

$$E_N = \frac{1}{2}C_L V_{DD}^2$$

因此反相器在一个开关周期内的能量损耗为 $E_T = E_P + E_N = C_L V_{DD}^2$

如果反相器的切换频率为 f ，则反相器的功率损耗为

$$P = fE_T = fC_L V_{DD}^2$$

CMOS反相器时延的估计

首先考虑由输出由低电平转向高电平的状态

PMOS导通而NMOS截止

根据RC电路充放电的分析，电流流过 R_p 为电容 C_L 充电，RC时间常量为： $\tau_p = R_p C_L$

电压上升时间（由低到高）为

$$t_{LH} \approx 2.2\tau_p = 2.2R_p C_L$$

$$Ae^{-\frac{t}{\tau}} = \begin{cases} 0.1A \\ \downarrow \\ 0.9A \end{cases} \Rightarrow 2.2\tau$$



电压下降时 C_L 处于一个放电的过程，时间常量为

$$\tau_n = R_n C_L$$

下降时间 $t_{HL} \approx 2.2\tau_n = 2.2R_n C_L$

平均时延 $t_p \approx \frac{1}{2}(2.2(\tau_p + \tau_n)) = 1.1(R_p + R_n)C_L$

(不考虑寄生电容)



CMOS反相器时延的估计(考虑寄生电容)

对于输入电路，输入电容可以用下式得出：

$$C_{in} = C_{Gn} + C_{Gp}$$

C_{Gn} 、 C_{Gp} 代表NMOS、PMOS的寄生电容

对于输出电路，寄生电容 C_{FET} 的值为

$$C_{FET} = C_{Dn} + C_{Dp}$$

C_{Dn} 和 C_{Dp} 代表的NMOS、PMOS的寄生电容







输出从0V增大到 V_{DD} ，起作用的电阻是 R_p

时间常量 $\tau_p = R_p C_{FET}$

输出从 V_{DD} 降到0V，起作用的电阻是

时间常量 $\tau_n = R_n C_{FET}$


延迟时间 $t_p = \frac{1}{2} [2.2(R_p + R_n)C_{FET}]$



CMOS反相器时延的估计(还考虑驱动负载)

一个反相器的输出连到另一个反相器的输入上。整个电路的输出电容是：

$$C_L = C_{FET} + C_{in}$$



从0V上升到 V_{DD} ，电容通过电阻 R_p 充电

$$\tau_p = R_p (C_{FET} + C_{in})$$

从 V_{DD} 下降到0V，电容通过电阻 R_n 放电 $\tau_n = R_n (C_{FET} + C_{in})$

全部传播延迟 $t_p = \frac{1}{2} [2.2(R_p + R_n)(C_{FET} + C_{in})]$

基于CMOS反相器的逻辑门电路


CMOS NOR2逻辑门电路

CMOS NAND2逻辑门电路

CMOS传输门电路

CMOS NOR2逻辑门电路

A	B	V_o
0	0	1
1	0	0
0	1	0
1	1	0




该电路中只要A、B输入中有一个为高电平时，输出F就为低电平；

只有当A、B同时为低电平时，才使并联的NMOS-A和NMOS-B同时截止，串联的PMOS-A和PMOS-B同时导通，输出F才为高电平。

因此，F和输入A、B之间是或非关系，即 $F = \overline{A+B}$

CMOS NAND2逻辑门电路

A	B	V_o
0	0	1
1	0	1
0	1	1
1	1	0




当输入A、B中有一个或者两个均为低电平时，串联的NMOS-A和NMOS-B中有一个或两个截止，输出F为高电平；只有当A、B均为高电平时，输出F才为低电平。

因此，F和输入A、B之间是与非关系，即 $F = \overline{A \bullet B}$


NMOS传输门电路

- ❖ 只含有一个 NMOS管，栅极加控制电压 v_{Φ} ，衬底接地。MOS管的漏极D与源极S，分别接输入与输出。输出负载是一个电容 C_L ，它是后级的输入电容。
- ❖ 输入端D，输出端S，可以互换。因为，
 - ① 这种电路是不加电源电压的；
 - ② 电路正常工作所需的能量全部由输入端提供，输出电压总是小于或等于输入电压。




NMOS传输门电路

- 控制MOS开关导通与否的电压是 v_{GS} , $v_{GS} = v_{\Phi} - v_o$.
- $\Phi = 0$, 即控制电压 $v_{\Phi} = 0$, 这时, MOS管不通, 输出 v_o 和 O 保持不变, 即保持前一个状态 v_o^- 和 O^- , 与输入状态无关.
- $\Phi = 1$, 即控制电压 $v_{\Phi} \neq 0$, 这时, MOS管导通与否取决于 $v_{GS} = v_{\Phi} - v_o^-$ 之值:
- 输出电压 v_o , 又重新作用在G-S之间, 是百分之百的负反馈, 如同一个“源极跟随器”。
- 传输门不仅仅是一只开关, 而且还有记忆能力。




NMOS传输门电路

- 若 $v_{GS} \geq V_{TN}$ ，则MOS管导通，输入电压 v_i 就传输给输出 v_o 。
 - i) 若 $v_i > v_o^-$ ，则 C_L 将充电， v_o 上升。 C_L 上的电压决不可能超过 $v_{\Phi} - V_{TN}$ ，否则NMOS管将截止，停止充电。
 - ii) 若 $v_i < v_o^-$ ，则 C_L 将放电， v_o 下降。一直降到 $v_o = v_i$ 为止。
- 若 $v_{GS} < V_{TN}$ ，则MOS管不通， v_o 保持原样，即 $v_o = v_o^-$ 。



NMOS传输门电路

❖ NMOS传输门的输出电压 V_o 特性为




❖ 当NMOS传输门用作开关以传输逻辑信号时，传输“0”逻辑将是理想的。传输“1”逻辑则不理想。

❖ 传输门是由 Φ 控制的。

当 $\Phi = 1$ ，MOS开关导通，可以传输信号。

当 $\Phi = 0$ ，MOS开关不通，不传输信号。



PMOS传输门电路


❖ PMOS管的阈值电压 V_{TP} 是负的，只有当

$V_{GS} \leq -|V_{TP}|$ ，即负得足够时才会导通。

❖ 在PMOS电路中，通常是加负电源电压 $-V_{DD}$ ，而正端接地。

❖ 衬底接最高电位，即地。


❖ 早期的PMOS电路采用负电源，负逻辑，上述各点都正确。然而，PMOS逻辑电路已经淘汰。目前，PMOS管仅用于CMOS电路。它采用正电源，正逻辑。于是，衬底接 V_{DD} 。



PMOS传输门电路

当 $\Phi = 1$ 时，即 $v_{\Phi} = V_{DD}$ ，成为电路中最高电位时，MOS管不通，输出保持不变， $v_o = v_o^-$ 。


当 $\Phi = 0$ 时，即 $v_{\Phi} = 0$ ，是电路中最低电位。这时， $v_{GS} = v_{\Phi} - v_o^- = 0 - v_o^- = -v_o^-$



- ❖ 若 $v_o^- \geq |V_{TP}|$ ，则 $v_{GS} \leq -|V_{TP}|$ ，PMOS管导通。输入电压 V_i 可以传给输出 v_o ，或反之， v_o 传给输入 v_i 。
 1. 若 $v_i > v_o^-$ ，则 C_L 就充电， v_o 上升，则 v_{GS} 就更负，管子导通并继续充电，直到 $v_o = v_i$ 为止。如果 $v_i = V_{DD}$ ，则 v_o 也将充到 V_{DD} 。
 2. 若 $v_i < v_o^-$ ，则 C_L 放电， v_o 下降，一直降到 $v_o = |V_{TP}|$ 为止，之后，PMOS管将要截止，停止放电。

PMOS传输门电路

❖ PMOS传输门输出电压 V_o 特性为



当**PMOS**传输门用作开关以传输逻辑信号时，传输“1”逻辑将是理想的。传输“0”逻辑则不理想。


传输门是由 Φ 控制的。

当 $\Phi = 0$ ，MOS开关导通，可以传输信号。

当 $\Phi = 1$ ，MOS开关不通，不传输信号。

CMOS传输门电路

当在控制端C加0V，在 $\bar{C}$ 端加 V_{DD} 时，只要输入信号的变化在 $0 \sim V_{DD}$ 范围内，则T1和T2同时截止，输入与输出之间呈高阻态，传输门截止。




当在控制端 $\bar{C}$ 加0V，在C端加 V_{DD} 时，

V_i 在 $0 \sim V_{DD}$ 之间变化时，T1和T2至少有一个是导通的，使 V_i 与 V_o 两端之间呈低阻态传输门导通。


CMOS传输门电路

传输门的用途之一是作模拟开关，用来传输连续变化的模拟电压信号。模拟开关的基本电路由CMOS传输门和一个CMOS反相器组成。



当 $C=0$ 时，开关断开，当 $C=1$ 时，开关接通，因此只要一个控制电压即可工作。与CMOS传输门一样，模拟开关也是双向器件。

基于传输门可设计二选一（单刀双掷）开关



S	F
0	P_0
1	P_1

图中 P_0 、 P_1 为输入，而开关由变量 S 控制。当 $S=0$ 时，传输门 T_{G0} 作为一个闭合开关，而传输门 T_{G1} 作为一个打开的开关，输出 $F=P_0$ 。如果 $S=1$ ，那么 T_{G0} 打开而 T_{G1} 闭合，导致输出 $F=P_1$ 。所以其功能表达式就是 $F = P_0 \cdot \bar{S} + P_1 \cdot S$

式中 $P_0 \cdot \bar{S}$ 表示上面的数据通道，而下面的数据通道产生 $P_1 \cdot S$ 。因为二选一开关根据 S 的值选择输出，所以用“或”操作将这两部分联系起来。

开关电容模拟电阻的工作原理

开关 M_1 接通， M_2 断开， C 充电到 v_1 ，反之开关 M_1 断开， M_2 接通， C 充电到 v_2 。开关 M_1 、 M_2 动作一次，就有一个如下式所示的电荷流动。

$$\Delta q = C(v_1 - v_2)$$


导通-截止一次的时间为周期 T ，故平均电流为

$$i_{av} = \frac{\Delta q}{T} = \frac{v_1 - v_2}{T/C}$$


这样图示的由开关与电容组成的支路相当于一个电阻，其阻值为

$$R = \frac{T}{C}$$

称这个电阻为开关电容模拟电阻(是一种可变电阻)



并联结构



时钟脉冲 ϕ_1 、 ϕ_2

开关电容模拟电阻的工作原理

M_1 、 M_2 开关动作一次，电容 C 交替地充电、放电，每充、放电一次，就有如下式所示的电荷流动


$$\Delta q = C(v_1 - v_2)$$

导通-截止一次的时间为周期 T ，故平均电流为


$$i_{av} = \frac{\Delta q}{T} = \frac{v_1 - v_2}{T/C}$$

这样图示的由开关与电容组成的支路相当于一个电阻，其阻值为

$$R = \frac{T}{C} \quad \text{称这个电阻为开关电容模拟电阻}$$





串联结构



时钟脉冲 ϕ_1 、 ϕ_2

对寄生电容不敏感的开关电容串联模拟电阻



对寄生电容不敏感的开关电容串联模拟电阻 时钟脉冲 ϕ_1 、 ϕ_2


对于图示电路，设 t_1 时刻时钟脉冲 ϕ_1 为高电平，MOS管 M_1 、 M_2 导通，电容 C 被充电，电荷为 $Q_1 = C(V_1 - V_2)$

在 t_2 时刻，时钟脉冲 ϕ_2 为高电平，MOS管 M_3 、 M_4 导通， M_1 、 M_2 截止，电容 C 通过MOS管放电，最终电容 C 中电荷为 $Q_2=0$ ，这样在一个时钟周期内平均电流为

$$I_{av} = \frac{\Delta Q}{T} = \frac{Q_1 - Q_2}{T} = \frac{C}{T}(V_1 - V_2)$$

故 V_1 、 V_2 间的等效电阻的阻值为 $R = \frac{V_1 - V_2}{\bar{I}} = \frac{T}{C}$

开关电容双线性模拟电阻




设在 t_1 时刻时钟脉冲 ϕ_1 为高电平， ϕ_2 为低电平，MOS管 M_1 、 M_4 导通， M_2 、 M_3 截止，电容 C 被充电到 $Q_1 = C(V_1 - V_2)$

在 t_2 时刻，时钟脉冲 ϕ_2 为高电平， ϕ_1 为低电平，MOS管 M_2 、 M_3 导通， M_1 、 M_4 截止，电容 C 先通过MOS管 M_2 、 M_3 放电，然后接着反向充电。 C 中的电荷为反向充电电荷，最终电容 C 中电荷为： $Q_2 = -C(V_1 - V_2)$

这样在一个时钟周期内平均电流为 $\bar{I} = \frac{\Delta Q}{T} = \frac{Q_1 - Q_2}{T} = \frac{2C}{T}(V_1 - V_2)$

表示 V_1 、 V_2 间的等效电阻的阻值为 $R = \frac{V_1 - V_2}{\bar{I}} = \frac{T}{2C}$

投射式电容触摸屏（了解）



投射式电容触摸屏

投射式电容触摸屏的基本结构

保护抗反射膜（protective anti-reflective coating），

保护层 (Protective cover),

粘结层(Bonding cover)。


驱动线(Driving lines),

绝缘层(Isolation layer)

检测线(Sensing lines)


玻璃基板(Glass substrate)。

液晶显示屏LCD display Layer




投射式电容触摸屏

驱动线、检测线结构举例



条形




菱形


手指接触屏，
引起触摸处驱动线与检测线之触器之间电容变化

投射式电容触摸屏

菱形驱动线、检测线的单元结构与互电容示意图



单元结构




互电容示意图

手指接触屏，
引起触摸处驱动线与检测线之触器之间互电容变化

投射式电容触摸屏


检测互电容变化以确定触点位置的过程



在驱动层(红色), 给其中一条线添加一行脉冲信号, 其他线连接到地。在检测层(蓝色), 所有线依次进行扫描检测, 当检测所有交汇点中电荷减少最多的就是触点。然后依次给驱动层中其它条线进行同样的操作, 即可检测到屏上所有触点



投射式电容触摸屏

将电容变化转变为电压或电流变化的电路



投射式电容触摸屏—检测 C_x 的电路


开关(K1、K2)与互电容 C_x 用开关电容等效电阻 R_{cx} 替代后得检测电路



V_{DD} 通过 R_{cx} 对 C_{mod} 充电，当 C_{mod} 上电压超过参考电压 V_{ref} ，比较器输出高电平，锁存器输出高电平，打开放电开关 K_3 ， C_{mod} 上电荷通过 R_b 被释放掉，降到 V_{ref} 以下，比较器输出低电平，放电开关断开。

如此反复，形成一个振荡频率与 R_{cx} ，进而与互电容 C_x 密切相关的振荡波形，如下一页图所示。

投射式电容触摸屏—检测 C_x 的电路



没有触摸时所有数据都在基准值，且偏差不大。当手指接触屏幕时，相应位置的互电容 C_m 因人体电场的感应而发生变化，进而引起该位置的数据发生变化，通过判断数据的变化判定触摸的发生。

由于各点的数据相对独立，基于互电容变化的触摸屏可以支持多点触摸和多种手势。

小 结

- 1、二极管、三极管、MOS管开关特性
- 2、TTL非门、或非门、与非门、三态门
- 3、有源负载反相器、CMOS反相器工作机制；CMOS非门、或非门、与非门
- 4、NMOS、PMOS传输门缺陷，CMOS传输门
- 5、开关电容来模拟电阻的功能，开关电容积分器（根据电荷守恒原理来分析）