

# 浙江大学课程设计报告

课程名称：\_\_\_\_信息与电子工程导论\_\_\_\_ 任课老师：\_\_\_\_章献民老师\_\_\_\_

课程设计名称：\_\_\_\_基于三极管的 4 bit 加法器制作\_\_\_\_

完成日期：\_\_\_\_2021 年 12 月 12 日——2021 年 12 月 20 日\_\_\_\_

第 13 小组

成员及分工：

| 姓名  | 专业       | 学号         | 分工                                             | 贡献比 |
|-----|----------|------------|------------------------------------------------|-----|
| 张杰夫 | 计算机科学与技术 | 3210104841 | 资料查阅与研究、Multisim 加法器电路设计与优化、实物电路搭建与调试、课程设计报告撰写 | 25% |
| 徐书航 | 自动化（电气）  | 3210105372 | 资料查阅与研究、Multisim 加法器电路设计与优化、实物电路搭建与调试、课程设计报告撰写 | 25% |
| 王熠  | 计算机科学与技术 | 3210104282 | 资料查阅与研究、Multisim 加法器电路设计与优化、实物电路搭建与调试、课程设计报告撰写 | 25% |
| 鲍瑞琛 | 信息工程     | 3190103021 | 资料查阅与研究、Multisim 加法器电路设计与优化、实物电路搭建与调试、课程设计报告撰写 | 25% |

说明：①本小组成员均刚开始接触数字电子技术，其中 3 位同学为大一新生，一位同学刚转入信息工程专业。在原理叙述方面，我们采用较详细的语言，同时融入了自己的思考。

②考虑到现阶段掌握知识较为有限，我们购买了电子工业出版社《数字电子技术》（第十一版）（中文版）进行研究。部分原理源自本书知识点，但我们在其中也融入了自己的思考。本书主要提供较深刻的组合逻辑理论，不含三极管层次知识没有现成 4Bit 加法器三极管电路实现方法。

③本次课程设计，全体成员均共同参与上述列表中的四个环节，团结协作，贡献比相同。

④[参考文献]《数字电子技术》（第十一版）（[美]Thomas L. Floyd 著 余璆 熊洁译，电子工业出版社）

# 1 目的和要求

## 1.1 课程设计目的

(1) 深化对基本逻辑门及其组合形成的常用逻辑门的理解。

(2) 通过逻辑门——1 位半加器——1 位全加器——4 位全加器 (Multisim 仿真与理论设计阶段)——实际电路搭建测试 (实物验证阶段) 的循序渐进探究, 实现三极管搭建 4 位加法器的目标, 感受其中蕴含的数字电路原理。

## 1.2 课程设计要求

(说明本次课程设计的任务与要求)

参考视频 Making your own 4 bit computer from transistors, 运用 Multisim 设计一个 4bit 加法器并进行仿真测试, 并在面包板上用晶体管搭建实物和测试。LED 灯用于表示结果, 其中: LED 灯亮, 表示输出为高电平, 代表输出数值为 1; LED 灯灭, 表示输出为低电平, 代表输出数值为 0。

(Multisim 仿真阶段)

第一部分 利用三极管搭建逻辑门, 进行仿真测试

第二部分 利用逻辑门, 搭建 1 位半加器, 并进行仿真测试。

第三部分 在 1 位半加器的基础上, 搭建 1 位全加器, 并进行仿真测试。

第四部分 利用 1 位全加器进行适当的级联, 搭建 4bit 加法器, 并进行仿真测试

(实物验证阶段)

第五部分 实物电路搭建与测试

## 2 原理

(简要说明本次课程设计的理论, 包括但不限于物理、数学或是算法方面的理论, 电路原理图、算法框图等示意图也可以在此处给出)

第一部分 3 种基本逻辑门


一、与门 (AND)



输入端:  $\geq 2$  个 输出端: 1 个

作用: 当且仅当与门所有输入都是高电平时, 与门才会输出低电平; 存在低电平输入时, 与门的输出就是低电平。

2 输入与门的三极管电路图及真值表如下:



二、或门 (OR)




输入端:  $\geq 2$  个 输出端: 1 个

作用: 存在高电平输入时, 或门的输出就是高电平; 当且仅当所有输入均为低电平时, 或门

输出的才是低电平。

2 输入或门的三极管电路图和真值表如下：




### 三、非门 (NOT)

输入端：1 个 输出端：1 个

作用：反相作用，即输入高电平，输出低电平；输入低电平，输出高电平。非门的原理是三极管的虚断、虚短特性。

非门的三极管电路图如下：



[思考]非门的反相作用是非常重要的，但是仅有 1 个输入端导致了单独使用非门具有一定的局限性。因此在实际应用中，非门输入端常跟与门、或门相互搭配，形成同或门、异或门、与非门、或非门这 4 种简单但具有特殊作用的常用逻辑门。常用逻辑门的特殊作用在第二部分进行总结。

### 第二部分 4 种常用逻辑门

（注：根据参考作业，四种常用逻辑门的三极管电路有较大优化空间。本部分主要给出 4 种常用逻辑门的构成和作用）

#### 一、同或门



同或门

输入端：2 个 输出端：1 个

真值表：

| A | B | Z <sub>OUT</sub> |
|---|---|------------------|
| 1 | 1 | 1                |
| 1 | 0 | 0                |

|   |   |   |
|---|---|---|
| 0 | 1 | 0 |
| 0 | 0 | 1 |

作用：当输入同相时，输出为高电平；输入反相时，输出为低电平。

[思考]同或门输入反相时输出为低电平的特性，使得它可以鉴别输入是否相同，并排除输入反相；但单一同或门无法区别输入都是低电平和输入都是高电平的情况，这是同或门的缺点。

## 二、异或门



异或门

输入端：2 个 输出端：1 个

真值表：

| A | B | $Z_{OUT}$ |
|---|---|-----------|
| 1 | 1 | 0         |
| 1 | 0 | 1         |
| 0 | 1 | 1         |
| 0 | 0 | 0         |

作用：相反的两个输入产生高电平输出，相同的两个输入产生低电平输出。

[思考]异或门的输出特性，使得异或门可以进行“模二加法”运算，1 个异或门可以充当 1 个二位模二加法器。虽然异或门不能判断和产生进位，但是利用“模二加法”，可以使用异或门作为每一位的输出端口。

## 三、与非门



与非门

输入端：2 个 输出端：1 个

真值表：

| A | B | $Z_{OUT}$ |
|---|---|-----------|
| 1 | 1 | 0         |
| 1 | 0 | 1         |
| 0 | 1 | 1         |
| 0 | 0 | 1         |

作用：当且仅当 2 个输入都是高电平时，与非门输出才是低电平。存在低电平输入时，与非门的输入就是高电平。

[思考]与非门可以理解为：输出被反相的与门。即：除了输出被反相，与非门和与门是一样的。

## 四、或非门



或非门

输入端：2 个 输出端：1 个

真值表：

| A | B | Z <sub>OUT</sub> |
|---|---|------------------|
| 0 | 0 | 1                |
| 0 | 1 | 0                |
| 1 | 0 | 0                |
| 1 | 1 | 0                |

作用：当且仅当 2 个输入都是低电平时，或非门输出才是高电平。存在高电平输入时，或非门的输出就是低电平。

[思考]或非门可以理解为：输出被反相的或门。即：除了输出被反相，或非门和或门是一样的。


### 第三部分 半加器与全加器

#### 一、半加器

输入端：2 个 输出端：1 个

作用：输出二者相加的和，并产生进位。适用于 4bit 加法器最低位的相加与进位。

用异或门计算本位两数相加的结果，用与门计算和输出进位。



具体电路实现见“实验结果”部分。

#### 二、全加器

全加器在半加器的基础之上，还要接收来自上一位的进位信号，因此也要复杂一些。

输入：3 输出：2（和 1 进位 1）

1. 先列出全加器的真值表：

| A | B | C <sub>in</sub> | C <sub>out</sub> (进位) | Σ (布尔代数) |
|---|---|-----------------|-----------------------|----------|
| 0 | 0 | 0               | 0                     | 0        |
| 0 | 0 | 1               | 0                     | 1        |
| 0 | 1 | 0               | 0                     | 1        |
| 1 | 0 | 0               | 0                     | 1        |
| 1 | 1 | 0               | 1                     | 0        |
| 1 | 0 | 1               | 1                     | 0        |
| 0 | 1 | 1               | 1                     | 0        |
| 1 | 1 | 1               | 1                     | 1        |

2. 全加器实现原理：

根据以上真值表，先进行统计：

（表 1）

| 代数数和 | 进位 | 本位输出 |
|------|----|------|
| 0    | 0  | 0    |
| 1    | 0  | 1    |
| 2    | 1  | 0    |
| 3    | 1  | 1    |

全加器与半加器有许多异曲同工之处，只是输入端变成了 3 个而已。可以推测：进位的运算方式、本位输出的运算方式均可以类比半加器。

将  $A \text{ EXOR } B$  //  $A \text{ AND } B$  的真值表，分别与上表进行对照：

| A | B | $C_{\text{OUT}}$ |
|---|---|------------------|
| 1 | 1 | 0                |
| 1 | 0 | 1                |
| 0 | 1 | 1                |
| 0 | 0 | 0                |

3. 本位输出：

和为奇数时输出 1，和为偶数时输出 0。类比于半加器的本位输出方式，全加器也可以只用异或门实现本位输出。具体方法是：先  $A \text{ exor } B$ （把结果记作 D），再  $D \text{ exor } C_{\text{in}}$ 。

4. 进位：

要让 A, B,  $C_{\text{in}}$  中两者或以上为真时，就输出，似乎不太好用 2-3 个逻辑门表达。**但是基于本位输出电路，可以充分利用已有的  $A \text{ exor } B$  异或门电路。**


具体方法是： $A \text{ and } B = E$ ,  $A \text{ exor } B = F$ ,  $C_{\text{in}} \text{ and } F = G$  则有进位  $C_{\text{out}} = E \text{ or } G$ 。

理解：

如果 AB 都是真，则经与门—或门直接输出高电平；

如果 AB 一真一假，则与门输出低电平，此时异或门输出高电平。于是是否进位，就要取决于  $C_{\text{in}}$  了。因此：异或门高电平是 A、B 两者“提供 1 位”的标志，再将 F 和  $C_{\text{in}}$  进行与运算即可判断输出。

全加器逻辑图如下：



#### 第四部分 实验设计思想

本实验主要运用**模块化设计思想**，探索创新异或门是加法器优化的重中之重，所以先尝试对异或门进行尽量简化，**简化成功后直接搭建加法器**，就可以避免很多不必要的步骤，并得出较好的结果。

### 3 内容

（分点阐述课程设计步骤）

1. 进行四种常见逻辑门、半加器与全加器的系统性拓展学习，尝试评价各常用逻辑门的作用，初步形成加法器设计构思。搭建基本逻辑门，探究电阻搭配关系与电压损失、电压抬升的关系。
2. 研究传统异或门，并进行新型异或门的优化探究。
3. 利用基本逻辑门和常用逻辑门，搭建一位半加器，并进行仿真测试。
4. 在一位半加器的基础上，搭建全加器，并进行仿真测试。
5. 利用全加器进行适当级联，搭建 4-bit 加法器，并进行仿真测试。
6. 进行实物搭建并测试。
7. 提交实物和实验报告。

4 结果和分析

（使用图片和文字叙述实验结果，并对这些结果进行适当分析）

第一部分 三种基本逻辑门

注：9013 三极管为 NPN 型三极管。据百度搜索多个回答，Multisim 中的三极管 2SC1815 在  $I_c$  不太大时可以替代实际参与电路搭建的 9013 三极管。故采用 2sc1815 进行实验。

一、三种门电路搭建过程中基极电阻  $R_b$ 、集电极电阻  $R_c$ 、发射极电阻  $R_e$  的搭配情况与各状态下输出电压情况探究

材料提供了 2 种电阻，即  $1k\Omega$  和  $10k\Omega$ 。仿照参考作业，按照教材的连接方式，首先对常规方法连接的与门、或门进行测试，得出电压表的如下示数。

1. 与门

方案一：所有电阻均为  $1k\Omega$

|    |        |           |           |         |
|----|--------|-----------|-----------|---------|
|    | 闭合所有开关 | 断开所有开关    | 闭合①，断开②   | 闭合②，断开① |
| 与门 | 4.211V | 497.708nV | 612.322nV | 2.164V  |

方案二：发射极电阻调整为  $10k\Omega$ ，基极、集电极电阻保持  $1k\Omega$

|    |        |         |         |         |
|----|--------|---------|---------|---------|
|    | 闭合所有开关 | 断开所有开关  | 闭合①，断开② | 闭合②，断开① |
| 与门 | 4.332V | 4.977uV | 6.123uV | 3.98V   |

方案三：发射极电阻保持  $1k\Omega$ ，其余电阻为  $10k\Omega$ 。


|    |        |           |           |           |
|----|--------|-----------|-----------|-----------|
|    | 闭合所有开关 | 断开所有开关    | 闭合①，断开②   | 闭合②，断开①   |
| 与门 | 3.982V | 497.708nV | 612.322nV | 397.956mV |

结果对比与结论：

①方案三能保证仅在两个开关均闭合的情况下才输出高电平，避免了方案一、方案二仅闭合开关 2（靠近电压表的开关）时也输出较高电压的情况，是最合理的选择。

②但是方案三的电压损失较大，这是方案三的缺点，需要改进。

较为合适的与门电路图：



（注）本实验采用 2N2222A NPN 型三极管，得出的结果在误差范围内虽然与参考文件呈一一对应关系，但是实验结果表明参考文件似乎弄反了方案二与方案三的结果。（难道是防作弊？）

2. 非门

方案一：基极、集电极电阻均为  $1k\Omega$

|    |          |        |
|----|----------|--------|
|    | 闭合所有开关   | 断开所有开关 |
| 非门 | 53.491mV | 5V     |

方案二：基极电阻为  $1\text{ k}\Omega$ ，集电极电阻为  $10\text{ k}\Omega$

|    |          |        |
|----|----------|--------|
|    | 闭合所有开关   | 断开所有开关 |
| 非门 | 24.987mV | 5V     |

方案三：基极电阻为  $10\text{ k}\Omega$ ，集电极电阻为  $1\text{ k}\Omega$

|    |          |        |
|----|----------|--------|
|    | 闭合所有开关   | 断开所有开关 |
| 非门 | 90.252mV | 5V     |

方案四：基极、集电极电阻均为  $1\text{ k}\Omega$


|    |          |        |
|----|----------|--------|
|    | 闭合所有开关   | 断开所有开关 |
| 非门 | 32.528mV | 5V     |

结果对比与结论：

①集电极和基极电阻不影响断开时电压表的示数。

②方案二在开关闭合时，电压表示数最低，效果最好。四个方案效果差距不大。

较为合适的非门电路图：



### 3. 或门

方案一：基极、发射极电阻均为  $1\text{ k}\Omega$

|    |        |         |         |         |
|----|--------|---------|---------|---------|
|    | 闭合所有开关 | 断开所有开关  | 闭合①，断开② | 闭合②，断开① |
| 或门 | 4.495V | 5.656uV | 4.454V  | 4.454V  |

方案二：基极电阻为  $1\text{ k}\Omega$ ，发射极电阻为  $10\text{ k}\Omega$

|    |        |          |         |         |
|----|--------|----------|---------|---------|
|    | 闭合所有开关 | 断开所有开关   | 闭合①，断开② | 闭合②，断开① |
| 或门 | 4.575V | 56.556uV | 4.555V  | 4.555V  |

方案三：基极电阻为  $10\text{ k}\Omega$ ，发射极电阻为  $1\text{ k}\Omega$

|    |        |         |         |         |
|----|--------|---------|---------|---------|
|    | 闭合所有开关 | 断开所有开关  | 闭合①，断开② | 闭合②，断开① |
| 或门 | 4.317V | 5.656uV | 4.112V  | 4.112V  |

方案四：基极、发射极电阻均为  $1\text{ k}\Omega$


|    |        |          |         |         |
|----|--------|----------|---------|---------|
|    | 闭合所有开关 | 断开所有开关   | 闭合①，断开② | 闭合②，断开① |
| 或门 | 4.556V | 56.556uV | 4.518V  | 4.518V  |

结果对比与结论：

方案二效果最好，方案四效果次之。两者在或条件成立时，输出电压均高于  $4.5\text{ V}$ 。而方案三电压损失较大，特别是仅一个开关闭合时电压损失较大，不合适。

较为合适的或门的电路图：





另注：单独使用以上门电路时，电压损失确实是衡量门电路好坏的因素；但是多个门电路级联时，电压损失有时是次要因素，还要考虑多部分连接带来的电压分配问题。由于此方面知识尚不完善，故采用调试数值并比较的方法，得出较合适的结果。

## 二、电压损失减少方法探究

### 1. 异或门：

单独作用时，电压损失较低。但在多逻辑门连接过程中，放在本位输出端的异或门如果使用  $1\text{k}\Omega$  电阻，则容易受到其他部分分压的影响，被“分走”较多的电压，从而使得输出电压急剧降低。

经试验，用于输入端的异或门均采用  $1\text{k}\Omega$  电阻（因为直接连接电源，电压充足；自身分压要比较小），放在本位输出端的异或门均采用  $10\text{k}\Omega$  电阻（输出至此处已有一定程度的电压损失，要提高自身电阻增大风压，减少电压在其他部分的损耗），此方案是较为理想的搭配方案。

### 2. 或门：

根据单独测试结果，基极电阻  $1\text{k}\Omega$ ，发射极电阻  $10\text{k}\Omega$  电压损失最小，损失略低于其他两组。多逻辑门级联后，此方案仍然适用。

### 3. 与门：

单独测试结果见上一部分。级联时，处于不同位置的与门电阻搭配同样有差别。输入端接地电阻采用  $1\text{k}\Omega$ ，减少自身分压；与进位或门相连的与门接地电阻则为  $10\text{k}\Omega$ ，减少电压在之前部分的损失。

## 第二部分 异或门创新探究

### 一、异或门基本特性

#### 1. 真值表

| 输入 1 | 输入 2 | 输出 |
|------|------|----|
| 0    | 0    | 0  |
| 0    | 1    | 1  |
| 1    | 0    | 1  |
| 1    | 1    | 0  |

2. 作用：用于加法器中，得出每一位的输出结果。虽然无法判断是否需要进位，但是用于得出当前位的输出结果是比较合适的。

### 二、传统异或门

1. 传统异或门仅使用三极管搭建，要求每个与门/或门均有 2 个输出。

2. 传统模型原理

仅使用三极管的传统连接方法，意味着只能对输入的信息进行与、或、非运算。分析真值表可以知道，当两个输入“和为 1”时，异或门输出结果是 1；否则异或门输出结果是 0。这里就需要同时对输入的“与”和输入的“或”进行判断。下面先列出输入 1、输入 2 之和、对两者进行与或运算的结果：

| 2 输入之和 | 与 | 或 | “与+或” |
|--------|---|---|-------|
| 0      | 0 | 0 | 0     |
| 1      | 0 | 1 | 1     |
| 2      | 1 | 1 | 2     |


“输入之和”为 1 满足要求，但是“与+或”的结果 1 与 0, 2 不能一步区分。因此，对“与”“或”的结果进行直接比较是不简便的方法。

在此，我们可以联想取反操作，即先对“与”“或”之一取反（两者同时取反是无效的），再看“与+或”的结果，尝试得到简便一些的结果。

①对“与”取反（与非）：

| 2 输入之和 | 与非 | 或 | “与非+或” |
|--------|----|---|--------|
| 0      | 1  | 0 | 1      |
| 1      | 1  | 1 | 2      |
| 2      | 0  | 1 | 1      |


在此基础上，通过“与”的判断，就可以将 2 输入之和为 1（即异或条件成立）的条件筛选出来。其电路图如下：



②对“或”取反（或非）：


| 2 输入之和 | 与 | 或非 | “与+或非” |
|--------|---|----|--------|
| 0      | 0 | 1  | 1      |
| 1      | 0 | 0  | 0      |
| 2      | 1 | 0  | 1      |

在此基础上，通过“或”的判断，也可以将 2 输入之和为 1（即异或条件成立）的条件筛选出来。其电路图如下：



### ③两者优劣判断

从三极管数量上看，两种方法构建 1 个异或门所需三极管均为 7 个，个数一致。再结合第一部分基本逻辑门实验结果，可以发现其他条件相同时：在所有与门和或门中，或门方案二的电压损失是最小的；非门不存在电压损失。因此较为合适的传统异或门应该是上述第二个方法，即先对“或”取反得到“或非”，再对“与”和“或非”进行“或”运算。其电路图即为：



## 三、异或门改造模型及思想

### 【思想概述】

按照一般方法，至少需要 7 个三极管，才能搭建出一个异或门。而理想状态下，4bit 加法器可用少于 30 个三极管完成。因此传统方法值得大大优化。

我们在第一章已经初步接触了信息论的相关内容，对信息的定义、信息熵的计算、编码方式的优化，以及其背后蕴含的优化思想有了一定的理解。虽然逻辑门能表达的信息量千变万化，还未掌握具体的计算方法；但是信息论让我们感受到，一定有更好的优化方法。

不同类型的等长编码的产生与发展，启示我们要敢于打破思维定式，以大胆的态度进行创新实践。按照传统方法使用三极管，与、或、非门表达信息的方式较为固定，为何要局限于按部就班使用三极管？无论 NPN 还是 PNP 型三极管，只使用发射极、集电极中的一极，加上基极，正好构成了二极管，并且实验所用电压也不算太高，所以我们询问老师，决定对这种方法进行尝试。


#### 1. 理论基础（本部分来源于老师答疑）：

三极管作为二极管使用时，可以将发射极悬空，或者将发射极和基极短接，使用集电结作为二极管（此时，仅用基极和集电极）；亦可以将集电极悬空，或者将集电极与基极短接，使用发射结（此时，仅用基极和发射极）作为二极管。最好使用集电结作为二极管，这样耐压值较高（耐压值约为  $BVC_{BO}$ ；在晶体管的  $BVC_{BO}$ 、 $BVC_{EO}$ 、 $BVE_{BO}$  这 3 个反向击穿电压中， $BVC_{BO}$  的值最大）。现在的硅三极管大都采用平面扩散法制造，发射结的耐压值一般都在 5-7V。若使用发射结作二极管，耐压值也是 5-7V。

注：据网络搜索，2SC1815 允许通过的基极电流、耐压值小于 9013，故只要在 Multisim 上仿真成功，则在正式实验中 9013 也不会出现超过耐压值的情况。

#### 2. 设计电路图及测试数据

经过多次尝试和修改，得出以下方法：



测试数据：


| 全部闭合      | 全部断开     | 闭合 S1，断开 S2 | 闭合 S2，断开 S1 |
|-----------|----------|-------------|-------------|
| 123.728mV | -1.499fV | 4.845V      | 4.837V      |

结论：通过二极管发射极悬空的方法，不仅可以只用 3 个三极管实现异或门，而且还能保证电压损失在较小范围内。

3. 本小组成员均刚开始接触电子学，对三极管背后的物理定律了解不深。但我们的想法是：


- ①在单个开关闭合的情况下，异或门近似于一个简单支路。
- ②两个开关闭合时，利用反向电流使得各支路在汇合处形成“冲突”。如果这样的“冲突”能够让二极管、三极管低于正常工作的电压阈值，就达到了目的。

实验设计图如下：



根据第一部分、第二部分结果，仅使用 5 个三极管即得到了一个效果较好的 1bit 半加器。其中，右上角为创新异或门，用于该位的结果；而左下角为与门，用于产生和输出进位。测试数据与第一、二部分单独使用与门、异或门时分别完全相同，故不再列举。

第五部分 4 位加法器（使用 41 个三极管完成）



Multisim 4 位加法器输出电压测试数据：

（低电平均以 mV 为最高单位，不会出现错误的电压抬升。以下仅记录高电平输出情况）

| 位及类型（自低至高） | 较高的高电平 | 较低的高电平 |
|------------|--------|--------|
| 1-本位       | 4.78V  | ——     |
| 1-进位       | 3.972V | ——     |
| 2-本位       | 3.853V | ——     |
| 2-进位       | 3.372V | 2.468V |
| 3-本位       | 3.169V | ——     |
| 3-进位       | 3.381V | 2.168V |
| 4-本位       | 3.178V | ——     |
| 4-进位       | 2.822V | 4.05V  |

## 5 结论

一、电阻大小关系对实验结果有很大的影响

对于单个门电路，电压损失最小的电阻搭配并不一定使用于整个加法器。要考虑各部分的分压关系，对比不同搭配，确定

二、门电路创新能减少设计复杂程度

先抓住异或门这个关键因素，通过 3 个三极管实现异或门，直接大大降低了设计复杂度，使设计较为顺利。

三、使用模块化设计思想，由易到难进行逐步设计。

四、注重各部分的联系，通过重复利用某些部件，可以起到意想不到的效果。

设计全加器时，将其分为本位输出与进位输出两部分。其中本位输出较简单，先利用异或门解决。再攻克相对困难一些的进位输出部分，充分利用本位输出部分已有的异或门，再添置数量较少的新的逻辑门即可实现。