

作业 5:

1. 一个 4 输入优先编码器真值表如表所示，其中 D_0 的优先级最低， D_3 的优先级最高。X 表示无关条件，V 表示有效位指示符。

优先编码器真值表

输入				输出		
D_0	D_1	D_2	D_3	x	y	V
0	0	0	0	X	X	0
1	0	0	0	0	0	1
X	1	0	0	0	1	1
X	X	1	0	1	0	1
X	X	X	1	1	1	1

优先编码器输出表达式如下：

$$x = D_2 + D_3, \quad y = D_1 \overline{D_2} + D_3, \quad V = D_0 + D_1 + D_2 + D_3$$

写出这个 4 输入优先编码器的 Verilog HDL 行为描述，输入 D 用 4 位矢量，always 模块中用 if-else 描述，假定输入 $D[3]$ 具有最高优先级。

2. 教材《数字电子技术基础（第六版）》第五章 page 250 题 5.2, 5.4, 5.8 共 3 道题。