

浙江大学 2025 - 2026 学年 春夏 学期

《 数字系统设计 》课程期中考试试卷

课程号: ISEE2006F, 开课学院: 信息与工程学院

考试试卷: A ☒ 卷、B 卷 (请在选定项上打 ☒)

考试形式: ☒ 闭、开卷 (请在选定项上打 ☒) , 允许带 计算器 入场

考试日期: 2026 年 4 月 16 日, 考试时间: 100 分钟

诚信考试, 沉着应考, 杜绝违纪。

考生姓名: 王瑞 学号: 3240101517 所属院系: 信息与工程学院
任课教师: 王维东 上课时间: 周一、二、周四 序号: 67

题序	一	二	三	四	五	六	七	八	总分
得分	8	16	10	15	15	16	18		98
评卷人									王瑞

⑧、(共 8 分) 组合函数

请写出下面函数的最大项表示

$$F(A, B, C, D) = \overline{A}\overline{B} + \overline{A}\overline{C} + \overline{C}\overline{D} + \overline{B}CD$$

$$F = \sum m(0, 1, 2, 3, 4, 5, 8, 11, 12)$$

$$= \pi M(6, 7, 9, 10, 13, 14, 15)$$

16. (共 16 分) 门与接口电路


1. 根据下图中门电路的类型, 写出电路的输出表达式。(6 分)

$B=1$ TG 不通 Y_1 高阻 EN 输入低电平
 $Y = \bar{C}$

$B=0$ TG 通 $Y_1 = A$

$A=0$ 时 $Y = \bar{C}$

$A=1$ 时 $Y = 1$ 上拉高电平



$$\begin{aligned}
 Y &= \overline{B \cdot C} + \overline{A \cdot B} + \overline{A \cdot C} \\
 &= \overline{B \cdot C} + \overline{A \cdot B} + \overline{A \cdot C} \\
 Y &= \bar{C} + A\bar{B}
 \end{aligned}$$

2. 下图所示电路中, CMOS 门电路 G1 通过接口电路同时驱动 TTL 与非门 G2、G3 和 TTL 或非门 G4、G5、G6。已知 G1 输出的高、低电平分别为 4.3V 和 0.1V, 输出电阻小于 50Ω; G2、G3、G4、G5、G6 的高电平输入电流 $I_{IH} = 40\mu A$, 低电平输入电流 $I_{IL} = -1.6mA$; 三极管的电流放大系数 $\beta = 60$, 饱和压降 $V_{ce(sat)} \leq 0.2V$ 。选取 $V_{CC} = 5V$, 要求接口电路输出的高、低电平满足 $V_{OH} \geq 3.4V$, $V_{OL} \leq 0.2V$, 试着在 {2kΩ, 5.1kΩ, 12kΩ, 20kΩ, 47kΩ} 中选取一组合适的 R_B 和 R_C 的阻值。(10 分)

① $V_I = 0.1V$ 时 截止
 $V_O \geq 3.4V$ 晶体管饱和


$$\begin{aligned}
 I_L &= 10 \times 40\mu A = 400\mu A \\
 &= 0.4mA \cdot i_{RC} = I_L + i_C
 \end{aligned}$$

$$V_{CC} - i_{RC} R_C \geq 3.4V$$

$$V_{CC} - (I_L + \beta I_B) R_C \geq 3.4V$$

$$I_C = 0 \quad 5 - I_L R_C \geq 3.4 \quad R_C \leq 4k\Omega$$

$$\text{取 } R_C = 2k\Omega$$



② $V_I = 4.3V$ 时

$V_O \leq 0.2V$ 晶体管饱和

$$I_L = -(2 \times 1.6 + 60 \times 1.6) \mu A = -12.8mA$$

$$\begin{aligned}
 I_B &= \frac{4.3 - 0.7}{R_B} = \frac{3.6}{R_B} \quad I_{RC} = -12.8mA + 60 \times \frac{3.6}{R_B} \\
 5 - I_{RC} R_C &\leq 0.2 \quad I_{RC} \geq 2.4mA \\
 R_B &= 12k\Omega
 \end{aligned}$$

10 三、(12分) 分析下图3线-8线译码器 74LS138 和与非门组合的电路, 写出 Z1、Z2 的逻辑表达式, 列出真值表, 说明电路的逻辑功能。


$$Z_1 = \sum m(1, 2, 4, 7) = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}C + ABC$$

$$Z_2 = \sum m(1, 2, 3, 7) = \bar{A}\bar{B}C + \bar{A}B\bar{C} + \bar{A}BC + ABC$$

A	B	C	Z ₁	Z ₂
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	0
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

15 四、(15分) 设计一个多功能组合逻辑电路, M_1M_0 为功能控制信号, a, b 为输入逻辑变量, F 为电路输出, 功能如右表所示 (例如: 当 $M_1M_0 = 00$ 时, 实现 $F = a \cdot b$ 功能, 当 $M_1M_0 = 10$ 时, 实现 $F = a \odot b$ 功能等)。要求: 用一片 74HC138 和最少的与非门来实现该逻辑功能。要求写出逻辑表达式并画出电路图。

M_1M_0	F
00	$a \cdot b$
01	$a \oplus b$
10	$a \odot b$
11	$a + b$




74HC138功能表

输入					输出							
S_1	$S_2 + S_3'$	A_2	A_1	A_0	Y_0'	Y_1'	Y_2'	Y_3'	Y_4'	Y_5'	Y_6'	Y_7'
0	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	0	1
1	0	0	0	1	1	1	1	1	1	0	1	1
1	0	0	1	0	1	1	1	1	0	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

M_1	M_0	a	b	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

$$F = m_1 \bar{a} \bar{b} + m_2 a b + m_3 \bar{a} b + m_4 a \bar{b} + m_5 a b + m_6 \bar{a} \bar{b} + m_7 a \bar{b}$$



$$F = m_1 + m_3 + m_5 + m_7 = \bar{m}_3 \bar{m}_5 \bar{m}_7 \bar{m}_1 + \bar{m}_5 \bar{m}_7 \bar{m}_1 + \bar{m}_7 \bar{m}_1 + \bar{m}_1$$

(15)

五、(15 分) 有两个逻辑函数 $F_1(A,B,C,D) = \sum m(1,3,5,6,7,8,11,12,13,14,15)$,

$F_2 = \overline{A}B + BC + \overline{A}CD$, 且 $F = F_1 \overline{F_2} + \overline{F_1} F_2$.

(1) 求出 F 的最简与-或式。

(2) 以 B、C、D 为地址变量, 用 8 选 1 数据选择器实现此函数, 画出电路 (允许使用非门)。

(3) 化简后的函数是否存在竞争冒险? 若有, 请写出消除了竞争冒险后的函数最简与-或式 (假设输入变量每次只有一个改变状态); 若没有, 请说明理由。


(1)

A	B	C	D	F_1	F_2	F
0	0	0	0	0	0	0
0	0	0	1	1	0	1
0	0	1	0	0	0	0
0	0	1	1	1	0	1
0	1	0	0	0	1	1
0	1	0	1	1	1	0
0	1	1	0	1	1	0
0	1	1	1	1	1	0
1	0	0	0	1	0	1
1	0	0	1	0	1	1
1	0	1	0	0	0	0
1	0	1	1	1	0	1
1	1	0	0	1	0	1
1	1	0	1	1	1	0
1	1	1	0	1	1	0
1	1	1	1	1	1	0

A \ CD	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	1	1	1	0

$$F = \overline{B}D + \overline{B}\overline{C}\overline{D} + A\overline{C}\overline{D}$$

(2)



$$F = m_1 \overline{A} + m_3 \overline{A} + m_4 \overline{A} + m_0 A + m_1 A + m_3 A + m_4 A$$

$$= \overline{A} (m_1 + m_3 + m_4) + A (m_0 + m_1 + m_3 + m_4)$$

$$F = (\overline{A} (m_1 + m_3 + m_4) + A (m_0 + m_1 + m_3 + m_4))$$

(3)


有竞争冒险现象

$$F = \overline{B}D + \overline{B}\overline{C}\overline{D} + A\overline{C}\overline{D} + \overline{A}B\overline{C}$$

16

六、(16分) 数字芯片 74LS48 是 BCD 到 7 段数码管的显示译码器，但是大于 9 的数字不能显示正常字符。小明想用 一个 16x8 的 EEPROM 设计专用的 16 进制数到 7 段数码管的显示译码器，EEPROM 的数据输出驱动数码管的 A, B, C, D, E, F 和 G，如下图所示。当数码管输入信号为“高电平”时，对应的数码管段亮起。为了显示字符的唯一性，“6”和“9”显示都增加弯钩，而 10~15 分别显示为“A”、“b”、“C”、“d”、“E”、“F”。请填写 EEPROM 实现电路的内部数据。

地址	A	B	C	数据	E	F	G	
A ₃ A ₂ A ₁ A ₀	D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
0 0 0 0	1	1	1	1	1	1	0	0
0 0 0 1	0	1	1	0	0	0	0	0
0 0 1 0	1	1	0	1	1	0	1	0
0 0 1 1	1	1	1	1	0	0	1	0
0 1 0 0	0	1	1	0	0	1	1	0
0 1 0 1	1	0	1	1	0	1	1	0
0 1 1 0	1	0	1	1	1	1	1	0
0 1 1 1	1	1	1	0	0	0	0	0
1 0 0 0	1	1	1	1	1	1	1	0
1 0 0 1	1	1	1	1	0	1	1	0
1 0 1 0	1	0	0	0	0	0	0	0
1 0 1 1	0	1	0	0	0	0	0	0
1 1 0 0	0	0	1	0	0	0	0	0
1 1 0 1	0	0	0	1	0	0	0	0
1 1 1 0	0	0	0	0	1	0	0	0
1 1 1 1	0	0	0	0	0	1	0	0




18

七、（18 分）用 T 触发器和必要的门电路分别设计一个 JK 触发器和 D 触发器，请写出输入函数表达式及设计过程，画出电路图。

J	K	T	Q	Q*
0	X	0	0	0
1	X	1	0	1
X	1	1	1	0
X	0	0	1	1

$$T = J\bar{Q} + KQ$$



D	T	Q	Q*
0	0	0	0
1	1	0	1
0	1	1	0
1	0	1	1

$$T = D \oplus Q$$

