

一、判断下列说法是否正确，正确打√，错误打X。(共10分)

- 1、采用与非门可以实现任意逻辑函数。 ()
- 2、若两个函数具有不同的最简与或函数式，则两个逻辑函数必然不相等。 ()
- 3、多个 CMOS 传输门电路的输出端可以并接。 ()
- 4、对于 TTL OC 门而言，输出端并接可以实现逻辑与的功能。 ()
- 5、对于可编程阵列逻辑 PAL，其与逻辑阵列和或逻辑阵列均是可编程的。 ()
- 6、PROM 的每个与项(地址译码器的输出)都一定是最小项。 ()
- 7、三态门的三种状态分别为：高电平、低电平、不高不低的电压。 ()
- 8、单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 ()
- 9、A/D 转换器的位数越多，量化级分得足够多，量化误差就可以减小到0。 ()
- 10、D/A 转换器的位数越多，分辨率就越高。 ()

VXVVX VXXXV

一、判断题(正确打√，错误的打×，每题1分，共8分)。

- 1、正“与非”门也就是负“或非”门。 ()
- 2、已知 $X+Y=X+Z$ 成立，那么 $Y=Z$ 。 ()
- 3、ROM 可作为数据存储器也可作为函数发生器。 ()
- 4、逻辑门电路输出只有0、1二种可能值。 ()
- 5、对组合逻辑电路的竞争冒险可以通过电路重新进行逻辑设计来消除。 ()
- 6、连续“同或”2011个“1”的结果是“1”。 ()
- 7、可测试性设计是指设计用于测试的电路。 ()
- 8、边界扫描测试设计是指为测试边界电路的设计。 ()

VXVX VVXX

一、填空(共10分，每格1分，得分_____)

- 1、和8421BCD码(1010100)等值的二进制数为 110110。
- 2、一个有n个变量的逻辑函数，如果它的最小项表达式由k个最小项组成，则它的最大项表达式将由 $2^n - k$ 个最大项组成。
- 3、一个格雷码的前一个码是0101，后一个是1100，这个格雷码是 0100。
- 4、若存储芯片的容量为128K×8位，若首地址为A0000H，末地址为 BFFFFH。
- 5、两个集电极开路TTL与非门(输入分别是A、B和C、D)输出并联后结果为 $(AB + CD)'$ 。
- 6、石英晶体多谐振荡器的振荡频率由 石英晶体的固有谐振频率 决定。
- 7、在电路测试中，电路的签名是指 被响应分析器动态压缩的输出。
- 8、某存储器具有16根地址线和8根双向数据线，则该存储器的容量为 512K位(或64K字节)。
- 9、摩尔型时序逻辑电路的输出与 当前状态 有关。
- 10、函数 $Y_1 = (A + \bar{B}) \cdot \bar{A} \cdot (B + \bar{D})$ 存在竞争逻辑冒险现象，冒险产生的条件是 $B=1$ 或 $A=0, D=1$ 。

- (1) TTL 电路输入悬空相当于高电平, 而 CMOS 输入悬空相当于低电平。 (X)
- (2) 逻辑函数化简中, 无关项、任意项可以 0 或 1, 约束项一般只能取 0 值。 (X)
- (3) 十进制数 5 的 4 位格雷码是 0111。 (X) ✓
- (4) 式 $F=ABCD+ACD+\bar{B}DF$ 的对偶式是 $Y=(A+B+C+D)(A+C+D)(B+D+F)$ 。
($A+B+C+D)(A+C+D)(B+D+F)$) (✓)
- (5) 组合电路容易出现竞争-冒险现象, 而时序电路一般不会有。 (X)
- (6) 单稳态触发器有 1 个稳定状态, 多谐振荡器有 2 个稳定状态。 (X)
- (7) 在一个 CP 脉冲作用下, 电平触发的触发器输出状态不会产生两次以上翻转。 (X)
- (8) 与同步时序电路不同, 异步时序电路中触发器状态的变化不是同时发生的。 (✓)
- (9) 存储容量为 $4K \times 8$ 的 RAM 存储器, 其地址线为 12 条。 ()
- (10) 欲构成 999(十进制数)的计数器, 至少需要 3 片 4 位二进制加法计数器芯片。 ()
- (11) 大批量定型产品中, 因便于功能升级采用 FPGA 最合适。 ()
- (12) 某系统待处理数据元素为 100 个, 每个元素需进行 16 段运算, 且每段需运算时间 $0.2 \mu s$, 流水线操作结构所需要的运算时间为 $32 \mu s$ 。 ()

一. 判断题 (10 分) (正确打√, 或错误打×)

- 1) “0” 的补码只有一种形式。 (✓)
- 2) 原码和反码均可将减法运算转化为加法运算。 (X)
- 3) 主从 JK 触发器、边缘 JK 触发器和同步 JK 触发器的逻辑功能完全相同。 (✓)
- 4) 并行加法器采用超前进位, 目的是为了简化电路。 (X)
- 5) 在同步时序电路的设计中, 如最简状态表中的状态数为 2^N , 而又采用 N 个触发器来实现电路, 则不需要检查电路的自启动性。 (X)
- 6) 流水线操作算法结构一定比并行算法结构所需要的运算时间少。 (X)
- 7) 摩尔型时序逻辑电路的输出与 输入和电路当前状态均有关。 (X)
- 8) 所有的半导体存储器在运行时都具有读写功能。 (X)
- 9) 在电路测试中 SA0 和 SA1 故障模型可以覆盖集成电路中的所有可能的故障。 (X)
- 10) 冯诺依曼结构相比于哈佛体系结构具有更好的灵活性和稳定性, 而哈佛体系结构具有更好的硬件效率。 (X)

二. 填空题 (10分)

1、二进制数 1101011.011 转换为 8421BCD 码为 0001 0000 0111 . 0011 0111 0101。

1/8

- 2、实现模值为 13 的计数器至少需要 4 个触发器。
- 3、组合逻辑电路是指任何时刻电路的输出仅由当时的 输入 决定。
- 4、TTL 或非门中，多余输入端的处理办法是 接地。
- 5、假设有一个三级扭环形计数器，其初始状态为 000，那么，经过 4 个时钟周期，其状态为 011。
- 6、一个二—十进制译码器规定为输出低电平有效，则当输入 8421BCD 码为 0110 时，其输出 $Y_9 Y_8 Y_7 Y_6 Y_5 Y_4 Y_3 Y_2 Y_1 Y_0 =$ 1110 1111。
- 7、已知逻辑函数 $F(A, B, C, D) = \sum m(1, 3, 4, 5, 6, 8, 9, 12, 14)$ ，当变量 ABCD 由 0110 → 1100 时，无 (有/无) 竞争-冒险现象；
- 8、一个容量为 256×4 位的静态 RAM，它的地址线为 8 条。
- 9、时序电路的可测性设计方法划分为 3 类：专门测试、扫描 测试和自测试。
- 10、函数 $F = [(A \cdot \bar{B} + C)D + \bar{E}]B$ 的反函数 $\bar{F} =$ $[(\bar{A} + B) \cdot \bar{C} + \bar{D}] \cdot E + \bar{B}$ 。

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
✓	✗	✗	✗	✓	✗	✓	✗	✓	✗	✗	✗	✗	✗	✓

1. 处理器可以分为两个部分：数据通路和控制电路。✓
2. 一般 TTL 门电路的输出端可以直接相连，实现线与。✗
3. CMOS 与非门和 TTL 与非门的逻辑功能不一样。✗ $Q^* = J\bar{Q} + \bar{K}Q$
4. JK 触发器在时钟脉冲的作用下，如果要使 $Q^{n+1} = Q^n$ ，则输入信号 JK 应为 $J = Q^n$, $K = Q^n$ 。✗ $= Q\bar{Q} + \bar{Q}Q$
5. 具有记忆功能的各类触发器是构成时序逻辑电路的基本单元。✓
6. 石英晶体多谐振荡器的振荡频率与电路中的 R、C 乘积成正比。✗ $f = \frac{1}{(R_1 + R_2)C \ln 2}$
7. 状态简化中，若 S1、S2 两状态的输出不同，则 S1、S2 两状态肯定不等价。✓
8. 由两个 TTL 或非门构成的基本 RS 触发器，当 R=S=0 时，触发器的状态为不定。✗
9. 格雷码具有任何相邻码只有一位码元不同的特性。✓
10. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。✗
11. 对于一个存储容量位 32K×16 位的 RAM 有 512K 个地址单元。✗
12. 或非门多余的输入端均可以悬空。✗
13. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。✗
14. 由与、或、非门电路构成的逻辑电路一定是组合逻辑电路。✗
15. 冯诺依曼结构和哈佛结构的区别是：前者将程序存储和数据存储放在同一物理存储空间，后者将程序和数据存储分别放在不同的物理存储空间。

- (1) 2014 个“1”异或的结果再与 117 个“0”同或，得到的结果是“0”。(✗)
- (2) 有一 8421BCD 数码 10010011，它相当于十进制数“147”。(✗)
- (3) 三态门输出为高阻时，其输出线上电压为高电平。(✗)
- (4) 任意两个最大项之和恒为“1”。(✓)
- (5) CMOS 与非门的多余脚悬空等效于低电平。(✗)
- (6) 将 JK 触发器的 K 端接到触发器反向输出端，把 J 端接到输入 T，就能把 JK 触发器改造成 T 触发器。(✗)
- (7) 超前进位加法器比串行进位加法器速度慢。(✗)
- (8) 组合逻辑电路产生竞争冒险的内因是信号在电路内部的电平不一致而且有尖峰脉冲噪声存在。(✗)
- (9) 施密特触发器电路具有两个稳态且每个稳态需要相应的输入条件维持。(✓)
- (10) 五进制计数器的有效状态为 5 个。(✓)
- (11) 当时序逻辑电路存在无效循环时该电路不能自启动。(✓)
- (12) 米里 (Mealy) 状态机和莫尔 (Moore) 状态机可以相互转换。(✗)
- (13) 最少 64 片容量为 256×4 的 RAM 可组合成容量为 4K×8 的 RAM。(✗)
- (14) 流水线操作算法结构一定比并行算法结构所需要的运算时间少。(✗)
- (15) 大批量定型产品的生产因为是成熟设计所以不需要测试。(✗)

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
×	×	×	×	×	×	×	✓	×	×	×	×	×	✓	×

1. 两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出。
2. 卡诺图化简得到的最简化结果是唯一的。
3. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。
4. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
5. 石英晶体多谐振荡器的振荡频率与电路中的 R、C 乘积成正比。
6. 在数字电路中，逻辑功能相同的 TTL 门和 CMOS 门芯片都可以互相替代使用。
7. 所有的半导体存储器在运行时都具有读写功能，所以使用时很灵活。
8. 逻辑函数 $F_1 = \sum ABCD(2, 3, 5, 8, 11, 13)$ 和 $F_2 = \prod ABCD(2, 4, 7, 10, 12, 13)$ 之间满足对偶关系。
9. 在测试电路中，响应分析器动态压缩的输出也称为边界扫描输出。
10. A 的原码为 011010，则 2A 对应的 8 位原码形式为 00110100，-A 的 8 位补码为 11001011。
11. 流水线操作算法结构一定比并行算法结构所需要的运算时间少。
12. TTL 电路的 JK 触发器，时钟端接 5kHz 脉冲，J 与 K 悬空，则输出 Q 的频率为 5kHz。
13. 某电路有 A、B、C、D、E、F 六个状态，A 和 C、D 和 F、E 和 B、F 和 C 分别等价，则该电路可化简为 3 个状态。
14. 一个 16K×32bit 的 SRAM 芯片，除了电源和接地端外，其引出线至少应该有 48 条。
15. 微码控制器，微指令中的判别字段为 0 时，下址字段信息就是下条微指令的地址；微指令中的判别字段为 1 时，下条微指令的地址则是下址字段修改后的新地址。

1	2	3	4	5	6	7	8	9	10	11	12
×	×	×	✓	×	×	×	✓	×	×	×	×

1. 十进制数 $(65)_{10}$ 的余 3 码编码是 0111 0100。
2. 实现两个一位二进制数相加的电路叫全加器。
3. 一个标准 TTL 反向器的输入通过 5kΩ 电阻接到地，则其输出为高电平。
4. 当时序逻辑电路存在无效循环时，该电路不能自启动。
5. 如果要把一宽脉冲信号变换为窄脉冲，应采用施密特触发器。
6. 莫尔(Moore)状态机的输出与电路的当前状态和输入均相关。
7. 6 个触发器组成的计数器，最多可以组成 128 进制的计数器。
8. 微程序控制器中，若微指令长度为 2^n 位，则微地址寄存器的长度为 n 位。
9. 存储容量为 256K×4 位的 RAM 存储器，其地址线为 8 条、数据线为 4 条。
10. 对于 m 个待处理数据的数据流，每个数据运算有 L 段，每段用时 t 的流水线操作结构，理想情况下共需运算时间 $T = m \cdot t + (L-1) \cdot t$ 。
11. 在一个时序逻辑电路中，消除了其中的组合逻辑电路因竞争冒险而产生的尖峰脉冲，就不会产生竞争冒险现象。
12. 在测试电路中，边界扫描电路用于测试电路板的好坏，而内建自测试电路用于测试芯片内部的好坏。

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
✓	×	×	×	✓	×	✗	×	×	×	×	✓	×	×	×

- 2019 个 1 异或的结果再和 42 个 0 同或，得到的结果是 1。
- 摩尔（Moore）型时序电路可以转化为米利（Mealy）型时序电路，反之则不行。
- 产生尖峰脉冲是因为存在竞争现象，有竞争就一定会引起尖峰脉冲。
- 最小项 $m_3 (A'BC)$ 和 $m_4 (AB'C')$ 具有相邻性。
- 能够实现任何逻辑函数的逻辑门类型的集合，被称为逻辑门的完全集，与非门构成了完全集。
- 一个存储容量为 32×4 位的存储器，可以实现四输入、五输出的逻辑函数。
- 冯诺依曼结构使用共用的地址和数据总线，而哈佛结构使用分离的地址总线 and 数据总线。
- 在不附加其他电路的情况下，JK 触发器和 T 触发器可以相互转换。
- 数字系统中，并行算法结构一定比流水线操作算法结构所需要的运算时间少。
- 可以用单稳态电路将不规则的矩形波变换为幅度与宽度都相同的矩形波。
- CPU 的 ALU 需要时钟信号协助完成运算。
- 时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。
- 一种处理器指令架构只有一种硬件实现方式。
- 在测试电路中，边界扫描电路用于测试电路板的好坏，而内建自测试电路用于测试芯片内部的好坏。
- 多个三态门电路的输出可以直接并接，实现逻辑与。

- ✓ 1. 十进制数 “-29” 用 8 位二进制补码表示为 11100011。
- ✓ 2. 若取 $J=K'$ ，则可用 JK 触发器构成 D 触发器。
- ✗ 3. 在控制器的设计中，控制时序不能有多余状态，要达到状态最简。
- ✗ 4. 因为逻辑表达式 $A+B+AB=A+B$ 成立，所以 $AB=0$ 。
- ✓ 5. 任何布尔函数都可以用与非门实现。
- ✗ 6. 静态 RAM 需要周期性刷新以保持数据。
- ✗ 7. 对于任何一个逻辑函数来讲，其逻辑图都是唯一的。
- ✗ 8. 拥有 8 个状态的计数器内部至少要含有 8 个触发器。
- ✗ 9. 存储容量为 $128K \times 8$ 位的 RAM 存储器，其地址线为 7 条、数据线为 8 条。
- ✗ 10. 将 OD 门的输出端直接相连，就可以实现线与结构。
- ✗ 11. 同步时序电路和异步时序电路的主要区别是输出是否只与内部状态有关。
- ✓ 12. 对于一个 n 变量的逻辑函数，如果它的最小项表达式由 k 个最小项组成，则它的最大项将由 $2^n - k$ 个最大项组成。
- ✗ 13. 冯诺依曼结构相比于哈佛体系结构具有更好的灵活性和稳定性，而哈佛体系结构具有更好的硬件效率。
- ✗ 14. 时序电路的扫描测试和自测试都不需要外部的测试向量就可以进行。
- ✓ 15. 微处理器设计除了数据通路及控制器外，还需要设计指令集。

×	✓	×	×	✓	✓	✓	×	×	×	×	×	×	×	×
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

- 1、三态门输出高阻时，其输出线上电压为高电平。
- 2、逻辑式 $Y = (AB + CD)'$ 的对偶式为 $Y^D = ((A + B)(C + D))'$ 。
- 3、可以通过接入滤波电容消除竞争-冒险现象且不会影响输出电压波形。
- 4、一个 1024*4 位的 SRAM 中基本存储单元的数量为 1024 个。
- 5、单稳态电路暂稳态维持时间的长短只取决于本身的参数，与触发脉冲无关。
- 6、为避免状态机运行中进入未定义的状态，设计时需要对所有可能状态进行完全编码。
- 7、在微码控制器中，微指令测试判别信息编码为“1”，表示执行这条微指令时要对系统的有关“状态标志”进行测试。
- 8、sa0-sa1 模型可以覆盖集成电路中可能的所有故障，故将其作为一种标准模型。
- 10、冯诺依曼结构将程序和数据存储分别放在不同的物理存储空间，具有更好的灵活性和稳定性。
- 11、时序电路的扫描测试和自测试都不需要外部的测试向量就可以进行。
- 12、流水线操作算法结构一定比并行算法结构所需要的运算时间少。
- 13、不同的逻辑函数表达式其逻辑功能也不同。
- 14、故障覆盖率定义为由测试序列检测到的故障总数除以电路的节点数。
- 15、CMOS 与非门的多余脚悬空等效于低电平。
- 9、任何时钟触发器状态的改变仅与时钟的动作沿到来有关。

F	F	F	✓	F	✓	F	F	F	F	F	✓	F	✓	F
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

- 1、在不影响逻辑功能的情况下，CMOS 与非门的多余输入端可通过电阻接地。
- 2、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
- 3、只使用与非门的逻辑电路不是时序逻辑电路。
- 4、只有一个变量不同的两个最大项的乘积等于各相同变量之和。
- 5、一个三态门可以通过使能电平控制实现输入或输出双向数据传输。
- 6、因为 EPROM 属于只读存储器，所以正常工作时无法对它进行写操作
- 7、单稳态触发器有一个稳定状态，两个暂稳状态。
- 8、固 0 和固 1 故障模型可以覆盖所有开路固定故障和短路固定故障。
- 9、逻辑函数化简中无关项、任意项可以为 0 或 1，约束项一般只能取 0 值。
- 10、将 JK 触发器的两个输入端连在一起作为 D 端就可以构成 D 触发器。
- 11、门电路内部三极管作为开关使用时，要提高开关速度，可以增加饱和深度。
- 12、对于一个由与非门组成的 SR 锁存器，要让该锁存器保持原态，输入信号应为 S=R=1。
- 13、摩尔型时序电路的输出既与外输入也与内部状态有关。
- 14、64K*16 位 E²PROM 芯片有 16 条地址线和 16 条数据线。
- 15、数字系统的控制部件通过控制线向执行部件发出的各种控制信号称为微操作。

一、判断题(共 15 分，得分_____) 在下方的括号内填入√（正确）或×（错误）

- (1) 多个三态门电路的输出可以直接并联，实现逻辑与。 (×)
- (2) 如果一个译码器有十六个输出，那么需要三个输入端。 (×)
- (3) TTL 门悬空相当于输入高电平，CMOS 门悬空相当于输入低电平。 (×)
- (4) 电路测试时，SA0 和 SA1 故障模型可以覆盖所有的故障。 (×)
- (5) 单稳态触发器暂稳态的时长取决于触发脉冲的宽度。 (×)
- (6) 设计可测试性的重要特性包括高的可靠性和高的观察性。 (×)
- (7) TTL 和 CMOS 与非门的多余输入端均可通过电阻接电源端。 (✓)
- (8) 双稳态触发器和施密特触发器是常用的脉冲信号整形电路。 (×)
- (9) 在 Verilog 中，信号赋值语句按程序列出的顺序依次执行。 (×)
- (10) 流水线操作算法结构一定比并行算法结构所需要的运行时间少。 (×)
- (11) PROM 的与阵列是全译码不可编程阵列。 (✗)
- (12) 目前所有产品数字部件都提供边界扫描。 (×)
- (13) 一条微指令的有效持续时间为两个系统基本周期。 (×)
- (14) 异步触发信号在整个时钟周期有效，无论时钟电平是高电平还是低电平。 (×)
- (15) 内建自测试技术可以实现由电路自己决定所得到的测试结果是否正确。 (✓)