

数字系统设计-小测 1

1、三态门输出为高阻时，其输出线上电压为高电平。

A. 对

B. 错

2、组合电路中，竞争不一定会导致冒险，但出现冒险就一定存在竞争。

A. 对

B. 错

3、一个函数的任意两个最小项之乘积为恒为“0”。

A. 对

B. 错

4、十进制数“85.4”的 8421BCD 码是“10000101.0100”。

A. 对

B. 错

5、2024 个“1”异或的结果为“1”。

A. 对

B. 错

6、两个逻辑函数之间的与、或、异或运算可以通过它们的卡诺图对应的最小项作与、或、异或运算来实现。

A. 对

B. 错

7、组合逻辑电路产生竞争冒险的主要原因是输入信号受到尖峰干扰。

A. 对

B. 错

8、TTL 与非门的多余输入端悬空等效于低电平。

A. 对

B. 错

9、编码和译码是互逆的过程。


- A. 对
- B. 错

10、用数据选择器可以实现时序逻辑电路。

- A. 对
- B. 错

11、某触发器的状态转换图如图所示，该触发器应该是（ ）

- A. JK 触发器
- B. RS 触发器
- C. T 触发器
- D. D 触发器




12、将下列具有无关项的逻辑函数化为最简的与或逻辑式。

- (1) $Y_1(A, B, C) = \sum m(1, 2, 4, 7) + d(3, 6)$
- (2) $Y_2(A, B, C, D) = \sum m(3, 5, 6, 7, 10) + d(0, 1, 2, 4, 8)$


13、用 8 选 1 数据选择器 74HC151 产生逻辑函数：

$$Y = AC + A'BC' + A'B'C$$

14、写出下图中 Z1、Z2、Z3 的逻辑函数式，并化简为最简的与或表达式。



15、在所示的边沿触发 JK 触发器电路中，已知 CLK 和输入信号 T 的电压波形如图所示，试画出触发器输出端 Q 和 Q' 的电压波形。设触发器的起始状态为 Q=0。



16、下图是一个 16×4 位的 ROM，A、B、C、D 为地址输入，D3、D2、D1、D0 是数据输出。若将 D3、D2、D1、D0 视为 A、B、C、D 的逻辑函数，试写出 D3、D2、D1、D0 的逻辑函数式。

