

数字系统设计

Digital System Design

-----组合逻辑电路

王维东

Weidong Wang

浙江大学信息与电子工程学院

College of Information Science & Electronic Engineering

信息与通信工程系

Zhejiang University

Spring 2026 – Lec. #4

任课教师

- 王维东
- 浙江大学信息与电子工程学院, 信电楼306
- 邮箱: wdwang@zju.edu.cn
- College of Information Science & Electronic Engineering
- Zhejiang University, Hangzhou, 310027
- Tel: 86-571-87953170 (O)
- Mobile: 13605812196

TA:

钟睿, 13687791509; 22331166@zju.edu.cn;

Office Hours: 玉泉信电楼 308室（可以钉钉、微信或邮件联系）.

Prerequisites预修课程

- 电子电路基础
- 电子线路
- C语言

- How to learn this Course?
 - Not only listening, thinking and waiting
 - But Exercise, Simulation, Practice!

课程简介

- 课程代码: **671C0050**
- 参考书
 - 阎石,《数字电子技术基础》,第6版,高等教育出版社,2016.
 - 王金明著,《数字系统设计与Verilog HDL》,电子工业出版社,第8版
 - 《数字系统设计-补充讲义》,浙江大学自编讲义
 - Stanford 大学 108A课程notes.
 - R.H.Katz, G.Borriello, *Contemporary Logic Design*, second edition,电子工业出版社,2005.
 - M.M.Mano, 数字设计(第四版),电子工业出版社,2010.
 - » <http://www.prenhall.com/mano>

Other Course Info

- **Website:**

- <http://mypage.zju.edu.cn/wdwd/教学工作/>
- **学在浙大: 数字系统设计**
- Check frequently

- **答疑**

- 玉泉信电楼308室/周一周四下午2:30-5:30
- 上课课间、课后均可
- Email, 钉钉/微信群/数字系统设计, 短信均可

Grading (考核)

Final grades will be computed approximately as follows:

- 平时（含课程作业、期中考试、小测验、Project、出勤等） **40%**

- 期中考试 **10%**
- Homework Sets **15% (12~20)%**
- Project **5% (5~7)%**
- Class Room Check+小测验等 **10% (7~10)%**
- 作业每周一上交, **截止期为课后一周内**有效。

- **Project**

- Project-1必做 (1 members)
- Project-2可选(成绩加分1%~5%, 但不超过平时成绩范围)

- Finial Exam期末**闭卷**考试 - **60%**

授课时间和地点:

- 2025年春夏学期,
 - 周一上午, 第1~2节(8:00-9:35)
 - 星期四上午, 第6~7节(13:25-13:00)
- 地点: 紫金港西2-415(多)
- <http://mypage.zju.edu.cn/wdwd/教学工作/>
- 学在浙大/数字系统设计
- 钉钉/微信/数字系统设计-答疑

课程结构

- 数字理论知识(必备)
 - 数字系统和编码、逻辑代数、门电路
- 数字电路分析与设计
 - 组合逻辑电路
 - 触发器、半导体存贮器、可编程器件
 - 时序逻辑电路
- 脉冲电路与接口
- 控制器与数字系统
 - 状态机
 - 控制器
 - 微码控制器
 - 测试和验证
- 微处理器简介
 - 指令集
 - **4位CPU**介绍

第四章 组合逻辑电路

combinational logic circuits

组合逻辑的内容

- 组合电路的设计步骤
- 基本组合电路单元
 - 编码器Encoder
 - 译码器Decoder
 - 选择器Multiplexer
 - 比较器Comparator
 - 加法器Adder
 - ALU/乘法器Multiplier (*可选)
- 电路HDL描述

4. 1 概述

一、组合逻辑电路的特点

1. 从功能上


任意时刻的输出仅
取决于该时刻的输入

2. 从电路结构上

不含记忆（存储）
元件

- At any time, the logic level at the output depends on the combination of logic levels present at the inputs.
- A combinational circuit has no *memory* characteristic, so its output depends *only* on the current value of its inputs.

二、逻辑功能的描述



组合逻辑电路的框图

4.2.2 组合逻辑电路的设计方法

一、逻辑抽象

- 分析因果关系，确定输入/输出变量
- 定义逻辑状态的含意（赋值）
- 列出真值表

二、写出函数式

三、选定器件类型


四、根据所选器件：对逻辑式化简（用门）
变换（用MSI）
或进行相应的描述（PLD）

五、画出逻辑电路图，或下载到PLD

六、工艺设计

设计举例：

- 设计一个监视交通信号灯状态的逻辑电路



设计举例:

1. 抽象

- 输入变量:

红 (R)、黄 (A)、绿 (G)

- 输出变量:

故障信号 (Z)

2. 写出逻辑表达式

$$Z = R'A'G' + R'AG + RA'G + RAG' + RAG$$

输入变量			输出
R	A	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

设计举例：



3. 选用小规模SSI器件

4. 化简

$$Z = R' A' G' + R A + R G + A G$$

5. 画出逻辑图

		AG			
		00	01	11	10
R	0	1	0	1	0
	1	0	1	1	1



回顾： 组合逻辑电路的设计方法

一、逻辑抽象

- 分析因果关系，确定输入/输出变量
- 定义逻辑状态的含意（赋值）
- 列出真值表

二、写出函数式

三、选定器件类型

四、根据所选器件：对逻辑式化简（用门）
变换（用MSI）
或进行相应的描述（PLD）

五、画出逻辑电路图，或下载到PLD

六、工艺设计


4.3 若干常用组合逻辑电路

4.3.1 编码器

- 编码：将输入的每个高/低电平信号变成一个对应的二进制代码
- 普通编码器ENCODERS
- 优先编码器Priority Encoders

一、普通编码器

- 特点：任何时刻只允许输入一个编码信号。
- 例：3位二进制普通编码器



输 入								输 出		
I ₀	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇	Y ₂	Y ₁	Y ₀
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1


$$\begin{aligned}
 Y_2 = & I_7' I_6' I_5' I_4' I_3' I_2' I_1' I_0' + I_7' I_6' I_5' I_4' I_3' I_2' I_1' I_0' \\
 & + I_7' I_6' I_5' I_4' I_3' I_2' I_1' I_0' + I_7' I_6' I_5' I_4' I_3' I_2' I_1' I_0'
 \end{aligned}$$

利用无关项化简，得：

$$Y_2 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_0 = I_1 + I_3 + I_5 + I_7$$



任何时候只有一个输入时激活的，或有两个输入同时激活，则输入就会产生一个没有定义的组合。对于这个不确定因素，编码器必须建立优先机制，使得只有一个输出被编码。

二、优先编码器

- **特点：**允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。

输 入								输 出		
I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_2	Y_1	Y_0
X	X	X	X	X	X	X	1	1	1	1
X	X	X	X	X	X	1	0	1	1	0
X	X	X	X	X	1	0	0	1	0	1
X	X	X	X	1	0	0	0	1	0	0
X	X	X	1	0	0	0	0	0	1	1
X	X	1	0	0	0	0	0	0	1	0
X	1	0	0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	0	0

- **例：**8线-3线优先编码器
- （设 I_7 优先权最高... I_0 优先权最低）


$$Y_2 = I_7 + I_7' I_6 + I_7' I_6' I_5 + I_7' I_6' I_5' I_4$$




$$Y_2 = I_7 + I_6 + I_5 + I_4$$

$$A + A'B = A + B$$

实例： 74HC148 芯片



$$Y'_2 = (I_7 + I_6 + I_5 + I_4)'$$




$$Y'_2 = [(I_7 + I_6 + I_5 + I_4)S']'$$

$$Y'_2 = [(I_7 + I_6 + I_5 + I_4)S']'$$

$$Y'_1 = [(I_7 + I_6 + I_5 I'_4 I'_3 + I_2 I'_4 I'_5)S']'$$

$$Y'_0 = [(I_7 + I'_6 I_5 + I_3 I'_4 I'_6 + I_1 I_2 I'_4 I'_6)S']'$$

选通
信号




为0时，电路工作
无编码输入

$$Y'_S = (I'_7 I'_6 I'_5 I'_4 I'_3 I'_2 I'_1 I'_0 S')$$

$$Y'_{EX} = [(I'_7 I'_6 I'_5 I'_4 I'_3 I'_2 I'_1 I'_0 S') \quad S']$$

$$[(I_7 + I_6 + I_5 + I_4 + I_3 + I_2 + I_1 + I_0) S']$$

为0时，电路工作
有编码输入



附加输出信号


输 入									输 出				
S	I'_0	I'_1	I'_2	I'_3	I'_4	I'_5	I'_6	I'_7	Y'_2	Y'_1	Y'_0	Y'_S	Y'_{EX}
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	X	X	X	X	X	X	X	0	0	0	0	1	0
0	X	X	X	X	X	X	0	1	0	0	1	1	0
0	X	X	X	X	X	0	1	1	0	1	0	1	0
0	X	X	X	X	0	1	1	1	0	1	1	1	0
0	X	X	X	0	1	1	1	1	1	0	0	1	0
0	X	X	0	1	1	1	1	1	1	0	1	1	0
0	X	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

附加输出信号的状态及含意

Y'_S	Y'_{EX}	状态
1	1	不工作
0	1	工作，但无输入
1	0	工作，且有输入
0	0	不可能出现


控制端扩展功能举例：


- 例：用两片8线-3线优先编码器




16线-4线优先编码器

其中， A'_{15} 的优先权最高...









三、二-十进制优先编码器

Decimal-to-BCD Priority Encoder

- 将 $I'_9 \sim I'_1$ 编成 0110 ~ 1110
- I'_9 的优先权最高, I'_0 最低
- 输入的低电平信号变成一个对应的十进制的编码



- Switch Encoder




4.3.2 译码器DEMULTIPLEXERS

- **译码：**将每个输入的二进制代码译成对应的输出高、低电平信号。
- **常用的有：**二进制译码器，二-十进制译码器，显示译码器等

一、二进制译码器

例：3线—8线译码器



输 入			输 出							
A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

真值表

逻辑表达式:

$$Y_0 = A_2' A_1' A_0' = m_0$$

$$Y_1 = A_2' A_1' A_0 = m_1$$


$$Y_2 = A_2' A_1 A_0' = m_2$$

...

$$Y_7 = A_2 A_1 A_0 = m_7$$

用电路进行实现

用二极管与门阵列组成的3线—8线译码器





集成译码器实例：74HC138

附加
控制端

$$S = S_3 S_2 S_1$$

$$Y'_i = (S \ m_i)'$$




低电平
输出


74HC138的功能表:

输 入					输 出							
S_1	$S_2' + S_3'$	A_2	A_1	A_0	Y_7'	Y_6'	Y_5'	Y_4'	Y_3'	Y_2'	Y_1'	Y_0'
0	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

- 利用附加控制端进行扩展

例： 用74HC138（3线—8线译码器）







$$Z'_i = m'_i$$

二、二—十进制译码器

- 将输入BCD码的10个代码译成10个高、低电平的输出信号
BCD码以外的伪码，输出均无低电平信号产生

- 例：74HC42

$$Y'_i = \overline{m}_i \quad (i=0 \sim 9)$$



三、用译码器设计组合逻辑电路

1. 基本原理

3位二进制译码器给出3变量的全部最小项;

。 。 。

n位二进制译码器给出n变量的全部最小项;

任意函数

将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数

$$Y = \sum m_i$$

2. 举例

例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：

$$Z_1 = AC' + A'BC + AB'C$$

$$Z_2 = BC + A'B'C$$

$$Z_3 = A'B + AB'C$$

$$Z_4 = A'BC' + B'C' + ABC$$



$$Z_1 = AC' + A'BC + AB'C = \sum m(3,4,5,6)$$

$$Z_2 = BC + A'B'C = \sum m(1,3,7)$$

$$Z_3 = A'B + AB'C = \sum m(2,3,5)$$

$$Z_4 = A'BC' + B'C' + ABC = \sum m(0,2,4,7)$$




$$Z_1 = \sum m(3,4,5,6) = (m'_3 m'_4 m'_5 m'_6)'$$

$$Z_2 = \sum m(1,3,7) = (m'_1 m'_3 m'_7)'$$

$$Z_3 = \sum m(2,3,5) = (m'_2 m'_3 m'_5)'$$



$$Z_4 = \sum m(0,2,4,7) = (m'_0 m'_2 m'_4 m'_7)'$$



四、显示译码器

• 1. 七段字符显示器


如：




• 2. BCD七段字符显示译码器

(代码转换器) 7448

输 入					输 出							字形
数字	A ₃	A ₂	A ₁	A ₀	Y _a	Y _b	Y _c	Y _d	Y _e	Y _f	Y _g	
0	0	0	0	0	1	1	1	1	1	1	0	
1	0	0	0	1	0	1	1	0	0	0	0	
2	0	0	1	0	1	1	0	1	1	0	1	
3	0	0	1	1	1	1	1	1	0	0	1	
4	0	1	0	0	0	1	1	0	0	1	1	
5	0	1	0	1	1	0	1	1	0	1	1	
6	0	1	1	0	0	0	1	1	1	1	1	
7	0	1	1	1	1	1	1	0	0	0	0	
8	1	0	0	0	1	1	1	1	1	1	1	
9	1	0	0	1	1	1	1	0	0	1	1	
10	1	0	1	0	0	0	0	1	1	0	1	
11	1	0	1	1	0	0	1	1	0	0	1	
12	1	1	0	0	0	1	0	0	0	1	1	
13	1	1	0	1	1	0	0	1	0	1	1	
14	1	1	1	0	0	0	0	1	1	1	1	
15	1	1	1	1	0	0	0	0	0	0	0	



真值表



卡诺图Karnaugh Map

Y

		A_1A_2			
A_3A_2		00	01	11	10
00	1	0	1	1	
01	0	1	1	0	
11	0	1	0	0	
10	1	1	0	0	

Y

		A_1A_2			
A_3A_2		00	01	11	10
00	1	1	1	1	
01	1	0	1	0	
11	1	0	0	0	
10	1	1	0	0	

Y

		A_1A_2			
A_3A_2		00	01	11	10
00	1	1	1	1	0
01	1	1	1	1	1
11	0	0	0	0	0
10	1	1	1	1	0

(a)

Y

A_1A_2

A_3A_2

	00	01	11	10
00	1	0	1	1
01	0	1	0	1
11	0	1	0	1
10	1	0	1	1

(b)

(c)

Y

A_1A_2

A_3A_2

	00	01	11	10
00	1	0	0	1
01	0	0	0	1
11	0	0	0	1
10	1	0	0	1

(d)

Y

A_1A_2

A_3A_2

	00	01	11	10
00	1	0	0	0
01	1	1	0	1
11	1	1	0	1
10	1	1	0	0

(e)

Y

$A_1 A_2$

$A_3 A_2$

	00	01	11	10
00	0	0	1	1
01	1	1	0	1
11	1	1	0	1
10	1	1	1	1

(f)

(g)

BCD—七段显示译码器7448的逻辑图

$$Y_a = (A'_3 A'_2 A'_1 A_0 + A_3 A_1 + A_2 A'_0)'$$

$$Y_b = (A_3 A_1 + A_2 A_1 A'_0 + A_2 A'_1 A_0)'$$


$$Y_c = (A_3 A_2 + A'_2 A_1 A'_0)'$$

$$Y_d = (A_2 A_1 A_0 + A_2 A'_1 A'_0 + A'_2 A'_1 A_0)'$$

$$Y_e = (A_2 A'_1 + A_0)'$$

$$Y_f = (A'_3 A'_2 A_0 + A'_2 A_1 + A_1 A_0)'$$

$$Y_g = (A'_3 A'_2 A'_1 + A_2 A_1 A_0)'$$




7448的附加控制信号：（1）

- 灯测试输入

LT'


当 $LT' = 0$ 时， Y_a
~ Y_g 全部置为1



7448的附加控制信号：（2）

- 灭零输入 RBI'

当 $A_3A_2A_1A_0 = 0000$ 时，
 $RBI' = 0$ 时，则灭灯



7448的附加控制信号：（3）

- 灭灯**输入**/灭零**输出** BI'/RBO'

输入信号，称灭灯输入控制端：


$BI' = 0$ 无论输入状态是什么，数码管熄灭


输出信号，称灭零输出端：

只有当输入 $A_3A_2A_1A_0 = 0$ ，且灭零输入信号 $RBI' = 0$ 时，


RBO' 才给出低电平

因此 $RBO' = 0$ 表示译码器将本来应该显示的零熄灭了






BCD-to-7-segment decoder/driver driving a common-anode 7-segment LED display






$$R_S = \frac{2.3 \text{ V}}{10 \text{ mA}} = 230 \Omega$$

例：利用 RBI 和 RBO 的配合，实现多位显示系统的灭零控制

- **整数部分：**最高位是0，而且灭掉以后，输出 **RBO'** 作为次高位的输入信号 **RBI'**
- **小数部分：**最低位是0，而且灭掉以后，输出 **RBO'** 作为次低位的输入信号 **RBI'**



DIP → dual-in-line package




Complexity	Gates per Chip
Small-scale integration (SSI)	Fewer than 12
Medium-scale integration (MSI)	12 to 99
Large-scale integration (LSI)	100 to 9999
Very large-scale integration (VLSI)	10,000 to 99,999
Ultra large-scale integration (ULSI)	100,000 to 999,999
Giga-scale integration (GSI)	1,000,000 or more

TROUBLESHOOTING DIGITAL SYSTEMS

There are three basic steps in fixing a digital circuit or system that has a fault (failure):

1. **Fault detection.** Observe the circuit/system operation and compare it with the expected correct operation.
2. **Fault isolation.** Perform tests and make measurements to isolate the fault.
3. **Fault correction.** Replace the faulty component, repair the faulty connection, remove the short, and so on.



LEDs			Logic Condition
Red	Green	Yellow	
OFF	ON	OFF	LOW
ON	OFF	OFF	HIGH
OFF	OFF	OFF	INDETERMINATE*
X	X	FLASHING	PULSING



* Includes open or floating condition


4.3.3 数据选择器 MULTIPLEXERS

一、工作原理

选择一路数据作为输出

“双四选一”，






“双四选一”，74HC153
分析其中的一个“四选一”

$$Y_1 = S_1' [D_0(A_1'A_0) + D_1(A_1'A_0) + D_2(A_1A_0') + D_3(A_1A_0)]$$

S_1'	A_1	A_0	Y_1
1	X	X	0
0	0	0	D_{10}
0	0	1	D_{11}
0	1	0	D_{12}
0	1	1	D_{13}

例：用两个“四选一”接成“八选一”

- “四选一”只有2位地址输入，从四个输入中选中一个
- “八选一”的八个数据需要3位地址代码指定其中任何一个



利用 S' 作为第 3 位地址输入端

$$Y = (A_2' A_1' A_0') D_0 + (A_2' A_1' A_0) D_1 + (A_2' A_1 A_0') D_2 + (A_2' A_1 A_0) D_3 \\ + (A_2 A_1' A_0') D_4 + (A_2 A_1' A_0) D_5 + (A_2 A_1 A_0') D_6 + (A_2 A_1 A_0) D_7$$

二、用数据选择器设计组合电路

- 1. 基本原理

$$Y_1 = D_0(A_1'A_0') + D_1(A_1'A_0) + D_2(A_1A_0') + D_3(A_1A_0)$$





具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数

例如：


$$Z = R'A'G' + R'AG + RA'G + RAG' + RAG$$

$$= R'(A'G') + R(A'G) + R(AG') + 1 \cdot (AG)$$

$$Y_1 = S_1[D_0(A'_1A'_0) + D_1(A'_1A_0) + D_2(A_1A'_0) + D_3(A_1A_0)]$$



Security monitoring system



4.3.4 加法器


一、1位加法器

1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加


输 入		输 出	
A	B	S	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = A \oplus B$$

$$CO = AB$$



(a)





(b)

2. 全加器：将两个1位二进制数及来自低位的进位相加

输 入			输 出	
A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


$$S = (A'B'CI' + A'B \cdot CI + AB'CI + ABCI')'$$

$$CO = (A'B' + B'CI' + A'CI')'$$



74HC183

Augend bit input	Addend bit input	Carry bit input	Sum bit output	Carry bit output
A	B	C _{IN}	S	C _{OUT}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




二、多位加法器

1. 串行进位加法器

优点：简单

缺点：慢



$$(CI)_i = (CO)_{i-1}$$

$$S_i = A_i \oplus B_i \oplus (CI)_i$$


$$(CO)_i = A_i B_i + (A_i + B_i)(CI)_i$$

2. 超前进位加法器

基本原理： 加到第*i*位的进位输入信号是两个加数第*i*位以前各位（0 ~ *j*-1）的函数，可在相加前由**A,B**两数确定。

优点：快，每1位的和及最后的进位基本同时产生。

缺点： 电路复杂。



74LS283

$$i = 0 : (CI)_0 = 0$$

$$S_0 = A_0 \oplus B_0 \oplus (CI)_0$$

$$(CO)_0 = A_0 B_0 + (A_0 + B_0)(CI)_0$$

$$i = 1 : (CI)_1 = (CO)_0$$

$$S_1 = A_1 \oplus B_1 \oplus (CO)_0$$

$$= A_1 \oplus B_1 \oplus (A_0 B_0 + (A_0 + B_0)(CI)_0)$$

$$(CO)_1 = A_1 B_1 + (A_1 + B_1)(CO)_0$$

$$= A_1 B_1 + (A_1 + B_1)(A_0 B_0 + (A_0 + B_0)(CI)_0)$$

$$i = 2 : (CI)_2 = (CO)_1$$

$$= A_1 B_1 + (A_1 + B_1)(A_0 B_0 + (A_0 + B_0)(CI)_0)$$

$$(CO)_2 = A_2 B_2 + (A_2 + B_2)(CI)_2$$

$$= A_2 B_2 + (A_2 + B_2)(A_1 B_1 + (A_1 + B_1)(A_0 B_0 + (A_0 + B_0)(CI)_0))$$

$$S_2 = A_2 \oplus B_2 \oplus (CI)_2$$

$$= A_2 \oplus B_2 \oplus (A_1 B_1 + (A_1 + B_1)(A_0 B_0 + (A_0 + B_0)(CI)_0))$$

⋮

三、用加法器设计组合电路


• 基本原理:

若能生成函数可变换成输入变量与输入变量相加

若能生成函数可变换成输入变量与常量相加





例：将BCD的8421码转换为余3码

$$Y_3Y_2Y_1Y_0 = DCBA + 0011$$



输 入				输 出			
D	C	B	A	Y ₃	Y ₂	Y ₁	Y ₀
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

思考：已知X是3位二进制数（其值小于等于5），试实现 $Y=3X$ 并用7段数码管进行显示？



4.3.5 数值比较器


- 用来比较两个二进制数的数值大小

一、1位数值比较器 A,B比较有三种可能结果

* $A > B (A = 1, B = 0)$ 则 $AB' = 1, \therefore Y_{(A>B)} = AB'$

* $A < B (A = 0, B = 1)$ 则 $A'B = 1, \therefore Y_{(A<B)} = A'B$

* $A = B (A, B \text{ 同为 } 0 \text{ 或 } 1)$, $\therefore Y_{(A=B)} = (A \oplus B)'$



二、多位数值比较器

1. 原理：从高位比起，只有高位相等，才比较下一位。

例如：

比较 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$

$$Y_{(A<B)} = A_3'B_3 + (A_3 \oplus B_3)' A_2'B_2 + (A_3 \oplus B_3)' (A_2 \oplus B_2)' A_1'B_1 \\ + (A_3 \oplus B_3)' (A_2 \oplus B_2)' (A_1 \oplus B_1)' A_0'B_0$$

$$Y_{(A=B)} = (A_3 \oplus B_3)' (A_2 \oplus B_2)' (A_1 \oplus B_1)' (A_0 \oplus B_0)'$$

$$Y_{(A>B)} = (Y_{(A<B)} + Y_{(A=B)})'$$



2. 集成电路CC14585 实现4位二进制数的比较

$I_{(A<B)}$, $I_{(A=B)}$ 和 $I_{(A>B)}$ 为附加端，用于扩展



$I_{(A<B)}$, 来自低位的比较结果

$I_{(A=B)}$, 来自低位的比较结果


$I_{(A>B)}$, $A > B$ 输出允许信号



3. 比较两个8位二进制数的大小



Magnitude comparator used in a digital thermostat



DATA BUSING





FIGURE 9-41 Three different devices can transmit eight-bit data over an eight-line data bus to a microprocessor; only one device at a time is enabled so that bus contention is avoided.

THE 74ALS173/HC173 TRISTATE REGISTER



Inputs					FF Outputs
MR	CP	$\overline{IE}_1$	$\overline{IE}_2$	D_n	Q
H	X	X	X	X	L
L	L	X	X	X	Q_0
L	$\downarrow$	H	X	X	Q_0
L	$\downarrow$	X	H	X	Q_0
L	$\downarrow$	L	L	L	L
L	$\downarrow$	L	L	H	H

When either $\overline{OE}_1$ or $\overline{OE}_2$ is HIGH, the output is in the OFF state (high impedance); however, this does not affect the contents or sequential operating of the register.

H = HIGH voltage level
L = LOW voltage level
X = immaterial


Q_0 = output prior to PGT

4.4 组合逻辑电路中的竞争-冒险现象

4.4.1 竞争-冒险现象及成因



一、什么是“竞争”

两个输入“同时向相反的逻辑电平变化”，称存在“竞争”



二、因“竞争”而可能在输出产生尖峰脉冲的现象，称为“竞争-冒险”。

三、2线—4线译码器中的竞争-冒险现象



当 AB 从 $10 \rightarrow 01$ 时，
在动态过程中可能出现 00 或 11
所以 Y_3 和 Y_0 输出端可能产生尖峰脉冲。

(a)

(b)

4.4.2 检查竞争-冒险现象的方法

有可能的情况：

$Y=A+A'=1 \rightarrow 0 (A=0, A' \text{慢}; A'=0, A \text{慢变}) \rightarrow 1;$

$Y=A \cdot A'=0 \rightarrow 1 (A=1, A' \text{慢}; A'=1, A \text{慢变}) \rightarrow 0;$

例： $Y=AB+A'C$

思考题：卡诺图上怎么判断？

4.4.3 消除竞争-冒险现象的方法

一、接入滤波电容


尖峰脉冲很窄，

用很小的电容就可将尖峰削弱到 V_{TH} 以下。

二、引入选通脉冲

取选通脉冲作用时间，在电路达到稳定之后，

P的高电平期的输出信号不会出现尖峰。



三、修改逻辑设计


例：

$$Y = AB + A'C$$

在 $B = C = 1$ 的条件下， $Y = A + A' \Rightarrow$ 稳态下 $Y = 1$

当 A 改变状态时存在竞争 - 冒险

$$Y = AB + A'C + BC$$



思考题：卡诺图上怎么修改？

4. 4补充

综合分析

-----4-Bit Arithmetic Logic Unit (ALU)

- 学习**74LS181 datasheet**
- 功能分析**General Description:**
 - The 74LS181 is a 4-bit Arithmetic Logic Unit (ALU) which can perform all the possible 16 logic operations on two variables and a variety of arithmetic operations
- **Features**
 - Provides 16 arithmetic operations: add, subtract, compare, double, plus twelve other arithmetic operations
 - Provides all 16 logic operations of two variables: exclusive-OR, compare, AND, NAND, OR, NOR, plus ten other logic operations
 - Full lookahead for high speed arithmetic operation on long words
- ***Operand Inputs: $A'0-A'3/B'0-B'3$***
- ***four Function Select inputs ($S0-S3$)***
- ***Mode Control input (M): logic/arithmetic***
- ***Carry Input (Cn)/Carry Output($Cn+4$)***
- ***Function Outputs($F'0-F'3$)***
- ***Comparator Output ($A = B$)***
- ***Carry Generate Output(G')/Carry Propagate Output(P')***



Connection Diagram

Connection Diagram



Pin Names	Description
$\overline{A0}-\overline{A3}$	Operand Inputs (Active LOW)
$\overline{B0}-\overline{B3}$	Operand Inputs (Active LOW)
S0-S3	Function Select Inputs
M	Mode Control Input
C _n	Carry Input
$\overline{F0}-\overline{F3}$	Function Outputs (Active LOW)
A = B	Comparator Output
$\overline{G}$	Carry Generate Output (Active LOW)
$\overline{P}$	Carry Propagate Output (Active LOW)
C _{n+4}	Carry Output

Logic Symbols



V_{CC} = Pin 24
 GND = Pin 12

Pin Names	Description
$\overline{A0-A3}$	Operand Inputs (Active LOW)
$\overline{B0-B3}$	Operand Inputs (Active LOW)
S0-S3	Function Select Inputs
M	Mode Control Input
C_n	Carry Input
$\overline{F0-F3}$	Function Outputs (Active LOW)
A = B	Comparator Output
$\overline{G}$	Carry Generate Output (Active LOW)
$\overline{P}$	Carry Propagate Output (Active LOW)
C_{n+4}	Carry Output


Functional Description & Function Table

Mode Select Inputs				Active LOW Operands & F _n Outputs		Active HIGH Operands & F _n Outputs	
S3	S2	S1	S0	Logic	Arithmetic (Note 2)	Logic	Arithmetic (Note 2)
				(M = H)	(M = L) (C _n = L)	(M = H)	(M = L) (C _n = H)
L	L	L	L	$\bar{A}$	A minus 1	$\bar{A}$	A
L	L	L	H	$\bar{A}\bar{B}$	AB minus 1	$\bar{A} + \bar{B}$	A + B
L	L	H	L	$\bar{A} + \bar{B}$	$\bar{A}\bar{B}$ minus 1	$\bar{A} B$	A + $\bar{B}$
L	L	H	H	Logic 1	minus 1	Logic 0	minus 1
L	H	L	L	$\bar{A} + \bar{B}$	A plus (A + $\bar{B}$)	$\bar{A}\bar{B}$	A plus $\bar{A}\bar{B}$
L	H	L	H	$\bar{B}$	AB plus (A + $\bar{B}$)	$\bar{B}$	(A + B) plus $\bar{A}\bar{B}$
L	H	H	L	$\bar{A} \oplus \bar{B}$	A minus B minus 1	$A \oplus B$	A minus B minus 1
L	H	H	H	$A + \bar{B}$	A + $\bar{B}$	$A\bar{B}$	AB minus 1
H	L	L	L	$\bar{A} B$	A plus (A + B)	$\bar{A} + B$	A plus AB
H	L	L	H	$A \oplus B$	A plus B	$\bar{A} \oplus \bar{B}$	A plus B
H	L	H	L	B	$\bar{A}\bar{B}$ plus (A + B)	B	(A + $\bar{B}$) plus AB
H	L	H	H	A + B	A + B	AB	AB minus 1
H	H	L	L	Logic 0	A plus A (Note 1)	Logic 1	A plus A (Note 1)
H	H	L	H	$\bar{A}\bar{B}$	AB plus A	$A + \bar{B}$	(A + B) plus A
H	H	H	L	AB	$\bar{A}\bar{B}$ minus A	$A + B$	(A + $\bar{B}$) plus A
H	H	H	H	A	A	A	A minus 1

Note 1: Each bit is shifted to the next most significant position.

Note 2: Arithmetic operations expressed in 2s complement notation.

Logic Diagram




How to read datasheet


- **What's Recommended Operating Conditions?**
- **What's Electrical Characteristics?**
- **What's Switching Characteristics?**
- **What's Physical Dimensions?**

4.5用multisim分析组合逻辑电路(自学)

例:用multisim分析逻辑电路.

找出电路的逻辑函数式和逻辑真值表。





Logic Converter-XLC1

	A	B	C	D	E	F	G	H	Out
000	0	0	0	0					1
001	0	0	0	1					0
002	0	0	1	0					1
003	0	0	1	1					0
004	0	1	0	0					0
005	0	1	0	1					0
006	0	1	1	0					1
007	0	1	1	1					1
008	1	0	0	0					1
009	1	0	0	1					0
010	1	0	1	0					1
011	1	0	1	1					0
012	1	1	0	0					0
013	1	1	0	1					1
014	1	1	1	0					1
015	1	1	1	1					1

Conversions

- $\Rightarrow$ $\rightarrow$ $\overline{101}$
- $\overline{101} \rightarrow A|B$
- $\overline{101} \xrightarrow{\text{SIMP}} A|B$
- $A|B \rightarrow \overline{101}$
- $A|B \rightarrow \Rightarrow$
- $A|B \rightarrow \text{NAND}$

Logic Expression: $B'D' + ABD + BC$

课后作业

- 1) 调查:
 - 数字集成电路组合电路芯片手册
 - » 74HC148, 74HC138, 7448, 74HC153, 74LS283, CD4585等
 - » 国际公司TI, NXP(Philips), Resean(Toshiba/NEC/Hitachi), Fairchild, OnSemi(Motorola).....
 - 图书馆资源: 电子器件天地
 - » http://10.15.61.7:8080/poweb/s_search.jsp?searchFiled=5&KWord=tjn&sClass=0&Submit=%BC%EC+%CB%F7
- 2) 作业:
 - 见学在浙里
- 3) 阅读:
 - ch4.4-4.5;
 - Ch5.1-5.7
- 4) 学习
 - 组合电路, 触发器, 74LS181 datasheet

什么是SRTP? 什么是电子设计竞赛?

- 1) 了解规则
- 2) 组队
- 3) 了解课题
-
- 4) 联系指导教师
- 5) 申报
- 6) go