

数字系统设计

Digital System Design

-----总复习

王维东

Weidong Wang

浙江大学信息与电子工程学院

College of Information Science & Electronic Engineering

信息与通信工程研究所

Zhejiang University

Spring 2026 ZDMC – Lec. #15

任课教师

- 王维东
- 浙江大学信息与电子工程学院, 信电楼306
- 邮箱: wdwang@zju.edu.cn
- College of Information Science & Electronic Engineering
- Zhejiang University, Hangzhou, 310027
- Tel: 86-571-87953170 (O)
- Mobile: 13605812196

TA:

钟睿, 13687791509; 22331166@zju.edu.cn;

Office Hours: 玉泉信电楼 308室（可以钉钉、微信或邮件联系）.

Prerequisites预修课程

- 电子电路基础
- 电子线路
- C语言
- How to learn this Course?
 - Not only listening, thinking and waiting
 - But Exercise, Simulation, Practice!

课程简介

- 课程代码: **671C0050**
- 参考书
 - 阎石,《数字电子技术基础》,第6版,高等教育出版社,2016.
 - 王金明著,《数字系统设计与Verilog HDL》,电子工业出版社,第8版
 - 《数字系统设计-补充讲义》,浙江大学自编讲义
 - Stanford 大学 108A课程notes.
 - R.H.Katz, G.Borriello, *Contemporary Logic Design*, second edition,电子工业出版社,2005.
 - M.M.Mano, 数字设计(第四版),电子工业出版社,2010.
 - » <http://www.prenhall.com/mano>

Other Course Info

- **Website:**

- <http://mypage.zju.edu.cn/wdwd/教学工作/>
- **学在浙大: 数字系统设计**
- Check frequently

- **答疑**

- 玉泉信电楼308室/周一周四下午2:30-5:30
- 上课课间、课后均可
- Email, 钉钉/微信群/数字系统设计, 短信均可

Grading (考核)

Final grades will be computed approximately as follows:

- 平时（含课程作业、期中考试、小测验、Project、出勤等） **40%**

- 期中考试 **10%**
- Homework Sets **15% (12~20)%**
- Project **5% (5~7)%**
- Class Room Check+小测验等 **10% (7~10)%**
- 作业每周一上交, **截止期为课后一周内**有效。

- **Project**

- Project-1必做 (1 members)
- Project-2可选(成绩加分1%~5%, 但不超过平时成绩范围)

- Finial Exam期末**闭卷**考试 - **60%**

授课时间和地点:

- 2025年春夏学期,
 - 周一上午, 第1~2节(8:00-9:35)
 - 星期四上午, 第6~7节(13:25-13:00)
- 地点: 紫金港西2-415(多)
- <http://mypage.zju.edu.cn/wdwd/教学工作/>
- 学在浙大/数字系统设计
- 钉钉/微信/数字系统设计-答疑

课程结构

- 数字理论知识(必备)
 - 数字系统和编码、逻辑代数、门电路
- 数字电路分析与设计
 - 组合逻辑电路
 - 触发器、半导体存贮器、可编程器件
 - 时序逻辑电路
- 脉冲电路与接口
- 控制器与数字系统
 - 状态机
 - 控制器
 - 微码控制器
 - 测试和验证
- 微处理器简介
 - 指令集
 - **4位CPU**介绍

目标

- 数字电路设计的基础理论
- 数字电路的工艺器件原理
- 数字电路的分析方法
- 数字系统设计方法
- 数字系统实现和测试方法
- 培养电子线路的设计兴趣和解决问题的能力

二进制数的补码:

- ❑ 最高位为符号位（0为正，1为负）
- ❑ 正数的补码和它的原码相同
- ❑ 负数的补码 = 数值位逐位求反(反码) + 1

如 $+5 = (0 \quad 0101)$

$-5 = (1 \quad 1011)$

- ❑ 通过补码，将减一个数用加上该数的补码来实现

两个补码表示的二进制数相加时的符号位讨论

例：用二进制补码运算求出

13+10 、 13-10 、 -13+10 、 -13-10

解：

$$\begin{array}{r} +13 \ 0 \ 01101 \\ +10 \ 0 \ 01010 \\ \hline +23 \ 0 \ 10111 \end{array} \qquad \begin{array}{r} +13 \ 0 \ 01101 \\ -10 \ 1 \ 10110 \\ \hline +3 \ 0 \ 00011 \end{array}$$

$$\begin{array}{r} -13 \ 1 \ 10011 \\ +10 \ 0 \ 01010 \\ \hline -3 \ 1 \ 11101 \end{array} \qquad \begin{array}{r} -13 \ 1 \ 10011 \\ -10 \ 1 \ 10110 \\ \hline -23 \ 1 \ 01001 \end{array}$$

结论：将两个加数的符号位和来自最高位数字位的进位相加，结果就是和的符号

几种常用的编码

一、十进制代码


几种常用的十进制代码

十进制数	8421码	余3码	2421码	5211码	余3循环码
0	0000	0011	0000	0000	0010
1	0001	0100	0001	0001	0110
2	0010	0101	0010	0100	0111
3	0011	0110	0011	0101	0101
4	0100	0111	0100	0111	0100
5	0101	1000	1011	1000	1100
6	0110	1001	1100	1001	1101
7	0111	1010	1101	1100	1111
8	1000	1011	1110	1101	1110
9	1001	1100	1111	1111	1010

几种常用的复合逻辑运算2

- 异或-EXCLUSIVE OR
- $Y = A \oplus B$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0



异或




$$Y = A \oplus B$$

几种常用的复合逻辑运算3

- 同或-EXCLUSIVE NOR /符合
- $Y = A \odot B$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1



同或



$$Y = A \odot B$$

2.3.1 基本公式

证明方法：推演 真值表

- 根据与、或、非的定义，得表2.3.1的布尔恒等式

序号	公 式	序号	公 式
		10	$1' = 0; 0' = 1$
1	$0 A = 0$	11	$1 + A = 1$
2	$1 A = A$	12	$0 + A = A$
3	$A A = A$	13	$A + A = A$
4	$A A' = 0$	14	$A + A' = 1$
5	$A B = B A$	15	$A + B = B + A$
6	$A (B C) = (A B) C$	16	$A + (B + C) = (A + B) + C$
7	$A (B + C) = A B + A C$	17	$A + B C = (A + B)(A + C)$
8	$(A B)' = A' + B'$	18	$(A + B)' = A' B'$
9	$(A')' = A$		

2.3.2 若干常用公式/自己证明看

序 号	公 式
21	$A + A B = A$
22	$A + A' B = A + B$
23	$A B + A B' = A$
24	$A (A + B) = A$
25	$A B + A' C + B C = A B + A' C$ $A B + A' C + B C D = A B + A' C$
26	$A (A B)' = A B'; A' (A B)' = A'$

最小项的编号:

最小项	取值	对应	编号
	$A B C$	十进制数	
$A' B' C'$	0 0 0	0	m_0
$A' B' C$	0 0 1	1	m_1
$A' B C'$	0 1 0	2	m_2
$A' B C$	0 1 1	3	m_3
$A B' C'$	1 0 0	4	m_4
$A B' C$	1 0 1	5	m_5
$A B C'$	1 1 0	6	m_6
$A B C$	1 1 1	7	m_7

最大项:

对于 n 变量函数
 2^n 个

- M 是相加项;
- 包含 n 个因子。
- n 个变量均以原变量和反变量的形式在 M 中出现一次。
- 如：两变量 A, B 的最大项

$$A' + B', A' + B, A + B', A + B \quad (2^2 = 4 \text{ 个})$$

最大项的性质

- 在输入变量任一取值下，有且仅有一个最大项的值为0；
- 全体最大项之积为0；
- 任何两个最大项之和为1；
- 只有一个变量不同的最大项的乘积等于各相同变量之和。

最大项的编号：

最大项	取值	对应	编号
	$A B C$	十进制数	
$A' + B' + C'$	1 1 1	7	M_7
$A' + B' + C$	1 1 0	6	M_6
$A' + B + C'$	1 0 1	5	M_5
$A' + B + C$	1 0 0	4	M_4
$A + B' + C'$	0 1 1	3	M_3
$A + B' + C$	0 1 0	2	M_2
$A + B + C'$	0 0 1	1	M_1
$A + B + C$	0 0 0	0	M_0

最小项与最大项的关系

$$Y = \sum m_i$$



$$Y' = \sum_{k \neq i} m_k$$



$$Y = \left(\sum_{k \neq i} m_k \right)'$$




$$Y = \prod_{i \neq k} m_k' = \prod_{i \neq k} M_k$$


$$Y = \sum(0, 1, 2, 3)$$



$$\bar{Y} = \sum(4, 5, 6, 7)$$



$$Y = \overline{\sum(4, 5, 6, 7)}$$



$$Y = \prod(4, 5, 6, 7)$$

2.7 具有无关项的逻辑函数及其化简

2.7.1 约束项、任意项和逻辑函数式中的无关项

- 约束项
- 任意项

在逻辑函数中，对输入变量取值的限制，在这些取值下为1的最小项称为约束项

- 逻辑函数中的无关项也可不包含在函数式中

在输入变量某些取值下，函数值为1或为0不影响逻辑电路的功能，在这些取值下为1的最小项称为任意项

2.7.2 无关项在化简逻辑函数中的应用

- 合理地利用无关项，可得更简单的化简结果。
- 加入（或去掉）无关项，应使化简后的项数最少，每项因子最少……
- 从卡诺图上直观地看，加入无关项的目的是为矩形圈最大，矩形组合数最少。

例: $Y = A'B'C'D + A'BCD + AB'C' \cdot D'$

给定约束条件为:

$$A'B'CD + A'BC'D + ABC' \cdot D' + AB' \cdot C'D + ABCD + ABCD' + AB'CD' = 0$$

Y

CD	00	01	11	10
AB 00		1		
01			1	
11				
10	1			

例: $Y = A'B'C'D + A'BCD + AB'C' \cdot D'$

给定约束条件为:

$$A'B'CD + A'BC'D + ABC' \cdot D' + AB' \cdot C'D + ABCD + ABCD' + AB'CD' = 0$$


Y

		CD			
		00	01	11	10
AB	00	0	1	x	0
	01	0	x	1	0
	11	x	0	x	x
	10	1	x	0	x

例: $Y = A'B'C'D + A'BCD + AB'C' \cdot D'$

给定约束条件为:

$$A'B'CD + A'BC'D + ABC' \cdot D' + AB' \cdot C'D + ABCD + ABCD' + AB'CD' = 0$$



例:

$$Y(A, B, C, D) = \sum m(2, 4, 6, 8)$$

$$\text{约束条项: } m_5 + m_{10} + m_{11} + m_{12} + m_{13} + m_{14} + m_{15} = 0$$

Y

CD	00	01	11	10
AB 00	0	0	0	1
01	1	x	0	1
11	x	x	x	x
10	1	0	x	x

$$Y = AD' + BD' + CD'$$

二、用数据选择器设计组合电路

- 1. 基本原理

$$Y_1 = D_0(A_1'A_0') + D_1(A_1'A_0) + D_2(A_1A_0') + D_3(A_1A_0)$$





具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数

例如：

$$Z = R'A'G' + R'AG + RA'G + RAG' + RAG$$

$$= R'(A'G') + R(A'G) + R(AG') + 1 \cdot (AG)$$

$$Y_1 = S_1[D_0(A'_1A'_0) + D_1(A'_1A_0) + D_2(A_1A'_0) + D_3(A_1A_0)]$$





2. 全加器：将两个1位二进制数及来自低位的进位相加

$$S = (A'B'CI' + A'B \cdot CI + AB'CI + ABCI')$$

$$CO = (A'B' + B'CI' + A'CI')$$

输 入			输 出	
A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



74HC183

三、用加法器设计组合电路


- 基本原理:

若能生成函数可变换成输入变量与输入变量相加

若能生成函数可变换成输入变量与常量相加


例：将BCD的8421码转换为余3码

$$Y_3Y_2Y_1Y_0 = DCBA + 0011$$



输 入				输 出			
D	C	B	A	Y ₃	Y ₂	Y ₁	Y ₀
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

思考：已知 X 是3位二进制数（其值小于等于5），试实现 $Y=5X$ 并输出？



4.4.2 检查竞争-冒险现象的方法

有可能的情况:

$Y=A+A'=1 \rightarrow 0 (A=0, A' \text{慢}; A'=0, A \text{慢变}) \rightarrow 1;$

$Y=A \cdot A'=0 \rightarrow 1 (A=1, A' \text{慢}; A'=1, A \text{慢变}) \rightarrow 0;$

例: $Y=AB+A'C$

4.4.3 消除竞争-冒险现象的方法

一、接入滤波电容


尖峰脉冲很窄,

用很小的电容就可将尖峰削弱到 V_{TH} 以下。


二、引入选通脉冲

取选通脉冲作用时间, 在电路达到稳定之后,

P的高电平期的输出信号不会出现尖峰。



(a)



(b)


三、修改逻辑设计

例: $Y = AB + A'C$

在 $B = C = 1$ 的条件下, $Y = A + A' \Rightarrow$ 稳态下 $Y = 1$



当 A 改变状态时存在竞争 - 冒险

$$Y = AB + A'C + BC$$



BCD码-七段 译码器(共阴) Verilog=10%

```
module decode4_7(a,b,c,d,e,f,g,D);
    output a,b,c,d,e,f,g;
    input[3:0] D;
    reg a,b,c,d,e,f,g;
    always @(D)
        begin
            case(D)
                4'd0 : {a,b,c,d,e,f,g}=7'b1111110;
                4'd1 : {a,b,c,d,e,f,g}=7'b0110000;
                4'd2 : {a,b,c,d,e,f,g}=7'b1101101;
                4'd3 : {a,b,c,d,e,f,g}=7'b1111001;
                4'd4 : {a,b,c,d,e,f,g}=7'b0110011;
                4'd5 : {a,b,c,d,e,f,g}=7'b1011011;
                4'd6 : {a,b,c,d,e,f,g}=7'b1011111;
                4'd7 : {a,b,c,d,e,f,g}=7'b1110000;
                4'd8 : {a,b,c,d,e,f,g}=7'b1111111;
                4'd9 : {a,b,c,d,e,f,g}=7'b1111011;
                default : {a,b,c,d,e,f,g}=7'bx;
            endcase
        end
endmodule
```



Universal Shift Register Verilog

```
module univ_shift (out, lo, ro, in, li, ri, s, clr, clk);
    output [3:0] out;
    output lo, ro;
    input  [3:0] in;
    input  [1:0] s;
    input  li, ri, clr, clk;
    reg    [3:0] out;

    assign lo = out[3];
    assign ro = out[0];

    always @(posedge clk or clr)
        begin
            if (clr) out <= 0;
            else
                case (s)
                    3: out <= in;
                    2: out <= {out[2:0], ri};
                    1: out <= {li, out[3:1]};
                    0: out <= out;
                endcase
            end
        end
endmodule
```

存储器的HDL描述

- 1024个字的存储器，每个字是16位
 - reg [15:0] memword [0:1023];

```
module memory (Enable, ReadWrite, Address, DataIn, DataOut);  
  input Enable, ReadWrite;  
  input [3:0] DataIn;  
  input [5:0] Address;  
  output [3:0] DataOut;  
  reg [3:0] DataOut;  
  reg [3:0] Mem [0:63] //64x4 memory  
  always @(Enable or ReadWrite)  
    if (Enable)  
      if (ReadWrite) DataOut = Mem[Address]; //Read  
      else Mem[Address] = DataIn; //Write  
      else DataOut= 4'bz          //High impedance state  
endmodule
```

一、同步计数器

1. 同步二进制计数器

①同步二进制加法计数器

原理：根据二进制加法运算规则可知：
在多位二进制数末位加1，若第*i*位以下皆为1时，则第*i*位应翻转。


由此得出规律，若用T触发器构成计数器，则第*i*位触发器输入端*T_i*的逻辑式应为：




$$T_i = Q_{i-1}Q_{i-2}\dots Q_0$$

$$T_0 \equiv 1$$



计数脉冲

CLK





器件实例：74161




CLK	R'_D	LD'	EP	ET	工作状态
X	0	X	X	X	置 0 (异步)
	1	0	X	X	预置数 (同步)
X	1	1	0	1	保持 (包括C)
X	1	1	X	0	保持 (C=0)
	1	1	1	1	计数




例：将十进制的74160接成六进制计数器


CLK	R'_D	LD'	EP	ET	工作状态
X	0	X	X	X	置 0（异步）
	1	0	X	X	预置数（同步）
X	1	1	0	1	保持（包括C）
X	1	1	X	0	保持（C=0）
	1	1	1	1	计数

异步置零法




例：将十进制的74160接成六进制计数器







置0信号作用时间短




置数法

(a)置入0000

(b)置入1001




例：用74160接成二十九进制


CLK	R'_D	LD'	EP	ET	工作状态
X	0	X	X	X	置 0（异步）
	1	0	X	X	预置数（同步）
X	1	1	0	1	保持（包括C）
X	1	1	X	0	保持（C=0）
	1	1	1	1	计数

例：用74160接成二十九进制

整体置零
(异步)




整体置数
(同步)




有限状态机(FSM)

- 输出取决于过去状态和当前状态的状态机
- (a) Moore机




- (b) Mealy机

- 统一优化方法
 - 消除毛刺
 - » **Gray**码状态编码
 - » 输出加入寄存器
 - 状态完全编码
 - 同步时序电路




Two Kinds of FSMs

- Moore Machine vs




$$\text{state}(t+1) = F(\text{state}(t), \text{input}(t))$$




- Mealy Machine

$$\text{Output}(t) =$$




$$\text{state}(t+1) = F(\text{state}(t), \text{input})$$



7.2.2 算法状态机图ASM

- Algorithmic State Machine Chart
- **ASM**图符号




(a) 状态框符号

(b) 状态框组成的ASM图实例

ASM图状态框


二、状态转换图



6.2.2 时序电路的状态转换表、状态转换图、状态机流程图和时序图 重点

一、状态转换表


Q_3	Q_2	Q_1	Q_3^*	Q_2^*	Q_1^*	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	0	0	1



CLK	Q_3	Q_2	Q_1	Y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	0	0	0	0
0	1	1	1	1
1	0	0	0	0

$$\begin{cases} Q_1^* = (Q_2 Q_3)' \cdot Q_1' \\ Q_2^* = Q_1 Q_2' + Q_1' Q_3' Q_2 \\ Q_3^* = Q_1 Q_2 Q_3' + Q_1' Q_2 \end{cases} \quad Y = Q_2 Q_3$$

例:



1.写驱动方程:

$$\begin{cases} J_1 = (Q_2 Q_3)', & K_1 = 1 \\ J_2 = Q_1, & K_2 = (Q_1' Q_3)' \\ J_3 = Q_1 Q_2, & K_3 = Q_2 \end{cases}$$

3.输出方程

$$Y = Q_2 Q_3$$

2.代入JK触发器的特性方程 ($Q^* = JQ' + K'Q$, 得状态方程:


$$\begin{cases} Q_1^* = (Q_2 Q_3)' \cdot Q_1' \\ Q_2^* = Q_1 Q_2' + Q_1' Q_3' Q_2 \\ Q_3^* = Q_1 Q_2 Q_3' + Q_2' Q_3 \end{cases}$$

8.5 用存储器实现组合逻辑函数


一、基本原理

从ROM的数据表可见：

若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数



地 址		数 据			
A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	1	0	1
0	1	1	0	1	1
1	0	0	1	0	0
1	1	1	1	1	0




二、举例

用ROM产生:

$$\begin{cases} Y_1 = A'BC + A'B'C \\ Y_2 = AB'CD' + BCD' + A'BCD \\ Y_3 = ABCD' + A'BC'D' \\ Y_4 = A'B'CD' + ABCD \end{cases}$$




$$\begin{cases} Y_1 = \sum m(2,3,6,7) \\ Y_2 = \sum m(6,7,10,14) \\ Y_3 = \sum m(4,14) \\ Y_4 = \sum m(2,15) \end{cases}$$




建立ASM图

- 【例8.1】 串行数据序列是每个时钟周期传送一个数据0或1的数据流。设 x 为输入的串行数据序列。当检测到数据流中出现所需的010数据时，使检测器的输出 Z 为1。试画出其ASM图。
- 解 这是一个米里型时序电路，其输出 Z 与输入信号有关。
 - 设 S_0 为起始态， S_1 为收到 X 序列里的0后的状态， S_2 为收到 X 序列里0-1后的状态，若接着后面 X 输入的是0的话，则输出 $Z=1$ ，并且状态返回 S_0 。

- 状态转换图



- ASM图



8.2.3 状态机设计 重点

- 状态机的设计四个步骤：
 - 1. 确定任务。
 - » 首先要对实际应用问题进行分析和归纳，以确定控制系统的任务以及要实现的功能。
 - 2. 把设计任务转化为状态图。
 - » 即列出采用的状态机全部可能的状态，并对每一个状态进行状态编码及定义相应的状态转换条件。
 - 3. 根据状态图(或把状态图转化为状态表，并对状态图和状态表进行必要的简化处理)和输出函数，画出状态转移图。
 - 4. 建立激励函数和输出函数，画出逻辑电路。

2. 计数器型控制器

- 直接由硬件实现的控制器
 - 其结构形式有计数器型、多路开关型、定序型等多种，适用于小型简单数字系统。
- 微程序控制器
 - 将控制程序固化在**EPROM**中，通用性强，设计简单，结构规整，适用于大型或复杂数字系统。
- **ASM**流程图设计法
 - 按给定的**ASM**流程图构造一个状态发生电路
 - » 使它具有**ASM**中所需的全部状态
 - » 能依照控制算法条件进行状态转移和条件输出
 - 由于计数器本身有许多不同的状态，因而各种形式的计数器均可以改造为控制器。

【例8.5】

- 图8.20为某一控制器的算法流程图，请设计一个计数器型控制器。




图8.20 状态已编码的ASM流程图

3.多路选择器型控制器

- 多路选择器的任务

- 按控制算法要求，为其对应的触发器生成次态激励函数
- 作为控制器状态触发器的次态激励函数的生成电路

- 采用MUX特点

- 可以实现所有最小项函数
- 能使控制器的设计过程标准化
- 可以使整个控制器电路“清晰明确”

- 多路选择器的电路特点

- 所有MUX输出端的组合就是控制器次态（NS）的编码；
- MUX的输入端则是对应所有现态（PS）的状态转移条件；
- MUX的地址码受现态PS控制。
- 多路选择器应有足够的输入端，所有的状态变量都有其相应的输入端

这样对应某个PS状态值，MUX输出一个NS状态值，从而使触发器的次态按NS值进行改变。之后又以NS值作为PS值控制MUX的地址码，输出新的NS值。

【例8.7】

- 设计一个多路选择器型控制器，实现图7.20的控制算法。




图8.20 状态已编码的ASM流程图

解：

- 根据算法流程图
 - 作出状态转移数据表，如表8.4所示。
 - 状态转移数据表比通常的状态转移表多了一栏—转换条件
 - 转换条件栏的数据或表达式，对应的多路选择器的数据输入值

表8.4 图8.20的状态转移数据表

<i>PS</i> (现态)		<i>NS</i> (次态)			转换条件
编码	状态名	状态名	<i>B</i>	<i>A</i>	
0 (00)	P	R	1	0	X=0
		Q	1	1	X=1
2 (10)	R	P	0	0	0
3 (11)	Q	P	0	0	0
1 (01)	—	P	0	0	0

- 电路设计
 - 选用两个D型触发器FA和FB
 - 需要两个4位数据选择器
 - 多路选择器的输出就是触发器的输入，也是触发器的次态激励函数
- 多路选择器的控制端分别与触发器的Q输出端相连
 - 和
- 根据状态转移表
 - 将次态变量中真值为1的各项按转换条件写出
- 得到多路选择方程

$$\begin{array}{ll}
 MUXA(0) = X & MUXB(0) = X + \overline{X} = 1 \\
 MUXA(2) = 0 & MUXB(2) = 0 \\
 MUXA(3) = 0 & MUXB(3) = 0 \\
 MUXA(1) = 0 & MUXB(1) = 0
 \end{array}$$


用PS作为MUX的地址输入，用转换条件C作为MUX的数据输入

【例8.6】

解 并行加法运算器的控制器的设计中，有四步算法操作完成两个数相加，控制器有四个控制状态。

- 设四个状态的名字为a、b、c、d，
- 微操作命令命名为
 - $\overline{CLR}$ — 寄存器C清零；
 - LDA — 寄存器A接受数据；
 - LDB — 寄存器B接收从加法器送来的数据；
 - ADD — 加法使能信号。
- 被加数分2步输入到寄存器B；
- 寄存器B的数据通过通路开关进入加法器，并与寄存器A送来的数相加。

- 状态2位二进制编码 $a=00, b=01, c=10, d=11$
- 根据控制算法，可作出ASM流程图。
 - 图中已将状态编码写于状态框右上角



- 根据ASM流程图，可得到状态转换表(见表8.3)。

– 表中A和B是所需的两个触发器

。

表8.3 状态转移表

<i>PS</i> (现态)		<i>NS</i> (次态)			
<i>B</i>	<i>A</i>	状态名	状态名	<i>B(D)</i>	<i>A(D)</i>
0	0	a	b	0	1
0	1	b	c	1	1
1	1	c	d	1	0
1	0	d	a	0	0

- 选用D型触发器，则求得触发器次态激励方程：

$$B(D) = \overline{B}A + BA = A$$

$$A(D) = \overline{B}\overline{A} + \overline{B}A = \overline{B}$$

- 从算法流程图得到各控制信号的逻辑函数关系

$$LDA = (\overline{B} \overline{A} + BA)T_2$$

控制信号LDA, LDB发生在T₂时序

$$LDB = (\overline{B} \overline{A} + \overline{B} A)T_2 = (B \oplus A)T_2$$

$$\overline{CLR} = \overline{B} \overline{A}$$

$$ADD = B \overline{A}$$

– 注:

- 其中LDA、LDB为脉冲控制信号
- $\overline{CLR}$ 、ADD为电位控制信号
- 控制信号LDA、LDB在上升沿有效
- 电位控制信号持续时间应与状态周期T相同



运算器与控制器电路图

寄存器C选用74LS74

全加器选用2片74LS283

三态缓冲器采用74LS244


寄存器A和B选用
74LS273八D触发器



控制器

• MUX型控制器电路


- 其控制信号可从ASM流程图的输出条件直接得到
- 利用触发器的反码端信号得以简化




【例8.12】

- 数字比较系统硬件框图及ASM流程图如图7.26所示，请设计其微程序控制器。
- 解


ASM流程图变成微程序流程图



硬件框图





ASM流程图



微程序流程图

解

- 每一个状态框变成一条微指令
 - 四条微指令
 - 令其地址为0000, 0100, 0101, 1000, 16个存储单元
- 微指令格式
 - 本系统中的控制信号只有3个, 所以微命令字段为3位
 - 加上判别测试字段1位
 - 下地址字段4位
 - 故微指令字长度为8位。



微指令执行

- 分支转移
 - 第4条微指令执行后出现
 - 判别测试框(第4条微指令)
 - » 判别测试标志P(1)
- $P(1)=1$ ，根据转移条件($A>B$)来决定下条微指令
 - $(A>B)=0$ ，执行第2条微指令(微地址0100)
 - $(A>B)=1$ ，第3条微指令(微地址0101)。
- 这两条微指令地址的差别仅在于最低位上是1还是0


$$\mu A_3 = P(1) \cdot (A > B)$$

- 当微程序出现分支时
 - 下个微地址的安排要考虑修改的方便性
 - 注，微程序不出现分支时
 - » 下个微地址，在E2PROM存储容量的范围内可任意设计

硬件电路

- 微地址寄存器采用带有强置端的双D触发器
 - 通过 μA_3 触发器 S_D 端置“1”的方法可将其修改为1
 - 其他3个触发器不做修改

$$\mu A_3 = P(1) \cdot (A > B) \cdot T_3$$





微程序

控制存储器E2PROM中存放由4条微指令组成的微程序，
它们是按微指令格式转换的二进制代码

表8.7 微程序代码

当前微地址	微指令二进制代码		
	微命令	判别	下地址
0 0 0 0	1 0 0	0	0 1 0 0
0 1 0 0	0 1 0	0	0 1 0 1
0 1 0 1	1 0 0	0	1 0 0 0
1 0 0 0	0 0 1	1	0 1 0 0

不能 1 0 0 0 0 0 1 0 0 1 0 1 0 1



8.5 算法与流水结构

- 数字系统设计
 - 确定怎样执行数据处理
 - 提供相应的控制信号
 - 并用数字功能部件构造成电路
- “算法”
 - 指一个问题的求解过程
 - 通过有限个定义的程序性步骤来说明
- 算法结构
 - 算法由许多子运算组成
 - 各子运算的执行方法
 - 子运算间的执行次序
- 算法结构分类
 - 顺序算法结构
 - 并行算法结构
 - 流水算法结构

9.1. 引言(没有大题目)

- 系统可测性设计（design for testability, DFT）
 - DFT是整个设计过程一个非常重要的组成部分
 - 在设计流程中需要尽早考虑
 - 如果你不测试它，系统很可能不工作
- DFT策略包括：
 - 提供必要的电路
 - » 以使测试过程快速且全面
 - 提供测试激励矢量
 - » 测试过程需要的
 - » 降低成本
 - 希望测试序列尽可能短
 - 但仍能覆盖大部分可能存在的缺陷。


9.3.可测性设计

- Testing of Logic Circuits
 - Fault Models故障模型
 - Test Generation and Coverage
 - Fault Detection
 - Design for Test
- 在设计过程的早期考虑测试
 - 可能简化整个验证过程
 - 所有可能的输入矢量并观察相应的响应实现
 - » 验证该电路的正确性

边界扫描设计 (boundary scan)

• 边界扫描

- 把一个板上部件的输入-输出引线连接成一条串联的扫描链
- 在正常工作时，边界扫描压焊块作为正常的输入-输出器件
- 在测试模式，向量可以从这些压焊块处扫入扫出，从而在部件的边界上提供可控性和可观察性。
 - » 可以利用各种控制模块来测试各个部件以及板上的互连线。
 - » 这方法的开销是要求稍微复杂一些的输入-输出压焊块以及一个附加的片上测试控制器。
 - » 目前大多数产品部件都提供边界扫描。



板级测试的边界扫描方法

复习选做

- 补充作业第五章时序电路题目
- 补充作业第七章脉冲电路题目

10.1 微处理器结构（没有大题目）

- 什么是微处理器？
 - 微处理器由一片或少数几片大规模集成电路组成的中央处理器。
 - 这些电路执行控制部件和算术逻辑部件的功能。
 - 微处理器能完成取指令、执行指令，以及与外界存储器和逻辑部件交换信息等操作，是微型计算机的运算控制部分。
- 微处理器的主要结构
 - 冯诺依曼结构
 - » 将程序存储和数据存储放在同一物理存储空间
 - » 相同的总线
 - » 硬件简单
 - 哈佛结构
 - » 将程序存储和数据存储分别放在不同的物理存储空间
 - » 不同的总线
 - » 灵活、速度快

微处理器的三个执行步骤

- 指令周期

- (1)取指

- » 即从程序存储器中把PC所指向的指令取出，拷贝到IR；
 - » PC+1指向下一条指令的地址；

- (2)译指

- » 从IR中提取出操作码，对指令所要做的操作进行翻译；
 - » 决定当前执行那一条指令，跳转到那一个对应的状态去；

- (3)执行指令


- 每一步将在有限状态机的一个状态被执行。
 - 每个指令通常在一个时钟周期内执行
 - 有些情况下一些存储器操作的指令可能需要两个甚至更长的时钟周期，这种情况下就需要更多的状态来实现正确的时序。

- 一般而言，程序的指令都是存储在外部寄存器中的，所以除了CPU外，微处理器一般还需要外部存储器以及连接外部存储器与CPU的地址以及数据总线。

目标

- 数字电路设计的基础理论
- 数字电路的工艺器件原理
- 数字电路的分析方法
- 数字系统设计方法
- 数字系统实现和测试方法
- 培养电子线路的设计兴趣和解决问题的能力

处理器指令架构ISA



MIPS Founded by J. Hennessy
(the 10th president of Stanford University, 1984)

- MIPS四个原则
 - (1)简洁规整;
 - (2)加快经常性事件的速度;
 - (3)较小的速度更快;
 - (4)好的设计要求良好的妥协。
- MIPS, Intel IA32 (x86), Sun SPARC, PowerPC, IBM 390, Intel IA64, ARM
 - These are all ISAs
- RISC(Reduced Instruction Set Computer)
 - fixed instruction length
 - few instruction formats
 - load/store architecture

设计ARM的原始想法完全来自于上述MIPS研究小组后来发表的论文，两位优秀并敏感的英国工程师Sophie Wilson和Steve Furber看到论文后专门跑到美国去参观实习了一把，回去后说服当时他们的公司老板开始设计ARM1，这个ARM1从1983年10月份项目启动，1年半后流片成功。

字节寻址组织方式

- ***big-endian 或 little-endian*方式**

- most significant byte, MSB在左侧
- least significant byte, LSB在右侧

- **big-endian机器**

- 字节的编号0从大(most significant)端开始
- IBM 360, Motorola 68K, MIPS, SPARC

- **little-endian机器**


- 字节编号0从小(least significant)端开始
- Intel x86, ARM, DEC Vax & Alpha,...

- **一个字有四个字节**


- 字地址相同



Big-Endian



Little-Endian




mips指令格式

- **1) R型-----三个寄存器操作数格式**
 - 用于如`add`和`sub`指令, 有三个寄存器操作数。
- **2) I型-----两个寄存器操作数格式**
 - 用于如`lw`和`sw`指令, 具有两个寄存器操作数和一个16位立即数。
- **3) J型-----无寄存器格式**
 - 有一个26位的立即数, 无寄存器。
- MIPS采用32位指令

机器语言 (machine language)

- R-type Instructions
 - R型是寄存器类型 (*register-type*) 的缩写




- 32位指令
- 六个数字域
 - » *op*, (也称为*opcode*或操作码), 所有的R型指令的*opcode*为0;
 - » *rs*, *rt*, 源寄存器
 - » *rd*, 目标寄存器
 - » *shamt*, 只用于移位操作, 其它R型指令, *shamt*为0。
 - » *funct*, (也称为功能码), 确定特定的R型操作
- 每个字段为五或六比特;

微处理器实例分析

-----simple 4-bit CPU

- <http://jaromir.xf.cz/fourbit/fourbit.html>



10.3 微处理器设计示例EC-1

• 指令集-1

- 五个8bits指令
- Opcode=3bits, 000, 001和010三个编码没有定义, nop

Instruction	Encoding	Operation	Comment
IN A	011 xxxxx	$A \leftarrow \text{input}$	Input to A
OUT A	100 xxxxx	$\text{output} \leftarrow A$	Output from A
DEC A	101 xxxxx	$A \leftarrow A - 1$	Decrement A
JNZ address	110 xaaaa	if ($A \neq 0$) then $PC = \text{aaaa}$	Jump to address if A is not zero
HALT	111 xxxxx	Halt	Halt execution

Notations:

A = accumulator.

PC = program counter.

aaaa = four bits for specifying a memory address.

x = don't cares.

- 1) 指令IN A输入一个8比特的数值，并存储到累加器A中；
- 2) 指令OUT A将累加器A中的数值拷贝到输出端口；
- 3) 指令DEC A把累加器A中的数值减1后再存入到累加器A中；
- 4) 指令JNZ（Jump Not Zero）测试A中的数值是否为0，假如为0，这个指令什么也不做，假如不为0，则将指令中的后四位，即aaaa（表示跳转地址）加载到寄存器PC中；
- 5) 指令HALT通过使CPU停止在halt状态从而停止微处理器的运行，直到系统复位跳出halt状态。

脉冲单路

一阶电路的分析（脉冲电路10%-15%）

{ 解微分方程法
三要素法 前提? 阶跃信号

(1) 三要素

{ 时间常数 τ : $\tau = RC, \tau = L/R$
初始值 $x(0^+)$: $v_c(0^+) = v_c(0^-), i_L(0^+) = i_L(0^-)$
趋向（稳态）值 $x(\infty)$:
• 电容不再充放电, $i_c=0$. 此时, 电容可视为开路。
• 电感电流不再变化, $v_L=0$. 此时, 电感可视为短路。


$$x(t) = x(\infty) + [x(0^+) - x(\infty)]e^{-t/\tau}$$

10.2 施密特触发器

10.2.1 用门电路组成施密特触发器


一. CMOS非门构成

1 . 电路组成



条件: $R_1 < R_2$

2 . 符号



3 . 原理

假设: CMOS为理想器件, 即

$$R_i = \infty, V_{TH} = V_{DD}/2, V_{OH} = V_{DD}, V_{OL} = 0V$$

$$(1) \quad v_i' = \frac{R_2}{R_1 + R_2} v_i + \frac{R_1}{R_1 + R_2} v_o$$

与 v_i 、 v_o 均有关

$$\text{当 } v_i' < V_{DD}/2 \Rightarrow v_i < \left(1 - \frac{R_1}{R_2}\right) \cdot V_{TH}$$

电路输出低电平

V_{TH}
负向阈值电压



$$\text{当 } v_i' > V_{DD}/2 \Rightarrow v_i > \left(1 + \frac{R_1}{R_2}\right) \cdot V_{TH}$$

电路输出高电平

V_{TH}
正向阈值电压


4. 电压传输特性 $v_o = f(v_I)$

• 同相施密特



特点：滞后特性


• 反相施密特




10.2.2 集成施密特触发器

一、74xx13


1. 电路结构



2. 电路符号




3. 电压传输特性




二、CD40106


1. 电路结构



2. 电路符号





3. 电压传输特性



10.2.3 施密特触发器的应用


一 波形变换（整形）




与电压比较器区别？

抗干扰能力强

例1：•用反向比较器



•用反向施密特触发器



抗干扰能力与滞后电压大小有关。


10.3单稳态触发器特点ONE-SHOT

- 触发器有两个稳定的状态，即0和1，所以触发器也被称为**双稳态电路**。
- 与双稳态电路不同，**单稳态触发器**只有一个稳定的状态。这个稳定状态要么是0，要么是1。
- **单稳态触发器**的工作特点是：
 - 在没有受到外界触发脉冲作用的情况下，单稳态触发器保持在稳态；
 - 受到外界触发脉冲作用的情况下，单稳态触发器翻转，进入“**暂稳态**”。假设稳态为0，则暂稳态为1。
 - **经过一段时间**，单稳态触发器从暂稳态返回稳态。单稳态触发器在暂稳态停留的**时间仅仅取决于电路本身的参数**。
- 积分电路是一种求和平均电路(积分 = 求和)，而微分电路是一种提取信号变化部份的电路，信号变化越快，输出越大(微分 = 求变)。

用门电路组成的单稳态触发器

一、微分型单稳态触发器

1. 电路组成 (CMOS门和RC微分电路)



输入微分

输入微分作用：
使触发信号对暂稳持续时间不影响

2. 原理：


• 一般： $R \gg 1k$, 分析时可忽略 R_{OH} 、 R_{OL} 的影响

• 对于CMOS门，可作以下近似：

$$\begin{cases} V_{OL} = 0V, V_{OH} = V_{DD}; \\ R_i = \infty; \\ V_{TH} = V_{DD} / 2 \end{cases}$$

(1) 求稳态：


电路不再充放电，电路可视为开路。



为下一阶段服务

二、积分型单稳态触发器


1. 电路组成 (TTL门和RC积分电路)




原理:

计算 t_w ?

等效电路



在 t_w 期间, v_A 为高电平




$$\begin{cases} v_A(0^+) = V_{OH} \\ v_A(\infty) = V_{OL} \\ \tau = (R + R_O)C \end{cases}$$

$$t_w = (R + R_O)C \ln \frac{V_{OL} - V_{OH}}{V_{OL} - V_{TH}}$$

10.3.2 集成单稳态触发器


电路结构与工作原理 (74 121)

微分型单稳



控制附加电路

集成单稳态触发器CC14528的逻辑图




The 74121 is a single nonretriggerable one-shot IC; the 74221, 74LS221, and 74HC221 are dual nonretriggerable one-shot ICs; the 74122 and 74LS122 are single retriggerable one-shot ICs; the 74123, 74LS123, and 74HC123 are dual retriggerable one-shot ICs.

10.3.3 单稳态触发器的应用

单稳态触发器的主要应用是整形、定时和延时。

1. 脉冲延时

如果需要延迟脉冲的触发时间，可利用单稳电路来实现



u_O 的下降沿比 u_I 的下降沿延迟了 t_w 的时间

- 多谐振荡器multivibrator

- 对称式多谐振荡器

- 非对称式多谐振荡器

- 环形振荡器

- 施密特触发器组成的多谐振荡器

- 555定时器及其应用555 Timer

- 555定时器的电路结构与功能

- 555定时器构成施密特触发器

- 555定时器构成单稳态触发器



- 555定时器构成多谐振荡器

10.4 多谐振荡器multivibrator（自激振荡，不需外加触发信号）

10.4.1 对称式多谐振荡器

一、工作原理（TTL）

(1)静态（未振荡）
时应是不稳定的




(2)由于“扰动”使 V_{I1} 有微小 $\uparrow$ ，则有：

$V_{I1} \uparrow \rightarrow V_{O1} \downarrow \rightarrow V_{I2} \downarrow \rightarrow V_{O2} \uparrow$

使 V_{O1} 迅速跳变为低，而 V_{O2} 迅速跳变为高。


电路进入第一个暂稳态，
 C_1 开始充电， C_2 开始放电。



三、振荡频率计算


$T = V_{I1}$ 从充电开始到充至 V_{TH} 的时间 + V_{I2} 从充电开始到充至 V_{TH} 的时间

$$V_E = V_{OH} + (V_{CC} - V_{BE} - V_{OH}) \frac{R_{F2}}{R_1 + R_{F2}}$$



$$R_E = R_1 // R_{F2}$$


$$T = 2R_E C \ln \frac{V_E - V_{IK}}{V_E - V_{TH}}$$



10.4多谐振荡器multivibrator

10.4.2非对称式多谐振荡器电路




1.电路组成:




2. 原理 以CMOS器件为例分析

• 电路分析起点: $\left\{ \begin{array}{l} \text{开机瞬间: } v(0)=0 \\ \text{假设 } V_{O1}=0 \end{array} \right.$

放电



(2) 计算 t_{w2} :




$$\begin{cases} v_{I1}(0^+) = 1.5V_{DD} \\ v_{I1}(\infty) = 0 \\ \tau = (R_{ON(P)} + R_f)C \approx R_f C \end{cases}$$

$$v_{I1}(t) = 1.5V_{DD}e^{-t/\tau}$$

$$\because V_{TH} = V_{DD}/2$$

$$\therefore t_{w2} = \tau \ln 3 = R_f C \ln 3$$




周期


$$T = t_{w1} + t_{w2} = 2R_f C \ln 3$$

10.4.3 环形振荡器

1.电路组成:




2.波形分析:以 V_O 从0变为1开始



3.周期:

$$T = 6t_{pd}$$

4.推广:




其中: n 为奇数, 且 $n \geq 3$

$$T = 2nt_{pd}$$

10.4.4 用施密特触发器构成的多谐振荡器

Schmitt-Trigger Oscillator

1. 电路结构





3. 振荡周期

$$T = RC \ln \left(\frac{V_{DD} - V_{T-}}{V_{DD} - V_{T+}} \cdot \frac{V_{T+}}{V_{T-}} \right)$$

4. 改进型

目的，调节占空比。

2. 原理



10.4.5 石英晶体多谐振荡器

crystal-controlled clock generator

一、RC振荡器的缺点

频率稳定性差


原因

- f 与 V_T 有关，因此频率受温度、电源电压影响
- 易受干扰
- RC 本身也不稳定

解决方法：

石英晶体多谐振荡器

二、石英晶体特性曲线




工作区（很窄）：

- 并联型振荡电路 感性区：晶体作电感用
- 串联型振荡电路 短路区：晶体作短路线用

quartz crystal

Frequencies from 10 kHz to 80 MHz are readily achievable




目前，家用电子钟几乎都采用具有石英晶体振荡器的矩形波发生器.由于它的频率稳定度很高，所以走时很准.

如可选用振荡频率为 32768Hz 的石英晶体谐振器，因 $32768=2^{15}$ ，将 32768Hz 经过15次二分频，即可得到 1Hz 的时钟脉冲作为计时标准.

Crystal-controlled clock generator circuits are used in all microprocessor-based systems and microcomputers, and in any application in which a clock signal is used to generate accurate timing intervals.


三、电路结构

1. 对称式晶体振荡器电路




•TTL 串联型

2. 非对称式晶体振荡器电路




•TTL (或CMOS) 串联型

3. CMOS 并联型晶体振荡器电路



原理说明图:



10.5 神奇的555时基集成电路555 timer

- Timer IC 最早1971年Signetics Corporation发布
- 当时唯一快速商业化的Timer IC
- In mid 1972, Philips Semiconductors introduced the 555 timer
- 40年来非常普遍使用，有许多应用电路



N

DIP8



(Plastic package)



D

SO8

(Plastic micropackage)




10.5 555定时器及其应用555 timer

10.5.1 555定时器电路结构与功能


一、结构图 复位端

二、功能表：（控制端VCO悬空）





输入			输出	
$\overline{R}_D$	V_{I1}	V_{I2}	V_O	T_D 状态
0	×	×	0	导通
R=0, S=1 R=1, S=1 1 R=1, S=0 R=0, S=0	$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	0	导通
	$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	不变	不变
	$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	截止
	$>\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	截止

10.5.2 用555定时器接成的施密特触发器




输入			输出	
$\overline{R_D}$	V_{I1}	V_{I2}	V_O	T_D
0	×	×	0	导通
I	$> \frac{2}{3} V_{CC}$	$> \frac{1}{3} V_{CC}$	0	导通
II	$< \frac{2}{3} V_{CC}$	$> \frac{1}{3} V_{CC}$	不变	不变
III	$< \frac{2}{3} V_{CC}$	$< \frac{1}{3} V_{CC}$	1	截止
IV	$> \frac{2}{3} V_{CC}$	$< \frac{1}{3} V_{CC}$	1	截止

•电压传输特性





10.5.3 用555定时器接成单稳态触发器



输 入			输 出	
R'_D	V_{I1}	V_{I2}	V_o	T_D
0	X	X	0	导通
1	$> \frac{2}{3}V_{cc}$	$> \frac{1}{3}V_{cc}$	0	导通
1	$< \frac{2}{3}V_{cc}$	$> \frac{1}{3}V_{cc}$	不变	不变
1	$< \frac{2}{3}V_{cc}$	$< \frac{1}{3}V_{cc}$	1	截止
1	$> \frac{2}{3}V_{cc}$	$< \frac{1}{3}V_{cc}$	1	截止

10.5.4 用555接成多谐触发器 Astable Multivibrator



输 入			输 出	
R'_D	V_{I1}	V_{I2}	V_o	T_D
0	X	X	0	导通
1	$> \frac{2}{3} V_{cc}$	$> \frac{1}{3} V_{cc}$	0	导通
1	$< \frac{2}{3} V_{cc}$	$> \frac{1}{3} V_{cc}$	不变	不变
1	$< \frac{2}{3} V_{cc}$	$< \frac{1}{3} V_{cc}$	1	截止
1	$> \frac{2}{3} V_{cc}$	$< \frac{1}{3} V_{cc}$	1	截止

复杂时序逻辑电路的分析与设计（重点）

- 功能分解法分析方法---各种功能电路的组合
- 模块化设计方法-----层次化结构设计
 - 自顶向下Top-down
 - » 功能模块逐级划分
 - » 直至简单模块
 - » 加上控制模块---→数字系统
 - 自底向上Bottom-up
 - » 利用已有成熟的模块电路
 - 时钟
 - 计数器
 - ROM
 - NE555

复杂时序逻辑电路的设计

- **设计技巧**

- 分析题意、题意、题意
- MUX控制信号与变量
- 状态编码
- 单元电路选择

【例1】电路分析

- 译码器74LS138和16进制计数器74LS161连接组成电路如下图所示。试分析回答：
- 1) 列出74LS161的输出 $Q_D Q_C Q_B Q_A$ 状态转换关系图；
- 2) 写出输出F的序列信号。



【分析】

- ① 这个电路由几个模块组成？
- ② 每个模块的功能是什么？
- ③ 信号在模块传输的顺序是怎么样的？

【解】

74LS161功能表

CLK	R_D'	LD'	EP	ET	工作状态
X	0	X	X	X	置0（异步）
	1	0	X	X	预置数（同步）
X	1	1	0	1	保持（包括C）
X	1	1	X	0	保持（C=0）
	1	1	1	1	计数



【例2】


下图是由D触发器构成的时序逻辑电路，x为输入，z为输出信号。

1.分析这个时序逻辑电路，画出状态转换图；

2.用JK触发器重新设计这个时序逻辑电路，写出触发器驱动方程(激励函数)和输出方程，并画出电路图。



•解：

$$\begin{aligned} (1) \quad Q_1^* &= D_1 = X(Q_1 + Q_2), \\ Q_2^* &= D_2 = X(Q_1 + Q_2'), \\ Z &= Q_1' + D_2 = Q_1' + X(Q_1 + Q_2') = Q_1' + X; \end{aligned}$$



$$\begin{aligned} (2) \quad \text{因为 } Q^* &= JQ' + K'Q, \\ Q_1^* &= X(Q_1 + Q_2) = XQ_1 + XQ_2(Q_1 + Q_1') = (XQ_2)Q_1' + (X)Q_1, \\ Q_2^* &= X(Q_1 + Q_2') = XQ_1(Q_2 + Q_2') + XQ_2' = XQ_2' + (XQ_1)Q_2, \\ \text{有驱动方程: } J_1 &= XQ_2, K_1 = X'; \\ J_2 &= X, K_2 = (XQ_1)'; \end{aligned}$$

$$\text{输出方程: } Z = Q_1' + X;$$



【例3】

• 分析下图所示的NE555应用电路。




- 1、两个555定时器各自组成什么功能的电路？按钮S未按时，两电路工作在什么状态？
- 2、定量描述每按动一次(短时间)按钮后两个555定时器如何工作？并计算时间参数。
- 3、画出每次按动按钮后，两个555定时器的输出电压波形示意图。

• 解：

1. 左边555定时器构成的单稳态触发电路，处于稳态状态，输出为0；
右边555定时器构成的多谐振荡器处于清零状态。

2. 每按动一次按钮，左边单稳态触发电路产生一个宽度为 t 的正向脉冲输出， $t = R_2 C_1 \ln 3 = 1.1s$ ；右边的定时器开始振荡，输出脉冲波形，振荡周期为 $T = (R_3 + 2R_4)C_2 \ln 2 = 0.97ms$ 。

3. 波形图



【例4】时序电路设计

- 试用 D 触发器、8 选 1 数据选择器和门电路设计一个序列信号发生器，要求当 $M=0$ 时产生序列信号 100110，当 $M=1$ 时产生序列信号 10010110。要求写出设计过程(10 分=4+3x2)，画出电路图(3 分)，标明序列信号输出端(2 分)。

解：

- 用 3 个 D 触发器构成计数器， $Q_2Q_1Q_0$ 作为选择器地址输入。

- $M=1$ 时，计数器 8 进正常计数，数据选择器地址 000-111，依次输入 10010110；
- $M=0$ 时，计数器按 6 进制计数，数据选择器地址 000-101，依次输入 100110；

– 有：

$Q_2Q_1Q_0$	M	$Q_2^*Q_1^*Q_0^*$	MUX 输入	备注
000	X	001	1	
001	X	010	0	
010	X	011	0	
011	X	100	1	
100	X	101	M'	
101	1	110	M	
101	0	000		
110	X	111	1	
111	X	000	0	

【例4】

- 试用 D 触发器、8 选 1 数据选择器和门电路设计一个序列信号发生器，要求当 $M=0$ 时产生序列信号 100110，当 $M=1$ 时产生序列信号 10010110。要求写出设计过程(10 分=4+3x2)，画出电路图(3 分)，标明序列信号输出端(2 分)。


解：

$$Q_2^* = Q_2 Q_0' + Q_2' Q_1 Q_0 + Q_2 Q_1' M$$

$$Q_1^* = Q_1 Q_0' + Q_1' Q_0 M + Q_2 Q_1' Q_0$$

$$Q_0^* = Q_0'$$

(注：有多种解答方法)



【例5】应用系统设计--复杂电路设计


- 设计一个自动售火柴机的逻辑电路。每次可投入一枚1角、2角、5角的硬币，累计超过8角以后，输出一盒火柴，同时找回多于8角的钱。

- 【解】

- 1) 逻辑抽象为逻辑函数问题：
 - 输入信号：投币信号为变量 I_1 (1角)、 I_2 (2角)、 I_5 (5角)；
 - 输出信号：控制火柴盒弹出的信号 Y ；
 - 输出信号：找零 Z_1 (1角)、 Z_2 (2角)、 Z_4 (4角=2X2角)；

- 2) 层次化结构设计

- 模块电路划分
- 自顶向下Top-down的方法



【例5】

- 设计一个自动售火柴机的逻辑电路。每次可投入一枚1角、2角、5角的硬币，累计超过8角以后，输出一盒火柴，同时找回多于8角的钱。

- 【解】

- 3) 运算电路功能分析：


- 每次输入都要做加法-----累加器；
- 加法结果-----金额要暂存起来-----寄存器；
- 当寄存器的值大于等于8时-----输出信号Y、Z；

- 4) 输入电路分析

- 投币信号-----脉冲整形；
- 编码转为二进制数；

- 5) 控制电路分析

- 加法器是组合电路；
- 每次输出需要清零信号；
- 触发脉冲CLK由投币产生；



【例5】

- 设计一个自动售火柴机的逻辑电路。每次可投入一枚1角、2角、5角的硬币，累计超过8角以后，输出一盒火柴，同时找回多于8角的钱。

【解】


6) 元件选择：

- 4位加法器-----74LS283；
- 4位寄存器-----74LS175；
- 寄存器的值大于等于8时----- $Q_3=1$ ；
- 异步清零；

7) 电路图

8) 电路分析

- 输入整形电路
- $L_1 L_2 L_3$ ----74LS14；
- $R_1 C_1$ ----上电复位；
- 1角=001, 2角=010, 5角=101；
- C_2 防止竞争冒险；
- G_2 脉冲-- $\rightarrow$ CLK；




【例5】

- 设计一个自动售火柴机的逻辑电路。每次可投入一枚1角、2角、5角的硬币，累计超过8角以后，输出一盒火柴，同时找回多于8角的钱。

【解】

9) 电路功能描述。


- 上电清0寄存器；
- 每次投币产生二进制脉冲；
- 每次投币产生CLK存入累加值；
- 一旦 $Q_3=1$ ，则输出Y
- 及找零(8的余数)；
- 同时清0寄存器；



【例6】


- 请用下图所示的双向移位寄存器74LS194和尽量少的门电路设计序列信号发生器，当A=0时，产生序列信号Z1=10110111...；当A=1时，产生序列信号Z2=1111000...。写出必要的设计步骤并画出电路图。74LS194功能表如表所示。

- 解：**先把74LS194接成扭环型计数器，构成8进制计数器。
- 再对计数器输出进行译码生产需要的序列信号。



输入				功能	输出			
$\overline{\text{CR}}$	方式控制		CP		Q_0	Q_1	Q_2	Q_3
	M_1	M_0						
1	0	1	↑		右移	D_R	Q_0	Q_1
1	1	0	↑	左移	Q_1	Q_2	Q_3	D_L
1	1	1	↑	置数	D_0	D_1	D_2	D_3
1	0	0	↑	保持	Q_0	Q_1	Q_2	Q_3
0	×	×	×	清0	0	0	0	0

A	Q_0	Q_1	Q_2	Q_3	Z
0	0	0	0	0	1
0	0	0	0	1	1
0	0	0	1	0	1
0	0	0	1	1	1
0	0	1	0	0	1
0	0	1	0	1	1
0	0	1	1	0	1
0	0	1	1	1	1
1	0	0	0	0	1
1	0	0	0	1	1
1	0	0	1	0	1
1	0	0	1	1	1
1	0	1	0	0	1
1	0	1	0	1	1
1	0	1	1	0	1
1	0	1	1	1	1




$$Z = \bar{A} \bar{Q}_0 + A \bar{Q}_3 + Q_1 \bar{Q}_3$$

如系做反=了
给者Z1, Z2画

$$Z_1 = \bar{A} \bar{Q}_0 + \bar{A} Q_1 \bar{Q}_3$$

$$Z_2 = A \cdot \bar{Q}_3$$




本题有多种做法。

【例7】

下图是一个由与门、四位二进制加法器、四位二进制寄存器(触发器)构成的电路,输出为 $Q_3Q_2Q_1Q_0$ 。请分析这个电路,写出四个触发器输入 $D_3D_2D_1D_0$ 的逻辑表达式,画出包含 $Q_3Q_2Q_1Q_0$ 所有状态的状态转换图,并判断该电路能否自启动。

•解:真值表-->状态转换图。




$$D_3 = Q_3 Q'_1 + Q'_3 Q_2 Q_1 Q_0,$$

$$D_2 = Q_3Q_2 + Q_2Q'_1 + Q_2Q'_0 + Q'_3Q'_2Q_1Q_0,$$

$$D_1 = Q_3 Q_0 + Q'_1 Q_0 + Q'_3 Q_1 Q'_0, \quad D_0 = Q'_0,$$


1-10十进计数器，可以自启动。



【例8】

- 用JK触发器和门电路设计三位格雷码同步加法计数器，具有进位Y输出，要求：
1、画出状态转换图；2、写出驱动(激励)方程、输出方程；3、画出逻辑电路图。

解：



格雷码编码表:	
十进制	格雷码
0	000
1	001
2	011
3	010
4	110
5	111
6	101
7	100

$$Q_2^{n+1} = Q_1 \bar{Q}_0 \bar{Q}_2 + (Q_1 + Q_0) Q_2$$

$$Q_1^{n+1} = \bar{Q}_2 Q_0 \bar{Q}_1 + (\bar{Q}_2 + \bar{Q}_0) Q_1$$


$$Q_0^{n+1} = \bar{Q}_2 \oplus Q_1$$

$$Y = Q_2 \bar{Q}_1 \bar{Q}_0$$

$$J_2 = \bar{Q}_0 Q_1, \quad K_2 = \bar{Q}_1 + Q_0$$

$$J_1 = \bar{Q}_2 Q_0, \quad K_1 = Q_2 Q_0$$

$$J_0 = \bar{Q}_2 \oplus Q_1, \quad K_0 = Q_2 \oplus Q_1$$



【例9】

有一木材裁料自动加工设备，其微码控制器微程序存储器内容如下所示：

微程序地址 $\mu A_2\mu A_1\mu A_0$	微码程序
0 0 0	1 0 0 0 0 0 0 0 0 1
0 0 1	0 1 0 0 0 0 0 0 1 0
0 1 0	0 0 0 0 0 1 0 0 1 0
0 1 1	0 0 1 0 0 0 1 0 1 1
...	...
1 1 1	0 0 0 1 1 0 0 1 1 1

其中，输出控制信号 5 个，按顺序为：1) 启动加工设备信号 A；2) 启动送料机构送料信号 B；3) 启动延时电路的信号 D，延时时间 $T=5$ 秒；4) 停止加工设备信号 X；5) 停止送料信号 Y。

反馈信号 2 个为：1) 送料机构木料状态信号 W， $W=0$ 有木料， $W=1$ 无木料，在 $P(1)$ 有效时测试判别。2) 延时单稳态电路模块输出信号 R， $R=0$ 延时未到， $R=1$ 延时到 (5 秒)，在 $P(0)$ 有效时测试判别。

微地址修改逻辑为： $\mu A_2 = P(0) \cdot R \cdot T_3$ ， $\mu A_0 = P(1) \cdot W \cdot T_3$ 。


根据以上信息，请指出其微指令格式，并对各字段做必要说明，画出相应微程序控制器电路框图，并画出算法流程图 ASM 图。

【解】


(1) 微指令格式:

A B D X Y	P(1) P(0)	μA_2 μA_1 μA_0
控制信号	判别位	下地址

(2) 微程序控制器电路框图 微地址修逻辑改连到微地址寄存器 SD 置数端



(3) ASM 图





【例10】

题图(a)所示是一个用CMOS门电路组成的电路，所有门电路的电源电压为 $V_{DD}=5V$ ，阈值 $V_{TH}=$ 。
 $R_F=10K\Omega$ ， $C=0.01\mu F$ ，CMOS门电路的输入电流可以忽略，输出电阻远小于 R_F 。电路中G1、G2和R1、R2组成施密特电路。

- (1)试计算G1、G2和R1、R2组成的施密特电路的正向阈值电压 V_{T+} ，负向阈值电压 V_{T-} 和回差电压。
- (2)在题图(b)所示的输入信号作用下，画出 V_{O1} 、 V_{O2} 、 V_O 的波形，并计算出 V_O 的幅度、周期、占空比等波形参数。

•解:



(1) 设G1的输入端电压为 V_A ，当 V_i 从0上升使 V_A 为 V_{TH} 时， V_i 即为 V_{T+} ，有

$$\frac{V_{T+} - V_{TH}}{R_1} = \frac{V_{TH}}{R_2}, \text{ 得 } V_{T+} = (1 + \frac{R_1}{R_2})V_{TH} = (1 + \frac{51}{110}) \times \frac{5}{2} = 3.66V$$


当 V_i 从高水平下降使 V_A 为 V_{TH} 时， V_i 即为 V_{T-} ，有

$$\frac{V_{T-} - V_{TH}}{R_1} = \frac{V_{TH} - V_{DD}}{R_2}, \text{ 得 } V_{T-} = \frac{R_1 + R_2}{R_1}V_{TH} + \frac{R_1}{R_2}V_{DD} = (1 + \frac{51}{110}) \times \frac{5}{2} = 1.34V$$

$$\Delta V_T = V_{T+} - V_{T-} = 3.66 - 1.34 = 2.32$$


(2) 由G4、G5组成得多谐振荡器，振荡频率为：

$$T = 2R_F \cdot C \cdot \ln \frac{V_{DD} - (V_{TH} - V_{DD})}{V_{DD} - V_{TH}} = 2R_F \cdot C \cdot \ln 3 = 2.2 \times 10^{-4} = 0.22ms$$




【例11】

- 有一个音乐处理系统，能够将并行输入的三位二进制码转化成音乐播放输出。璐璐打算采用一片EPROM存储器2716、555定时器产生时钟、74LS161以及必要的门电路完成以下功能：循环贝多芬名曲的《欢乐颂》中的一段3-3-4-5-5-4-3-2-1-1-2-3-2-1-1（注序列的循环长度是15）电路如图所示：
- (1) 74LS161的时钟由左边的555定时器产生。若要求时钟周期=0.07ms，并且要求时钟占空比为50%。已知 $R_b = 50\text{K}\Omega$ ，请求出 R_a 电阻、 C_1 电容的参数。（取 $\ln 2 = 0.7$ ）（8分）
- (2) 音乐系统为了能够校正内部的频率，设有一个外部频率校正系统。从A端输出一个，较细的下降脉冲，截止当B接收到一个下降沿期间，时间为 T 。请写出电路图右边555定时器实现上述功能的详细过程，并且用 R_c 以及 C_2 表示时间 T 。随着 T 的宽度增加，请回答外部频率校准回路的精度和稳定度是上升还是下降？（8分）



【例11】

- (2) 音乐系统为了能够校正内部的频率，设有一个外部频率校正系统。从A端输出一个，较细的下降脉冲，截止当B接收到一个下降沿期间，时间为T。请写出电路图右边555定时器实现上述功能的详细过程，并且用Rc以及C2表示时间T。随着T的宽度增加，请回答外部频率校准回路的精度和稳定度是上升还是下降？(8分)



- (3) 璐璐在烧写EPROM的时候发现，其地址为1000的位置，数据不能写进去。她只好将数据顺延往下填入到EPROM中。现在要利用74LS161计数器完成EPROM中音乐数据的读出。请写画出系统的状态转换图。(提示：序列长度是15，因此状态个数也为15)。画出74LS161设计图。(补全图示74LS161的管脚即可，允许使用必要的门电路)。(8分)

地址				数据		
A3	A2	A1	A0	D2	D1	D0
0	0	0	0	0	1	1
0	0	0	1	0	1	1
0	0	1	0	1	0	0
0	0	1	1	1	0	1
0	1	0	0	1	0	1
0	1	0	1	1	0	0
0	1	1	0	0	1	1
0	1	1	1	0	1	0
1	0	0	0	X	X	X
1	0	0	1	0	0	1
1	0	1	0	0	0	1
1	0	1	1	0	1	0
1	1	0	0	0	1	1
1	1	0	1	0	1	0
1	1	1	0	0	0	1
1	1	1	1	0	0	1

祝大家考试顺利!