

实验及报告存在的一些问题

一.文件管理

- (1) 要求**实验过程中**重视文件管理，而不是上传前去整理。(比例不低)
- (2) 文件夹、文件名取名：**英文与拼音混用**；
- (3) 个别同学文件管理极其混乱：
- ModelSim与Vivado使用不同设计文件。（两者都正确，但设计风格不同）
- Lab5的vivado，Lab3的sim
- 数字系统实验的工程，其它课程的实验报告
-

二.代码(上传有源文件)

(1) 无格式

```
module comp(a,b,agb,aeb,alb);  
    parameter N=4;  
    input wire [N:1] a;  
    input wire [N:1] b;  
    output reg agb;  
    output reg aeb;  
    output reg alb;  
    always @(a or b)  
        begin  
            agb=0;  
            aeb=0;  
            alb=0;  
            if (a>b) agb=1;  
            else if (a==b) aeb=1;  
                else alb=1;  
        end  
endmodule
```

(2) 无注释:

```
module comp(a,b,agb,aeb,alb);  
    parameter N=4;  
    input wire [N:1] a;  
    input wire [N:1] b;  
    output reg agb;  
    output reg aeb;  
    output reg alb;  
    always @(a or b)  
        Begin  
            agb=0;  
            aeb=0;  
            alb=0;  
            if (a>b) agb=1;  
            else if (a==b) aeb=1;  
            else alb=1;  
        end  
endmodule
```



注意



可读性差

三.报告


1.报告中的仿真图

(1) 可读性?


注意：信号名完整性、信号编码、整体图、局部图等。



不知对错?



可读性差



(2) 无说明

(3) 无结论

2.报告中Vivado至少需要的部分

- (1) 需说明输入、输出表示方法；
- (2) 演示过程（可举例说明）
- (3) 结论：是否符合设计预期

3.缺少总结或感想

4.报告其它问题

- 使用技术术语，避免外行话。例：不少同学使用“Vivado仿真”，Vivado是具有仿真功能。而实验过程只使用综合（包含约束）、实现、生成比特流、编程等功能。
- 报告中有明显错误：例代码中的Endmodule
- 少部分同学不会截图